CN201690461U - 多通道dcc通信处理系统 - Google Patents
多通道dcc通信处理系统 Download PDFInfo
- Publication number
- CN201690461U CN201690461U CN2010201486885U CN201020148688U CN201690461U CN 201690461 U CN201690461 U CN 201690461U CN 2010201486885 U CN2010201486885 U CN 2010201486885U CN 201020148688 U CN201020148688 U CN 201020148688U CN 201690461 U CN201690461 U CN 201690461U
- Authority
- CN
- China
- Prior art keywords
- dcc
- multichannel
- microprocessor
- module
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本实用新型提供一种多通道DCC通信处理系统,包括微处理器、数据存储器、时分复用模块和数据处理单元;所述微处理器分别与时分复用模块和数据处理单元连接,所述数据处理单元还分别与时分复用模块和数据存储器连接。本实用新型的多通道DCC通信处理系统,可在不改变各模块的电路结构及连接关系,也无需再单独编制控制管理程序的前提下,仅通过设置微处理器中的配置参数,可灵活的实现不同通道数量或不同处理带宽的多通道DCC通信处理,处理带宽可达到数十兆每秒,增强了处理性能,提高了应用灵活性和通用性,摆脱了多通道DCC通信处理系统对特定系列微处理器的依赖,降低了实现成本。
Description
技术领域
本实用新型涉及通信设备领域,特别涉及一种多通道DCC通信处理系统。
背景技术
同步数字系列(Synchronous Digital Hierarchy,简称SDH)采用的信息结构等级称为同步传送模块STM-N(Synchronous Transport Module,N=1,4,16,64),最基本的模块为STM-1。在STM-1帧结构中,有81个开销字节,其中D1~D12共12个字节(一般的应用中只使用D1~D3三个字节)作为数据通信通道(Data Communication Channel,简称DCC),其功能是传输用于运行、管理和维护(Operation Administration and Maintenance,简称OAM)功能的有效信息。通过DCC,SDH网元间建立了数据通信的桥梁,网管系统可以通过DCC对各网元及子网网元进行配置、性能监视和告警处理等操作。
DCC通信过程需要对DCC信号进行HDLC(High-Level Data Link Control,高级数据链路控制)处理,即将有效信息字段(用于OAM等功能的信息字段)进行HDLC成帧处理形成DCC信号进行发送,或将接收到的DCC信号经过HDLC解帧处理提取有效信息字段以便管理和调用;通常SDH网元间存在多个业务数据通道,其数据交互过程需要对各个数据通道进行DCC通信处理,即多通道DCC通信处理。
在现有技术中,多通道DCC通信处理由特定系列的自带协议处理功能的微处理器实现,如图1所示:微处理器与片外的RAM存储器连接,微处理器通过编程实现多通道DCC通信的通道管理、流程控制、以及对多通道DCC信号的接收、发送和HDLC协议转化等进行数据处理;RAM存储器中分通道存储有用的有效信息字段,以备微处理器或其它模块调用。其具体的多通道DCC通信处理过程是:在接收方向,由串行接收接口接收到的多个通道的DCC信号传送至微处理器,微处理器为各个通道编号,然后根据其程序设定的时序进行通道控制,将多通道DCC信号分别进行HDLC解帧处理,处理后得到各个通道的有效信息字段,并在微处理器的程序控制下,将各个通道的有效信息字段依据通道编号分通道地存储到片外的RAM存储器中;在发送方向,微处理器根据通道编号从片外的RAM存储器中读取出不同通道的有效信息字段,在微处理器的程序控制下将读取的各个通道的有效信息字段分别进行HDLC成帧处理,处理后得到待发送的多通道DCC信号,然后微处理器根据其程序设定的时序将待发送的多通道DCC信号分别传送至与其通道对应的串行发送接口。
采用现有技术实现多通道DCC通信处理主要存在以下缺陷:
1)微处理器不仅仅要进行通道控制和过程管理,还要负责多通道DCC信号的接收数据和发送数据的格式转换、以及HDLC协议转换等具体的数据处理,特别是HDLC处理进程调用比较频繁、处理过程相对复杂,在数据通道较多、数据处理量较大的情况下,会占用大量的微处理器资源,严重影响微处理器处理其它进程的效率。
2)由于多通道DCC通信处理的处理带宽依赖于微处理器的缓存容量,需要处理的带宽不同,就可能需要采用不同型号的微处理器;技术人员则可能需要针对不同型号的微处理器单独编程,其灵活性和通用性受限,移植应用很不方便。
3)对微处理器过度依赖,而通常自带协议处理功能的微处理器价格比较昂贵,使得多通道DCC通信处理的实现成本居高不下;不仅如此,微处理器自带的缓存容量有限,缓存容量越大的微处理器相应价格越高,而多通道DCC通信处理的处理带宽依赖于缓存容量,因此高带宽DCC通信处理的实现需要以进一步提高成本为代价。
实用新型内容
针对现有技术的上述不足,本实用新型的目的在于提供一种多通道DCC通信处理系统,以增强处理性能,提高应用灵活性和通用性,降低实现成本。
本实用新型的目的是这样实现的:一种多通道DCC通信处理系统,包括微处理器和数据存储器,还包括时分复用模块和数据处理单元;所述微处理器分别与时分复用模块和数据处理单元连接,所述数据处理单元还分别与时分复用模块和数据存储器连接;所述微处理器用于发送控制指令,对多通道DCC通信处理过程进行通道管理和流程控制;所述数据处理单元根据微处理器的流程控制,完成对DCC信号的接收、发送和HDLC协议转换处理;所述时分复用模块根据微处理器的通道管理,控制数据处理单元以时分复用的方式完成对多通道DCC信号的处理;所述数据存储器用于分通道存储有效信息字段。
所述数据处理单元包括DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块;所述DCC信号接收/发送模块用于完成各通道DCC信号的接收和发送处理;所述HDLC协议处理模块用于完成各通道的HDLC协议转换处理,所述HDLC协议转换处理包括将接收的DCC信号通过HDLC解帧处理为有效信息字段,以及将待发送的有效信息字段通过HDLC成帧处理为DCC信号;所述通道缓存模块提供HDLC协议处理模块与数据存储器之间各通道有效信息字段的读、写缓存,并记录各通道的有效信息字段在数据存储器中的存储地址。
本实用新型的多通道DCC通信处理系统采用了多模块协作的方式,对多通道DCC通信处理过程进行合理的分工。多通道DCC通信处理过程的通道管理和流程控制功能依然由微处理器完成,对DCC信号的接收、发送和HDLC协议转换等数据处理则单独由硬件电路构成的数据处理单元完成,多通道的时分复用方式由时分复用模块实现。通过分工,简化了微处理器在多通道DCC通信处理中的功能强度。
相比现有技术,本实用新型的多通道DCC通信处理系统具有以下优点:
1、多通道DCC通信处理过程中的控制和管理、数据处理以及多通道的时分复用不再全权由微处理器完成,而是分模块完成,各模块之间的资源互不影响,解决了因资源占用而导致的效率降低问题。
2、多通道DCC通信处理的处理带宽不再受微处理器的缓存容量影响,可在不改变各模块的电路结构及连接关系,也无需再单独编制控制管理程序的前提下,仅通过设置微处理器中的配置参数,可灵活的实现不同通道数量或不同处理带宽的多通道DCC通信处理;
3、即使采用不同的硬件电路也可使用相同的微处理器进行控制管理,无需再因硬件配置的更换而单独编制控制管理程序,大大提高了应用的灵活性和通用性,方便移植。
4、微处理器的功能强度得以简化,采用普通的CPU或单片机也可完成相应的控制和管理工作,摆脱了对特定系列微处理器的依赖,降低了实现成本。
附图说明
图1为现有技术多通道DCC通信处理系统的结构框图;
图2为本实用新型多通道DCC通信处理系统的结构框图;
图3为本实用新型多通道DCC通信处理系统中数据处理单元的结构框图。
具体实施方式
下面结合附图和实施例对本实用新型的技术方案进一步说明如下:
参见图2,本实用新型的多通道DCC通信处理系统包括微处理器、数据存储器、时分复用模块和数据处理单元;所述微处理器分别与时分复用模块和数据处理单元连接,所述数据处理单元还分别于时分复用模块和数据存储器连接。数据处理单元包括DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块,如图3所示。微处理器依然是整个系统工作流程的控制核心;时分复用模块、DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块均可采用FPGA、CPLD等可编程逻辑器件设计实现,当然也可以在市场上商购专用的芯片实现。
实施例1:
微处理器对多通道DCC通信处理过程进行通道管理和流程控制,其管理和控制需首先经过配置,配置内容包括整个系统需要处理的DCC通道数目与具体的通道号、每一通道需要处理的带宽、HDLC协议处理的相关参数、每一通道中有用信息字段的字节数、每一通道的有效信息字段在数据存储器中的存储地址等。配置完成后发送控制指令,系统中的DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块几个重要模块在时分复用模块的控制下,以时分复用的机制处理不同通道的DCC数据。
时分复用模块采用FPGA实现,它根据微处理器的通道管理,控制DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块以时分复用的方式完成对多通道DCC信号的处理。
DCC信号接收/发送模块采用通用的DCC信号提取、插入芯片,它根据微处理器的通道管理,从外部输入的多路串行接收信号中提取出各通道的DCC信号,或者将多路DCC信号分别插入到多路串行发送信号上,同时还在时分复用模块的控制下完成DCC信号的服用和解复用。
HDLC协议处理模块采用HDLC协议芯片(如PT7A6525),它根据微处理器的流程控制,完成各通道的HDLC协议转换处理,包括将接收的DCC信号通过HDLC帧头与帧尾的检测、插入字节的去除、CRC校验等HDLC解帧处理,提取帧中的有效信息字段,还包括将待发送的有效信息字段通过插入字节的填充、CRC校验、HDLC帧头与帧尾的生成等HDLC成帧处理,形成帧结构的DCC信号。
通道缓存模块采用通用的缓存设备,提供HDLC协议处理模块与数据存储器之间各通道有效信息字段的读、写缓存,并记录各通道的有效信息字段在数据存储器中的存储地址。
数据存储器采用DDR存储器。
下面从接收处理和发送处理两个过程来说明本实用新型多通道DCC通信处理系统的工作流程。
A、在接收处理过程中:
首先由微处理器发出带有配置信息的控制指令,启动多通道DCC数据处理系统的接收处理过程。
DCC信号接收/发送模块根据微处理器的配置,确定需要处理的DCC通道数目与具体的通道号,然后从外部输入的多路串行接收信号中获取相应的DCC信号,并在时分复用模块的控制下将提取出的多路DCC复用成一路串行的DCC信号,传送给HDLC协议处理模块。
HDLC协议处理模块对接收的DCC信号进行HDLC解帧处理,包括HDLC帧头与帧尾的检测、插入字节的去除、CRC校验等,并提取帧中的有效信息字段存储在通道缓存模块中。整个多通道DCC通信处理系统只有一个单路的HDLC协议处理模块,该单路HDLC协议处理模块根据微处理器的配置,确定每一通道需要处理的带宽和HDLC协议处理的相关参数,并在时分复用管理模块的控制下对不同通道的DCC信号以时分复用的方式分别进行解帧处理。
通道缓存模块在时分复用管理模块的控制下,将不同通道中的有效信息字段按不同的通道号分别存放在数据存储器中的不同存储空间内,并记录各通道的有效信息字段在数据存储器中的存储地址,同时将该存储地址信息传送给微处理器,以备后续的配置和调用。
B、在发送处理过程中:
首先由微处理器发出带有配置信息的控制指令,启动多通道DCC数据处理的发送处理过程。
通道缓存模块根据微处理器的配置,确定需要处理的DCC通道数目与具体的通道号、每一通道中有用信息字段的字节数、以及每一通道的有效信息字段在数据存储器中的存储地址,然后从数据存储器的不同存储空间读取出相应通道的有效信息字段,并在时分复用管理模块的控制下,将读取出的多通道有效信息字段复用成一路串行的信号流,发送给HDLC协议处理模块。微处理器的配置信息仅是作为控制指示信号,通道缓存模块依然根据其记录的各通道有效信息字段在数据存储器中的存储地址完成具体的读取工作。
HDLC协议处理模块对待发送的有效信息字段进行HDLC协议成帧处理,包括对需要的数据作插入字段填充处理、CRC校验、HDLC帧头与帧尾的生成等,并将帧结构的DCC信号传送给DCC信号接收/发送模块。整个多通道DCC通信处理系统只有一个单路的HDLC协议处理模块,该单路HDLC协议处理模块根据微处理器的配置,确定需要处理的DCC通道数目、每一通道中有用信息字段的字节数、以及HDLC协议处理的相关参数,同时在时分复用管理模块的控制下,对不同通道的DCC信号以时分复用的方式分别进行成帧处理。
DCC信号接收/发送模块将一路串行的DCC信号解复用,得到不同通道的多路DCC信号,并根据据微处理器的配置,确定需要处理的DCC通道数目与具体的通道号,在时分复用管理模块的控制下将多通道DCC信号分别插入到相应的串行发送信号上,完成多通道DCC信号的发送。
实施例2:
作为另一设计方案,本实施例的多通道DCC通信处理系统包括微处理器、时分复用模块、DCC信号接收/发送模块、HDLC协议处理模块、通道缓存模块和数据处理单元;其中,依然以微处理器作为整个系统工作流程的控制核心,数据存储器采用DDR存储器,而时分复用模块、DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块全部采用一块FPGA可编程逻辑器件设计实现,各模块分别利用FPGA可编程逻辑器件中的部分电路实现。本实施例中,各模块实现的具体功能以及模块之间协同实现多通道DCC通信处理的工作流程与实施例1相同。该设计方案不仅具备实施例1中设计方案的全部优点,还同时使得整个系统集成度高、硬件电路设计更加简单,并且利用了FPGA芯片可选择范围广、设置灵活的优势,更适用于在实际工程设计中应用。
本实用新型的多通道DCC通信处理系统,可在不改变各模块的电路结构及连接关系,也无需单独编制控制管理程序的前提下,仅通过设置微处理器中的配置参数,可灵活的实现不同通道数量或不同处理带宽的多通道DCC通信处理,处理带宽可达到数十兆每秒,并摆脱了多通道DCC通信处理系统对特定系列微处理器的依赖,与采用同等通道数、同等带宽的特定系列的微处理器相比,其实现成本大大降低;并且,即使采用不同的硬件电路也可使用相同的微处理器进行控制管理,无需再因硬件配置的更换而单独编制控制管理程序,大大提高了应用的灵活性和通用性,方便移植。由于也采用了多通道设计,本实用新型的多通道DCC通信处理系统同样可应用于MSTP(Multi-Service Transfer Platform,基于SDH的多业务传送平台)设备中。
最后说明的是,以上实施例仅用以说明本实用新型的技术方案而非限制,尽管参照较佳实施例对本实用新型进行了详细说明,本领域的普通技术人员应当理解,可以对本实用新型的技术方案进行修改或者等同替换,而不脱离本实用新型技术方案的宗旨和范围,其均应涵盖在本实用新型的权利要求范围当中。
Claims (2)
1.一种多通道DCC通信处理系统,包括微处理器和数据存储器,其特征在于还包括时分复用模块和数据处理单元;所述微处理器分别与时分复用模块和数据处理单元连接,所述数据处理单元还分别与时分复用模块和数据存储器连接;
所述微处理器用于发送控制指令,对多通道DCC通信处理过程进行通道管理和流程控制;
所述数据处理单元根据微处理器的流程控制,完成对DCC信号的接收、发送和HDLC协议转换处理;
所述时分复用模块根据微处理器的通道管理,控制数据处理单元以时分复用的方式完成对多通道DCC信号的处理;
所述数据存储器用于分通道存储有效信息字段。
2.根据权利要求1所述的多通道DCC通信处理系统,其特征在于,所述数据处理单元包括DCC信号接收/发送模块、HDLC协议处理模块和通道缓存模块;
所述DCC信号接收/发送模块用于完成各通道DCC信号的接收和发送处理;
所述HDLC协议处理模块用于完成各通道的HDLC协议转换处理;所述HDLC协议转换处理包括将接收的DCC信号通过HDLC解帧处理为有效信息字段,以及将待发送的有效信息字段通过HDLC成帧处理为DCC信号;
所述通道缓存模块提供HDLC协议处理模块与数据存储器之间各通道有效信息字段的读、写缓存,并记录各通道的有效信息字段在数据存储器中的存储地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010201486885U CN201690461U (zh) | 2010-04-01 | 2010-04-01 | 多通道dcc通信处理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010201486885U CN201690461U (zh) | 2010-04-01 | 2010-04-01 | 多通道dcc通信处理系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201690461U true CN201690461U (zh) | 2010-12-29 |
Family
ID=43378738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010201486885U Expired - Lifetime CN201690461U (zh) | 2010-04-01 | 2010-04-01 | 多通道dcc通信处理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201690461U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102306100A (zh) * | 2011-08-23 | 2012-01-04 | 西安空间无线电技术研究所 | 一种星载软件化处理转发器系统及其配置信息处理方法 |
CN102313574A (zh) * | 2011-07-05 | 2012-01-11 | 刘继国 | 基于延迟线的信号测量通道合并方法及系统 |
CN103731225A (zh) * | 2013-12-24 | 2014-04-16 | 北京格林伟迪科技有限公司 | 一种数据传输方法和装置 |
CN111343106A (zh) * | 2020-02-25 | 2020-06-26 | 母国标 | 多路中频数字信号处理装置和方法 |
CN111694775A (zh) * | 2020-06-09 | 2020-09-22 | 电子科技大学 | 一种在ddr3中基于时分复用进行读写控制的装置 |
-
2010
- 2010-04-01 CN CN2010201486885U patent/CN201690461U/zh not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102313574A (zh) * | 2011-07-05 | 2012-01-11 | 刘继国 | 基于延迟线的信号测量通道合并方法及系统 |
CN102313574B (zh) * | 2011-07-05 | 2013-08-14 | 刘继国 | 基于延迟线的信号测量通道合并方法及系统 |
CN102306100A (zh) * | 2011-08-23 | 2012-01-04 | 西安空间无线电技术研究所 | 一种星载软件化处理转发器系统及其配置信息处理方法 |
CN102306100B (zh) * | 2011-08-23 | 2014-04-02 | 西安空间无线电技术研究所 | 一种星载软件化处理转发器系统及其配置信息处理方法 |
CN103731225A (zh) * | 2013-12-24 | 2014-04-16 | 北京格林伟迪科技有限公司 | 一种数据传输方法和装置 |
CN103731225B (zh) * | 2013-12-24 | 2016-08-17 | 北京格林伟迪科技股份有限公司 | 一种数据传输方法和装置 |
CN111343106A (zh) * | 2020-02-25 | 2020-06-26 | 母国标 | 多路中频数字信号处理装置和方法 |
CN111343106B (zh) * | 2020-02-25 | 2023-03-24 | 母国标 | 多路中频数字信号处理装置和方法 |
CN111694775A (zh) * | 2020-06-09 | 2020-09-22 | 电子科技大学 | 一种在ddr3中基于时分复用进行读写控制的装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111713117B (zh) | 一种光传送网中业务数据的处理方法及装置 | |
US10608766B2 (en) | Multi-service transport and receiving method and apparatus | |
CN101389146B (zh) | 光传送网同步交叉调度的方法和装置 | |
CN101945307B (zh) | 光网络中标签的分配处理方法、光通信装置及光通信系统 | |
EP2472748B1 (en) | Method and communication node for adjusting bandwidth | |
CN201690461U (zh) | 多通道dcc通信处理系统 | |
CN106411454A (zh) | 用于数据传输的方法、发送机和接收机 | |
US20080107418A1 (en) | Method And Device For Signal Trasporting | |
CN108463960B (zh) | 一种业务传送方法和第一传送设备 | |
EP4027650A1 (en) | Method and device for service processing in optical transport network, and system | |
CN101610430A (zh) | 一种实现ODUk交叉调度的方法和装置 | |
CN102480408A (zh) | 伪线仿真系统的调度方法及装置 | |
CN101394335B (zh) | 一种同步数字交叉连接的自路由的方法及系统 | |
CN109274697A (zh) | 数据帧转义方法、数据帧解转义方法、系统及相关装置 | |
RU2248101C1 (ru) | Способ кодонезависимой передачи административной информации оптических синхронных цифровых иерархических устройств различных производителей | |
WO2023134508A1 (zh) | 一种光传送网中的业务处理的方法、装置和系统 | |
CN101674497B (zh) | 一种光信道数据单元的大容量交叉的方法及装置 | |
CN106972906B (zh) | 一种分组光传送网业务交换及映射系统和方法 | |
CN106341352A (zh) | 用于光传送网的域间接口数据传送的方法和装置 | |
WO2024109349A1 (zh) | 一种传输数据的方法和装置 | |
WO2022217999A1 (zh) | 一种dcn报文处理的方法、网络设备及系统 | |
CN101997631A (zh) | 非业务信息的传输方法和系统及发送和接收设备 | |
CN110365439B (zh) | 信号映射方法、装置、服务器及计算机可读存储介质 | |
WO2023232097A1 (zh) | 业务数据处理方法和装置 | |
WO2024051586A1 (zh) | 一种光传送网中的数据帧的处理方法、装置和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20101229 |
|
CX01 | Expiry of patent term |