CN103731225A - 一种数据传输方法和装置 - Google Patents

Abstract

本发明公开了一种数据传输装置，该装置包括：N个DCC汇聚单元、ECC解析单元、存储器接口单元、存储单元和以太网成帧单元；通过DCC汇聚单元和ECC解析单元二级结构将M×N通道DCC数据分时复用为一路DCC数据，并解析出ECC数据进行存储；所述以太网成帧单元将存储的ECC数据，生成以太网帧发送给网管处理器，基于同样的发明构思，本发明还提出一种数据传输方法，能够低成本实现多通道数据的传输。

Description

一种数据传输方法和装置

技术领域

本发明涉及通信技术领域，特别涉及一种数据传输方法和装置。

背景技术

同步数字系列（Synchronous Digital Hierarchy，SDH）中的数据通信通道（Data Communication Channel，DCC）用来构成SDH管理网的传送链路。在传统的准同步系统中尽管也有控制通路，但都是专用的，外界无法接入。而DCC则是通用的，嵌入在段开销中，所有网元都具备，便于构成统一的网管网，也避免了为每个设备都配备专用数据通信链路的需要。DCC为SDH的管理和控制提供了强大的通信基础结构。

SDH网络中的嵌入控制通道（ECC）是传送操作、管理和维护（OAMP）信息的逻辑信道。它以SDH中的DCC作为其物理通路。

在SDH接入网中，终端设备数量庞大，为了提高服务质量，必须把所有终端都纳入到管理系统中，首先要提供管理数据通道，一般通过DCC/ECC提供，但由于终端数量庞大，把大量的数据通道汇聚到网管中心是很困难的。

目前实现多路DCC通道汇聚存在如下两种方法：

第一种，采用专用芯片把多路DCC通道复用在一路高速串行通道上，采用支持高速串行接口的处理器对数据进行处理。

第二种，采用专用芯片对多路DCC通道数据解析并做串并变换，提供CPU总线和中断供处理器收发数据。

这两种方法缺点是可用的芯片种类少，对处理器要求高，处理负担重，实现成本高，且支持容量有限，难以满足接入网对终端数目和成本的要求。发明内容

有鉴于此，本发明提供一种数据传输方法和装置，能够低成本实现多通道数据的传输。

为解决上述技术问题，本发明的技术方案是这样实现的：

一种数据传输装置，该装置包括：N个数据通信通道DCC汇聚单元、嵌入控制通道ECC解析单元、存储器接口单元、存储单元和以太网成帧单元；

所述DCC汇聚单元，用于通过M个通道分别接收到DCC数据时，分时复用到1路串行DCC数据并发送给所述ECC解析单元，在该路串行DCC数据中包括各通道的通道号以及对应的DCC数据；其中，N、M为大于2的整数；

所述ECC解析单元，用于配置上行各通道在所述存储单元中对应的存储空间，接收到N个DCC汇聚单元发送的N路串行DCC数据时，将接收到的N路串行DCC数据分时复用为1路DCC数据，解析获得各上行通道的通道号和对应的ECC数据；并根据各上行通道的通道号和对应的写指针生成上行写地址，将生成的各通道的上行写地址和获得的ECC数据，发送给所述存储器接口单元；并在所述存储器接口单元完成每上行通道数据的写入时把该上行通道的写指针发送给所述以太网成帧单元；

所述存储器接口单元，用于将所述ECC解析单元发送的各上行通道的ECC数据，根据发送的上行写地址写入所述存储单元；接收到所述以太网成帧单元发送的上行读地址时，从所述存储单元中读取ECC数据并发送给所述以太网成帧单元；

所述存储单元，用于存储所述存储器接口单元写入的数据；

所述以太网成帧单元，用于接收到所述ECC解析单元发送的任一上行通道的写指针时，将该通道的通道号和写指针绑定存储，轮流查询各上行通道数据的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该上行通道的通道号和发送读指针生成上行读地址，发送给所述存储器接口单元；接收到所述存储器接口单元发送的ECC数据时，生成以太网帧发送给网管处理器。

其中，

所述以太网成帧单元，具体用于在生成以太网帧时，以太网帧的目的地址为所述网管处理器的媒体访问控制MAC地址，源地址为本单元所在设备的MAC地址，数据内容包含通道编号和ECC数据。

所述装置进一步包括：以太网解析单元、ECC生成单元；

所述以太网解析单元，用于配置下行各通道在所述存储单元中对应的存储空间；接收到所述网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；将获取的ECC数据和所述生成的下行写地址发送给所述存储器接口单元；在所述存储器接口单元完成该下行通道数据的写入时，将该下行通道的写指针发送给所述ECC生成单元；

所述存储器接口单元，进一步用于将所述以太网解析单元发送的ECC数据，根据发送的下行写地址写入所述存储单元；接收到所述ECC生成单元发送的下行读地址时，根据该下行读地址从所述存储单元中读取数据并发送给所述ECC生成单元；

所述存储单元，进一步用于存储所述存储器接口单元写入的数据；

所述ECC生成单元，用于接收到所述以太网解析单元发送的任一下行通道的写指针时，将该通道的通道号和所述写指针绑定保存；并轮流查询各通道的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该下行通道的通道号和发送读指针生成下行读地址，并将生成的下行读地址发送给所述存储器接口单元；接收到所述存储器接口单元发送的ECC数据时，生成DCC数据，并根据系统提供的SDH时序将生成DCC数据发送给对应的DCC汇聚单元；

所述DCC汇聚单元，用于接收到所述ECC生成单元发送的DCC数据时，根据所述DCC数据中的通道号，将接收到的DCC数据通过该通道号对应的通道发送。

所述ECC解析单元，进一步用于在解析获得上行各通道的通道号以及对应的ECC数据时进行缓存；当缓存的各通道的数据长度达到预设数据长度时，向所述存储器接口单元请求写时隙；在获得所述存储器接口单元响应的写时隙时，将生成的各通道的上行写地址和缓存的预设长度的ECC数据，发送给所述存储器接口单元；

所述以太网成帧单元，进一步用于当上行任一通道的发送读指针和写指针不一致时，向所述存储器接口单元请求读时隙；在获得所述存储器接口单元响应的读时隙时，执行所述根据该通道的通道号和发送读指针生成上行读地址，发送给所述存储器接口单元的操作；

所述以太网解析单元，进一步用于在获取ECC数据和下行通道号时进行缓存，当缓存的该下行通道的数据的长度达到预设数据长度时，向所述存储器接口单元请求写时隙；在获得所述存储器接口单元响应的写时隙时，根据该下行通道的通道号和对应的写指针生成下行写地址，并将缓存的该通道的预设长度的ECC数据和所述生成的下行写地址发送给所述存储器接口单元；

所述ECC数据生成单元，进一步用于任一下行通道的发送读指针和写指针不一致时，向所述存储器接口单元请求读时隙；在获得所述存储器接口单元响应的读时隙时，执行所述根据该通道的通道号和对应的发送读指针生成下行读地址，并将生成的下行读地址发送给所述存储器接口单元的操作；

所述存储器接口单元，用于接收到所述ECC解析单元发送的请求写时隙时，根据所述以太网成帧单元和所述ECC生成单元当前的读数据情况，以及所述以太网解析单元的写数据情况为所述ECC解析单元响应写时隙；接收到所述以太网成帧单元发送的请求写时隙时，根据所述ECC生成单元当前的读数据情况，以及所述以太网解析单元和所述ECC解析单元的写数据情况为所述以太网解析单元响应读时隙；接收到所述以太网解析单元发送的请求写时隙时，根据所述以太网成帧单元和所述ECC生成单元当前的读数据情况，以及所述ECC解析单元的写数据情况为所述以太网解析单元响应写时隙；接收到所述ECC生成单元发送的请求读时隙时，根据所述以太网成帧单元当前的读数据情况，以及所述以太网解析单元和所述ECC解析单元的写数据情况为所述ECC生成单元响应读时隙。

所述N个DCC汇聚单元分布在N个支路盘上。

一种数据传输方法，所述方法包括：

接收到N组M通道数据通信通道DCC数据时，先将每组的M通道数据分时复用到1路串行DCC数据获得N路串行DCC数据之后，再将N路串行DCC数据分时复用到1路DCC数据；并解析获得各通道的通道号以及对应的嵌入控制通道ECC数据；其中，N、M为大于2的整数；

根据各上行通道的通道号和对应的写指针生成上行写地址，并将获得的各通道的ECC数据，根据生成的上行写地址写入为上行各通道号对应的通道分配的存储空间；并在完成每上行通道数据的写入时把该上行通道的通道号和写指针绑定保存；

轮流查询各上行通道的发送读指针和写指针，如果任一上行通道的发送读指针和写指针不一致时，根据该上行通道的通道号和发送读指针生成上行读地址，根据该上行读地址从该上行通道对应的存储空间中读出ECC数据，并生成以太网帧发送给网管处理器。

其中，

所述生成的以太网帧的目的地址为所述网管处理器的媒体访问控制MAC地址，源地址为本设备的MAC地址，数据内容包含通道编号和ECC数据。

所述方法进一步包括：

接收到网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；并根据生成的下行写地址将获得的ECC数据，写入为下行该通道号对应的通道分配的存储空间；在完成该下行通道数据的写入时，将该下行通道的通道号以及该下行通道的写指针绑定存储；

轮流查询各下行通道的发送读指针和写指针，若任一下行通道的发送读指针和写指针不一致时，根据该下行通道的通道号和对应的读指针生成下行读地址，根据生成的下行读地址从该下行该通道对应的存储空间中读出ECC数据并生成DCC数据，根据系统提供的SDH时序将生成DCC数据通过该通道号对应的通道发送。

所述解析获得各通道的通道号以及对应的ECC数据之后，所述根据各上行通道的通道号和对应的写指针生成上行写地址之前，所述方法进一步包括：将解析获得的各通道的ECC数据进行缓存；当缓存的各通道的ECC数据长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行所述根据各上行通道的通道号和对应的写指针生成上行写地址步骤及后续步骤；

所述当任一上行通道的发送读指针和写指针不一致时，所述根据该上行通道的通道号和发送读指针生成上行读地址之前，所述方法进一步包括：请求读时隙；在获得响应的读时隙时，执行所述根据该上行通道的通道号和发送读指针生成上行读地址步骤及后续步骤；

所述获取ECC数据和下行通道号之后，所述根据该下行通道号和对应的写指针生成下行写地址之前，所述方法进一步包括：获取ECC数据和通道号时进行缓存，当缓存的下行该通道的ECC数据的长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行所述根据该下行通道号和对应的写指针生成下行写地址步骤及后续步骤；

所述当任一下行通道的发送读指针和写指针不一致时，所述根据该下行通道的通道号和对应的读指针生成下行读地址之前，所述方法进一步包括：请求读时隙；在获得响应的读时隙时，执行所述根据该下行通道的通道号和对应的读指针生成下行读地址步骤及后续步骤。

所述N组M通道DCC数据通过N个支路盘接收，每个支路盘接收M通道DCC数据。

综上所述，本发明通过DCC汇聚单元和ECC解析单元二级结构将M×N通道DCC数据分时复用为一路DCC数据，并解析出ECC数据进行存储；以太网成帧单元将存储的ECC数据，生成以太网帧发送给网管处理器，能够低成本实现多通道数据的传输。

附图说明

图1为本发明具体实施例中数据传输装置结构示意图；

图2为本发明具体实施例中上行数据传输流程示意图；

图3为本发明具体实施例中下行数据传输流程示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。

本发明实施例中提出一种数据传输装置，该装置包括：N个DCC汇聚单元、ECC解析单元、存储器接口单元、存储单元和以太网成帧单元；通过DCC汇聚单元和ECC解析单元二级结构将M×N通道DCC数据分时复用为一路DCC数据，并解析出ECC数据进行存储；所述以太网成帧单元将存储的ECC数据，生成以太网帧发送给网管处理器，能够低成本实现多通道数据的传输。

其中，N、M为大于2的整数。在具体实现时，根据总的通道数来配置N和M的值，如可以配置实现256通道数据的传输，将N配置为16，将M配置为16，即每个汇聚单元将16通道的DCC数据分时复用为1串行DCC数据，ECC解析单元再将N个DCC汇聚单元汇聚后的N路DCC串行数据分时复用为1路DCC串行数据。如果每通道DCC数据可配置选取D1-D12，带宽最大到768kX256=196M，以太网接口采用千兆口。根据需要可减少或增加通道数目。

参见图1，图1为本发明具体实施例中数据传输装置结构示意图。该装置包括：N个DCC汇聚单元、ECC解析单元、存储器接口单元、存储单元、以太网成帧单元、以太网解析单元和ECC数据生成单元。

其中，ECC解析单元和以太网成帧单元配置上行各通道对应的存储空间；ECC生成单元和以太网解析单元配置各下行通道对应的存储空间。

本发明具体实施例中，将接收到的M×N通道的数据传输给网管处理器的传输方向描述为上行，将接收到的网络管理器发送的数据通过M×N通道中的对应通道传输的传输方向描述为下行。ECC解析单元写入存储单元的ECC数据，为上行通道数据，以太网解析单元写入存储单元的ECC数据，为下行通道数据。

ECC解析单元、存储器接口单元、以太网成帧单元、以太网解析单元和ECC生成单元集成在一个FPGA上，N个DCC汇聚单元分布在N个支路盘上实现本发明具体实施例；存储单元分布在一个存储器上，如SDRAM。

以接收到M×N通道数据，并传输给网管处理器为例：

第一步，DCC汇聚单元（如DCC汇聚单元1），通过M个通道接收到DCC数据时，分时复用到1路串行DCC数据并发送给ECC解析单元。

本步骤中的串行DCC数据中包括各通道的通道号以及对应的DCC数据。

本步骤中的DCC汇聚单元每个放在设备的一个支路盘上，在具体实现时，可以使用一个功能简单的FPGA、CPLD，即可以使用一个能够实现将M个通道的DCC数据到1路串行DCC数据的逻辑器件即可。

本步骤中的M由支路盘的容量确定。

在将M个通道数据到1路串行数据的实现时，可以采用HDLC协议，用0x7E作为帧定位符，数据域第一个字节代表通道号，第2-13字节是DCC数据的D1-D12，这里以12字节举例，在具体实现时，可以小于12个字节，如4个字节，根据具体配置实现。

每通道每帧数据发送一次，每个DCC汇聚单元将N通道每次发送的数据汇聚为1路DCC数据，并发送给ECC解析单元。

第二步，ECC解析单元，接收到N个DCC汇聚单元发送的N路串行DCC数据时，将接收到的N路串行DCC数据分时复用为1路DCC数据，解析获得各上行通道的通道号和对应的ECC数据；并根据各上行通道的通道号和对应的写指针生成上行写地址，将生成的各通道的上行写地址和获得的ECC数据，发送给所述存储器接口单元。

在生成上行写地址时，可以将上行写地址的最高位置0，为了与下行写地址进行区分，下行写地址的最高位可以置1。并将最高位之外的高位填写通道号，低位填写写指针。

每个通道由一个初始写指针，随着该通道数据的写入，写指针进行变化，每写一次数据，写指针变化一次。

ECC解析单元在解析获得各通道的通道号以及对应的ECC数据时先进行缓存；当缓存的各通道的数据长度达到预设数据长度时，向存储器接口单元请求写时隙；在获得存储器接口单元响应的写时隙时，根据各通道的通道号和对应的写指针生成上行写地址，将生成的各通道的上行写地址和缓存的预设长度的ECC数据，发送给所述存储器接口单元。

存储器接口单元接收到ECC解析单元发送的请求写时隙时，根据所述以太网成帧单元和所述ECC生成单元当前的读数据情况，以及所述以太网解析单元的写数据情况为所述ECC解析单元响应写时隙。

在具体实现时隙响应时，可以为这四个单元轮流分配读写时隙，也可以查看其他单元是否正在读写，其他单元如果没有读写操作，可以直接响应给发送请求时隙的单元。

存储单元，存储存储器接口单元写入的数据。

第三步，存储器接口单元，根据接收到的上行写地址，将所述接收到ECC数据写入所述存储单元。

第四步，ECC解析单元在存储器接口单元完成每上行通道数据的写入时把该上行通道的写指针发送给以太网成帧单元；以太网成帧单元，接收到ECC解析单元发送的任一通道的写指针时，将该通道的通道号和写指针绑定存储。

第五步，以太网成帧单元，轮流查询各上行通道数据的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该通道的通道号和发送读指针生成上行读地址，发送给存储器接口单元。

对于上行任一通道，如果发送读指针和写指针不一致，说明有数据待发送，向存储器接口单元请求读时隙；在获得存储器接口单元分配的读时隙时，根据该通道的通道号和发送读指针生成上行读地址，发送给存储器接口单元。

存储器接口单元，接收到所述以太网成帧单元发送的请求写时隙时，根据所述ECC生成单元当前的读数据情况，以及所述以太网解析单元和所述ECC解析单元的写数据情况为所述以太网解析单元响应读时隙。

在具体实现时隙响应时，可以为这四个单元轮流分配读写时隙，也可以查看其他单元是否正在读写，其他单元如果没有读写操作，可以直接响应给发送请求时隙的单元。

第六步，存储器接口单元，接收到以太网帧单元发送的上行读地址时，根据该上行读地址从存储单元中读取ECC数据，并发送给以太网成帧单元。

第七步，以太网成帧单元，接收到存储器接口单元发送的ECC数据时，生成以太网帧发送给网管处理器。

以太网成帧单元，根据读取的任一通道的ECC数据内容生成以太网帧。该以太网帧的目的地址为所述网管处理器的MAC地址，源地址为本单元所在设备的MAC地址，数据内容包含通道编号和ECC数据。

在将生成的以太网帧发送完成时，保存读指针供下次查询时使用。

下面以接收到网管处理器发送的以太网帧，并通过对应通道传输为例：

第一步，以太网解析单元，接收到网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；将获取的ECC数据和所述生成的下行写地址发送给存储器接口单元。

在生成下行写地址时，可以将下行写地址的最高位置1，为了与上行写地址进行区分并将最高位之外的高位填写通道号，低位填写写指针。

每个通道由一个初始写指针，随着该通道数据的写入，写指针进行变化，每写一次数据，写指针变化一次。

以太网解析单元获取ECC数据时先进行缓存，当缓存的该通道的数据的长度达到预设数据长度时，向存储器接口单元请求写时隙；在获得存储器接口单元响应的写时隙时，将缓存的该通道的预设长度的ECC数据发送给存储器接口单元。

存储器接口单元，接收到以太网解析单元发送的请求写时隙时，根据以太网成帧单元和ECC生成单元当前的读数据情况，以及ECC解析单元的写数据情况为所述以太网解析单元响应写时隙。

在具体实现时隙响应时，可以为这四个单元轮流分配读写时隙，也可以查看其他单元是否正在读写，其他单元如果没有读写操作，可以直接响应给发送请求时隙的单元。

第二步，存储器接口单元，将以太网解析单元发送的ECC数据，根据发送的下行写地址写入所述存储单元。

存储单元，存储存储器接口单元写入的数据。

第三步，以太网解析单元在存储器接口单元完成该下行通道数据的写入时，将该下行通道的写指针发送给ECC生成单元；ECC生成单元接收到以太网解析单元发送的任一通道的写指针时，将该通道的通道号和所述写指针绑定保存。

第四步，ECC生成单元，轮流查询各通道的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该下行通道的通道号和发送读指针生成下行读地址，并将生成的下行读地址发送给存储器接口单元。

ECC生成单元，预先为每通道配置初始发送读指针，在各通道发送一次数据时，更新各通道相应发送读指针。

ECC生成单元，查询到下行任一通道的发送读指针和写指针不一致时，说明有数据待发送，向存储器接口单元请求读时隙；在获得存储器接口单元响应的读时隙时，根据该下行通道的通道号和发送读指针生成下行读地址，并将生成的下行读地址发送给所述存储器接口单元。

存储器接口单元，接收到ECC生成单元发送的请求读时隙时，根据以太网成帧单元当前的读数据情况，以及以太网解析单元和ECC解析单元的写数据情况为所述ECC生成单元响应读时隙。

在具体实现时隙响应时，可以为这四个单元轮流分配读写时隙，也可以查看其他单元是否正在读写，其他单元如果没有读写操作，可以直接响应给发送请求时隙的单元。

第五步，存储器接口单元，接收到ECC生成单元发送的下行读地址时，根据该下行读地址从存储单元中读取数据并发送给ECC生成单元。

第六步，ECC生成单元接收到存储器接口单元发送的ECC数据时，生成DCC数据，并根据系统提供的SDH时序将生成DCC数据发送给对应的DCC汇聚单元。

由于DCC/ECC是慢速串行通道，因此每通道只读出一块数据并保存在每个通道的片内缓存内，根据系统提供的SDH发送时序发送DCC数据。

在ECC解析单元接收到哪个DCC汇聚单元发送的串行数据时，会获知并记录对应通道号的通道数据是由哪个DCC汇聚单元发送的；这样，ECC数据生成单元在获知通道号的情况下就知道将该通道对应的通道数据发送给哪个DCC汇聚单元。

第七步，DCC汇聚单元，接收到ECC生成单元发送的DCC数据时，根据所述DCC数据中的通道号，将接收到的DCC数据通过该通道号对应的通道发送。

存储单元为SDRAM时，需周期刷新存储的ECC数据，以免数据的丢失。对于刷新周期根据具体使用进行配置。

存储器接口单元，还需要配置内部接口和外部SDRAM接口的适配。

SDRAM每次读写数据越多效率越高，但是各通道的数据处理要及时，以及每通道两次处理的间隔要把数据在ECC解析单元和以太网解析单元内做临时缓存，由于通道数庞大，如果每次处理的数据很多，这也要求很多资源；还有各种分时处理，如果每次处理的时间比较统一，分配时隙也相对容易控制。因此，本实施例中的缓存预设长度的数据时，才会写入SDRAM。

综上考虑，在具体实现时可以以32字节作为一个处理和缓存的数据块，其中第一个字节是标识，后面31个字节是数据；用于标识字节的高2bit是帧的标志，表示本数据块是数据帧的开始、中间或结束数据块，低5bit表示本数据块内有效数据的长度，范围是1-31。

上述实施例的单元可以集成于一体，也可以分离部署；可以合并为一个单元，也可以进一步拆分成多个子单元。

基于同样的发明构思，本申请还提出一种传输数据方法。该方法应用于上述装置所在的设备上。下面结合附图以上行数据传输和下行数据传输为例，分别描述数据传输流程示意图。

参见图2，图2为本发明具体实施例中上行数据传输流程示意图。具体步骤为：

步骤201，设备接收到N组M通道DCC数据时，先将每组的M通道数据分时复用到1路串行DCC数据获得N路串行DCC数据之后，再将N路串行DCC数据分时复用到1路DCC数据；并解析获得各通道的通道号以及对应的ECC数据。

其中，N、M为大于2的整数。

本步骤中N组M通道DCC数据通过N个支路盘接收，每个支路盘接收M通道DCC数据。

步骤202，该设备根据各上行通道的通道号和对应的写指针生成上行写地址，并将获得的各通道的ECC数据，根据生成的上行写地址写入为上行各通道号对应的通道分配的存储空间；并在完成每上行通道数据的写入时把该上行通道的通道号和写指针绑定保存。

步骤201中解析获得各通道的通道号以及对应的ECC数据之后之后，步骤202中根据各上行通道的通道号和对应的写指针生成上行写地址之前，所述方法进一步包括：

将解析获得的各通道的ECC数据进行缓存；当缓存的各通道的ECC数据长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行步骤202。

步骤203，该设备轮流查询各上行通道的发送读指针和写指针，如果任一上行通道的发送读指针和写指针不一致时，根据该上行通道的通道号和发送读指针生成上行读地址，根据该上行读地址从该上行通道对应的存储空间中读出ECC数据，并生成以太网帧发送给网管处理器。

本步骤中当任一上行通道的发送读指针和写指针不一致时，所述根据该上行通道的通道号和发送读指针生成上行读地址之前，所述方法进一步包括：

请求读时隙；在获得响应的读时隙时，执行所述根据该上行通道的通道号和发送读指针生成上行读地址步骤及后续步骤；

本步骤中生成的以太网帧的目的地址为所述网管处理器的MAC地址，源地址为本设备的MAC地址，数据内容包含通道编号和ECC数据。

参见图3，图3为本发明具体实施例中下行数据传输流程示意图。具体步骤为：

步骤301，设备接收到网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；并根据生成的下行写地址将获得的ECC数据，写入为下行该通道号对应的通道分配的存储空间；在完成该下行通道数据的写入时，将该下行通道的通道号以及该下行通道的写指针绑定存储。

本步骤中获取ECC数据和下行通道号之后，所述根据该下行通道号和对应的写指针生成下行写地址之前，所述方法进一步包括：

获取ECC数据和通道号时进行缓存，当缓存的下行该通道的ECC数据的长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行所述根据该下行通道号和对应的写指针生成下行写地址步骤及后续步骤。

步骤302，该设备轮流查询各下行通道的发送读指针和写指针，若任一下行通道的发送读指针和写指针不一致时，根据该下行通道的通道号和对应的读指针生成下行读地址，根据生成的下行读地址从该下行该通道对应的存储空间中读出ECC数据并生成DCC数据，根据系统提供的SDH时序将生成DCC数据通过该通道号对应的通道发送。

本步骤中当任一下行通道的发送读指针和写指针不一致时，所述根据该下行通道的通道号和对应的读指针生成下行读地址之前，所述方法进一步包括：请求读时隙；在获得响应的读时隙时，执行所述根据该下行通道的通道号和对应的读指针生成下行读地址步骤及后续步骤。

综上所述，本发明通过DCC汇聚单元和ECC解析单元二级结构将M N通道DCC数据分时复用为一路DCC数据，并解析出ECC数据进行存储；以太网成帧单元将存储的ECC数据，生成以太网帧发送给网管处理器，能够低成本实现多通道数据的传输。

与网管中心用一路以太网接口通信，把ECC有效数据封装在以太网帧中，并注明该数据所属的通道号。以太网广泛使用，一般处理器都提供以太网接口，降低对处理器的要求。

两级汇聚结构，与普通系统结构匹配，易于扩展，减少了连线数目，降低系统的复杂性和中心处理FPGA的管脚数目，都利于实现和降低成本。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据传输装置，其特征在于，该装置包括：N个数据通信通道DCC汇聚单元、嵌入控制通道ECC解析单元、存储器接口单元、存储单元和以太网成帧单元；

所述DCC汇聚单元，用于通过M个通道分别接收到DCC数据时，分时复用到1路串行DCC数据并发送给所述ECC解析单元，在该路串行DCC数据中包括各通道的通道号以及对应的DCC数据；其中，N、M为大于2的整数；

所述ECC解析单元，用于配置上行各通道在所述存储单元中对应的存储空间，接收到N个DCC汇聚单元发送的N路串行DCC数据时，将接收到的N路串行DCC数据分时复用为1路DCC数据，解析获得各上行通道的通道号和对应的ECC数据；并根据各上行通道的通道号和对应的写指针生成上行写地址，将生成的各通道的上行写地址和获得的ECC数据，发送给所述存储器接口单元；并在所述存储器接口单元完成每上行通道数据的写入时把该上行通道的写指针发送给所述以太网成帧单元；

所述存储器接口单元，用于将所述ECC解析单元发送的各上行通道的ECC数据，根据发送的上行写地址写入所述存储单元；接收到所述以太网成帧单元发送的上行读地址时，从所述存储单元中读取ECC数据并发送给所述以太网成帧单元；

所述存储单元，用于存储所述存储器接口单元写入的数据；

所述以太网成帧单元，用于接收到所述ECC解析单元发送的任一上行通道的写指针时，将该通道的通道号和写指针绑定存储，轮流查询各上行通道数据的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该上行通道的通道号和发送读指针生成上行读地址，发送给所述存储器接口单元；接收到所述存储器接口单元发送的ECC数据时，生成以太网帧发送给网管处理器。

2.根据权利要求1所述的装置，其特征在于，

所述以太网成帧单元，具体用于在生成以太网帧时，以太网帧的目的地址为所述网管处理器的媒体访问控制MAC地址，源地址为本单元所在设备的MAC地址，数据内容包含通道编号和ECC数据。

3.根据权利要求1或2所述的装置，其特征在于，所述装置进一步包括：以太网解析单元、ECC生成单元；

所述以太网解析单元，用于配置下行各通道在所述存储单元中对应的存储空间；接收到所述网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；将获取的ECC数据和所述生成的下行写地址发送给所述存储器接口单元；在所述存储器接口单元完成该下行通道数据的写入时，将该下行通道的写指针发送给所述ECC生成单元；

所述存储器接口单元，进一步用于将所述以太网解析单元发送的ECC数据，根据发送的下行写地址写入所述存储单元；接收到所述ECC生成单元发送的下行读地址时，根据该下行读地址从所述存储单元中读取数据并发送给所述ECC生成单元；

所述存储单元，进一步用于存储所述存储器接口单元写入的数据；

所述ECC生成单元，用于接收到所述以太网解析单元发送的任一下行通道的写指针时，将该通道的通道号和所述写指针绑定保存；并轮流查询各通道的发送读指针和写指针，当任一通道的发送读指针和写指针不一致时，根据该下行通道的通道号和发送读指针生成下行读地址，并将生成的下行读地址发送给所述存储器接口单元；接收到所述存储器接口单元发送的ECC数据时，生成DCC数据，并根据系统提供的SDH时序将生成DCC数据发送给对应的DCC汇聚单元；

所述DCC汇聚单元，用于接收到所述ECC生成单元发送的DCC数据时，根据所述DCC数据中的通道号，将接收到的DCC数据通过该通道号对应的通道发送。

4.根据权利要求3所述的装置，其特征在于，

所述ECC解析单元，进一步用于在解析获得上行各通道的通道号以及对应的ECC数据时进行缓存；当缓存的各通道的数据长度达到预设数据长度时，向所述存储器接口单元请求写时隙；在获得所述存储器接口单元响应的写时隙时，将生成的各通道的上行写地址和缓存的预设长度的ECC数据，发送给所述存储器接口单元；

所述以太网成帧单元，进一步用于当上行任一通道的发送读指针和写指针不一致时，向所述存储器接口单元请求读时隙；在获得所述存储器接口单元响应的读时隙时，执行所述根据该通道的通道号和发送读指针生成上行读地址，发送给所述存储器接口单元的操作；

所述以太网解析单元，进一步用于在获取ECC数据和下行通道号时进行缓存，当缓存的该下行通道的数据的长度达到预设数据长度时，向所述存储器接口单元请求写时隙；在获得所述存储器接口单元响应的写时隙时，根据该下行通道的通道号和对应的写指针生成下行写地址，并将缓存的该通道的预设长度的ECC数据和所述生成的下行写地址发送给所述存储器接口单元；

所述ECC数据生成单元，进一步用于任一下行通道的发送读指针和写指针不一致时，向所述存储器接口单元请求读时隙；在获得所述存储器接口单元响应的读时隙时，执行所述根据该通道的通道号和对应的发送读指针生成下行读地址，并将生成的下行读地址发送给所述存储器接口单元的操作；

所述存储器接口单元，用于接收到所述ECC解析单元发送的请求写时隙时，根据所述以太网成帧单元和所述ECC生成单元当前的读数据情况，以及所述以太网解析单元的写数据情况为所述ECC解析单元响应写时隙；接收到所述以太网成帧单元发送的请求写时隙时，根据所述ECC生成单元当前的读数据情况，以及所述以太网解析单元和所述ECC解析单元的写数据情况为所述以太网解析单元响应读时隙；接收到所述以太网解析单元发送的请求写时隙时，根据所述以太网成帧单元和所述ECC生成单元当前的读数据情况，以及所述ECC解析单元的写数据情况为所述以太网解析单元响应写时隙；接收到所述ECC生成单元发送的请求读时隙时，根据所述以太网成帧单元当前的读数据情况，以及所述以太网解析单元和所述ECC解析单元的写数据情况为所述ECC生成单元响应读时隙。

5.根据权利要求1或2所述的装置，其特征在于，

所述N个DCC汇聚单元分布在N个支路盘上。

6.一种数据传输方法，其特征在于，所述方法包括：

接收到N组M通道数据通信通道DCC数据时，先将每组的M通道数据分时复用到1路串行DCC数据获得N路串行DCC数据之后，再将N路串行DCC数据分时复用到1路DCC数据；并解析获得各通道的通道号以及对应的嵌入控制通道ECC数据；其中，N、M为大于2的整数；

根据各上行通道的通道号和对应的写指针生成上行写地址，并将获得的各通道的ECC数据，根据生成的上行写地址写入为上行各通道号对应的通道分配的存储空间；并在完成每上行通道数据的写入时把该上行通道的通道号和写指针绑定保存；

轮流查询各上行通道的发送读指针和写指针，如果任一上行通道的发送读指针和写指针不一致时，根据该上行通道的通道号和发送读指针生成上行读地址，根据该上行读地址从该上行通道对应的存储空间中读出ECC数据，并生成以太网帧发送给网管处理器。

7.根据权利要求6所述的方法，其特征在于，

所述生成的以太网帧的目的地址为所述网管处理器的媒体访问控制MAC地址，源地址为本设备的MAC地址，数据内容包含通道编号和ECC数据。

8.根据权利要求6或7所述的方法，其特征在于，所述方法进一步包括：

接收到网管处理器发送的以太网帧时，进行以太网帧解析，获取ECC数据和下行通道号，并根据该下行通道的通道号和对应的写指针生成下行写地址；并根据生成的下行写地址将获得的ECC数据，写入为下行该通道号对应的通道分配的存储空间；在完成该下行通道数据的写入时，将该下行通道的通道号以及该下行通道的写指针绑定存储；

轮流查询各下行通道的发送读指针和写指针，若任一下行通道的发送读指针和写指针不一致时，根据该下行通道的通道号和对应的读指针生成下行读地址，根据生成的下行读地址从该下行该通道对应的存储空间中读出ECC数据并生成DCC数据，根据系统提供的SDH时序将生成DCC数据通过该通道号对应的通道发送。

9.根据权利要求8所述的方法，其特征在于，

所述解析获得各通道的通道号以及对应的ECC数据之后，所述根据各上行通道的通道号和对应的写指针生成上行写地址之前，所述方法进一步包括：将解析获得的各通道的ECC数据进行缓存；当缓存的各通道的ECC数据长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行所述根据各上行通道的通道号和对应的写指针生成上行写地址步骤及后续步骤；

所述当任一上行通道的发送读指针和写指针不一致时，所述根据该上行通道的通道号和发送读指针生成上行读地址之前，所述方法进一步包括：请求读时隙；在获得响应的读时隙时，执行所述根据该上行通道的通道号和发送读指针生成上行读地址步骤及后续步骤；

所述获取ECC数据和下行通道号之后，所述根据该下行通道号和对应的写指针生成下行写地址之前，所述方法进一步包括：获取ECC数据和通道号时进行缓存，当缓存的下行该通道的ECC数据的长度达到预设数据长度时，请求写时隙；在获得响应的写时隙时，执行所述根据该下行通道号和对应的写指针生成下行写地址步骤及后续步骤；

所述当任一下行通道的发送读指针和写指针不一致时，所述根据该下行通道的通道号和对应的读指针生成下行读地址之前，所述方法进一步包括：请求读时隙；在获得响应的读时隙时，执行所述根据该下行通道的通道号和对应的读指针生成下行读地址步骤及后续步骤。

10.根据权利要求6或7所述的方法，其特征在于，

所述N组M通道DCC数据通过N个支路盘接收，每个支路盘接收M通道DCC数据。

Images