CN1859053B - 一种虚级联链路处理方法和系统 - Google Patents

Abstract

一种涉及电通信技术的虚级联链路处理方法和系统，应用于SDH/SONET，包括如下步骤：A、提取数据流中的相关信息字节，获得复帧指示MFI信息，根据复帧指示获取控制域和序列号指示域，B、对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生通道表，将其中的有效时隙写入解映射表，根据该表将SDH/SONET数据解映射到逻辑通道，该系统包括提取模块，其特征在于：还包括排序模块、链接模块和解映射模块，其中，排序模块根据提取模块的处理信息产生通道表，链接模块保存有解映射表，该链接模块将通道表的有效时隙写入解映射表中，并对其中内容作相应转换、更新处理，解映射模块根据解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，本发明成本低，效率高。

Description

一种虚级联链路处理方法和系统

技术领域

本发明涉及电通信技术，尤其涉及一种虚级联链路处理方法和系统。

背景技术

随着数据业务的急剧增长，对传送网提出了新的需求，SDH(Synchronous Digital Hierarchy，同步数字体系)/SONET(Synchronous Optical Network，同步光纤网)使用虚级联、链路容量调整方法，可以解决数据业务高带宽、带宽灵活调整的需求，虚级联带宽的调整需要源端和收端根据链路容量调整方法(LCAS：LinkCapacity Adjustment Scheme)协议的状态机进行信息交互来完成。在现有技术中，虚级联LCAS收端主要通过提取H4/K4字节，获得复帧指示(MFI：Multiframe Indication)信息，然后根据MFI获取控制域(CTRL：Control Field)和序列号指示域(SQ：Sequence Indicator)中的信息，对同一逻辑通道的各成员进行排序，根据排序结果形成解映射关系，在这种技术方案中为每个逻辑通道提供一块缓存，用于存储排序的内容，当某个时隙到TS1来时(假定该时隙属于逻辑通道LC1)，根据LC1的通道映射表来实现数据的解映射；如此类推，假定LC2的时隙TS2到来，则根据LC2的通道映射表实现数据的解映射，这样，根据得到的解映射关系将同步数字体系SDH/SONET数据解映射到逻辑通道，现有技术需要为每个逻辑通道提供一块RAM来存储排序的内容，当逻辑通道数目较多时，所需要的芯片资源相应地就很大，会导致系统成本较高。

发明内容

本发明的目的在于提供一种低成本的虚级联链路处理方法和系统，以解决现有技术中所需芯片资源大、成本高的问题。

本发明所采用的虚级联链路处理方法，应用于同步数字体系或同步光纤网，其特征在于：它包括如下步骤：

A、提取数据流中的相关信息字节，获得复帧指示MFI信息，根据复帧指示MFI信息获取控制域CTRL和序列号指示域SQ；

B1、按照控制域CTRL和序列号指示域SQ信息，对虚级联LCAS帧中同一逻辑通道中的成员进行排序，产生相应逻辑通道的通道表；

B2、将所述通道表内容中的有效时隙作为备链写入该解映射表中；所述解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，所述垃圾链为无效链；

B3、在下一个LCAS帧边界，将解映射表中主链转变为垃圾链，备链转变为主链，且根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道。

在所述的步骤B1中，所述的通道表只能被一个逻辑通道占用；对于每个LCAS帧，一个逻辑通道只能占用所述通道表一次。

所述的步骤B2中，所述的解映射表中包括地址ADDR、对应次位地址NXT_ADDR、时隙号TS和逻辑通道号LC，对于同一个逻辑通道，将有效时隙依次按照指示域SQ的顺序相连。

所述的解映射表中，对于同一个逻辑通道，所述ADDR为SQ(n)对应的有效时隙的存放地址，所述NXT_ADDR内容为该逻辑通道SQ(n)对应的有效时隙的下一个有效时隙的存放地址，其中，n为非负整数。。

逻辑通道最后一个有效时隙的存放地址ADDR的NXT_ADDR栏，其内容为另一逻辑通道第一个有效时隙的存放地址ADDR。

所述的步骤B3包括如下步骤：

B31、根据是否接收到下一个LCAS边界，进行如下操作：

B311、若未接收到下一个LCAS边界，返回上述步骤B31；

B312、若已接收到下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作：

B3121、若有对应逻辑通道的主链，则将该主链转变为垃圾链，继续如下步骤B32；

B3122、若没有对应逻辑通道的主链，继续如下步骤B32；

B32、在解映射表中查找是否有对应逻辑通道的备链，进行如下操作：

B321、若有对应逻辑通道的备链，对应逻辑通道的备链转变为主链，根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤B31；

B322、若没有对应逻辑通道的备链，返回上述步骤B31。

这种虚级联链路处理系统，应用于同步数字体系或同步光纤网，包括提取模块，所述的提取模块提取数据流中的相关信息字节，获得复帧指示MFI信息，其特征在于：还包括排序模块、链接模块和解映射模块，其中，

所述的排序模块根据提取模块的处理信息，按照其中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表；

所述的链接模块括存储器、有效时隙读写装置和链表转换装置；

所述存储器，用于保存有解映射表，所述的解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链；

所述有效时隙读写装置，读取排序模块中的通道表中的有效时隙，将所述有效时隙作为所述逻辑通道的备链写入所述解映射表中；

所述的链表转换装置，接收LCAS边界信号，如接收到LCAS边界信号表示到达下一个LCAS边界，将存储器中的解映射表中的主链转变为垃圾链，备链转变为主链；

所述的解映射模块根据链接模块的解映射表中的主链将同步数字体系/同步光纤网SDH/SONET数据解映射到逻辑通道。

所述的解映射模块根据链接模块的解映射表将SDH/SONET数据解映射到逻辑通道。

所述的解映射表的地址数目是相应时隙类型数目的两倍。

本发明的有益效果为：在本发明中，对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，通过对解映射表的主链、备链和垃圾链的设置，根据解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，使本发明所需芯片资源小，且实现成本低，其具体体现如下：

1、在本发明的RAM资源利用中，相对于现有技术，尤其是逻辑通道数目较多时，可以节省大量的RAM，具体地说，可以节省的RAM资源容量为(M-1)*N，其中N为本发明所需要的RAM资源容量，M为逻辑通道数目。

2、在本发明中，在解映射表的更新过程中，不断地对其中的主链进行解映射，因此，对通道表中的排序和解映射实际上形成了交替、紧凑的控制过程，且在解映射表中只写入有效时隙，使本发明取得了较高的工作效率。

3、在本发明中，对通道表中的排序及解映射表的更新等是通过排序模块和链接模块完成，体现为对RAM资源的直接占用、调配，可以准确、及时地捕捉到LCAS边界，正确地实现LCAS协议，而且可以满足LCAS协议的相关性能，可以避免单纯软件处理中时间长，效率低的问题，且在单纯软件处理中不能准确地捕捉到LCAS帧边界，容易导致错误。

附图说明

图1为本发明系统结构示意图；

图2为本发明基本控制流程示意图；

图3为本发明具体控制流程示意图；

图4为LCAS帧状态示意图。

具体实施方式

下面根据附图和实施例对本发明作进一步详细说明：

根据图1，本发明包括提取模块1、排序模块2、链接模块3和解映射模块4，如图1所示，提取模块1提取数据流中的相关信息字节，即H4/K4字节，获得复帧指示MFI信息并将其发送至排序模块2，排序模块2根据提取模块1的处理信息，按照其中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表，链接模块3保存有解映射表，该链接模块3将通道表的有效时隙写入解映射表中，并对解映射表中内容作相应转换、更新处理，具体地，该解映射表包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链，通道表内容中的有效时隙作为该逻辑通道的备链写入该解映射表中，其中，因为解映射表中存在主链和备链，解映射表的地址数目是相应时隙类型数目的两倍，例如，以VC-4为例，对于2.5G的带宽，其VC-4数目为16，则解映射表的地址数目为32，如此类推，对于VC-3的解映射表，地址数目是VC-3数目的两倍，对于VC-12/VT1.5的解映射表，地址数目是VC-12/VT1.5数目的两倍，等等。解映射模块4根据链接模块3的解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道。

具体地说，链接模块3内部包括存储器、有效时隙读写装置和链表转换装置，其中，存储器用于保存解映射表；有效时隙读写装置读取排序模块2中的通道表中的有效时隙，作为对应逻辑通道的备链写入存储器中的解映射表中；链表转换装置，接收LCAS边界信号，如接收到LCAS边界信号表示到达下一个LCAS边界，将存储器中的解映射表中的备链转变为主链，主链转变为垃圾链，并对解映射表更新。

如图1和图2所示，本发明的基本控制流程如下：

1)提取模块1提取数据流中的H4/K4字节，获得复帧指示MFI信息，根据复帧指示MFI获取控制域CTRL和序列号指示域SQ并将其发送至排序模块2。

2)排序模块2按照其中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表，例如，对于表1所示的VC-4的复帧指示MFI信息，TS表示时隙号，即VC-4的编号；LC表示该时隙所属的逻辑通道号；CTRL、SQ分别指该时隙的控制域和序列号指示域；MFI指该时隙的LCAS复帧号(MFI都取N表示同一个逻辑通道其成员的CTRL、SQ信息是在相同的MFI时的取值)。

TS    0  1  2  3  4  5  6  7  8  9  10  11  12  13  14  15LC    0  0  6  9  0  1  0  6  6  0  0   1   2   2   2   1CTRL  5  3        2     2        2  2
	SQ   5  4    3  2    1  0MFI  N  N    N  N    N  N

表1

通过排序模块2的排序处理后，产生如表2所示的通道表(以2.5G带宽为例)，当CTRL和SQ信息按照时隙号从0至15的顺序进入，根据逻辑通道号LC将这些时隙进行分组，属于同一个逻辑通道的时隙：根据SQ的顺序写入相应地址ADDR，将TS写入通道表中。

ADDR	TS	CTRL	LC
				0	10	2	0
1	9	2	0
				2	6	2	0
3	4	2	0
				4	1	3	0
5	0	5	0
				6	INVALID	INVALID	INVALID
…
				0xF	INVALID	INVALID	INVALID

表2

3)链接模块3将上述通道表中的内容加入解映射表中，解映射表可包括主链、备链和垃圾链，主链用于相应逻辑通道的解映射，备链用于相应逻辑通道的排序，其中的垃圾链为无效链，作丢弃处理。

链接模块3将通道表内容中的有效时隙作为该逻辑通道的备链写入该解映射表中。例如：对于表2的通道表，其中逻辑通道0的成员5是TSO，但是其CTRL＝0x5(不携带业务)，所以在解映射表中不将其加入，将表2中的有效时隙加入解映射表后，解映射表中的地址ADDR、次位地址NXT_ADDR、时隙号TS、逻辑通道号LC的对应内容例如表3所示。

ADDR	NXT_ADDR	TS	LC
				0	1	10	0
1	2	9	0
				2	3	6	0
3	4	4	0
				4	5	1	0
5	6	2	1
				6	7	3	1
7	8	15	1
				8	9	4	2
9	10	7	2
				10	11	8	2
11	12	14	2
				12	13	13	3
13	14	12	3
				14	15	11	4
15	16	INVALID	INVALID
				16	17	INVALID	INVALID
…		INVALID	INVALID
				31	0	INVALID	INVALID

表3

如表3所示，在该解映射表中，对于同一个逻辑通道，ADDR为SQ(n)对应的有效时隙的存放地址，其对应次位地址NXT_ADDR内容为该逻辑通道SQ(m)(即SQ(n)对应的有效时隙下一个有效时隙)对应的时隙的存放地址，其中，m、n为非负整数，m大于n，目的是保证同一个逻辑通道所有成员按照SQ大小顺序依次形成链，绝大部分情况下m＝n+1，SQ是连续的(比如0，1，2，3，…)，但有些情况下SQ可能会出现不连续的情况(比如1，4，5，9，…)。例如，SQ(n)对应的时隙的存放地址为ADDR，其对应次位地址NXT_ADDR内容可为该逻辑通道SQ(n+1)对应的时隙的存放地址ADDR，又例如，按照SQ大小顺序，所形成存放地址顺次对应时隙的SQ依次为0、5、8、9。

逻辑通道最后一个有效时隙(SQ最大的有效时隙)的存放地址ADDR的对应次位地址NXT_ADDR栏，其内容可为另一逻辑通道第一个有效时隙(例如，SQ＝0的有效时隙)的存放地址ADDR。

4)在下一个LCAS帧边界，链接模块3将解映射表中对应逻辑通道的主链转变为垃圾链；并且，链接模块3将解映射表中对应逻辑通道的备链转变为主链，解映射模块4根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道。

如图1和图3所示，就本发明具体控制流程说明如下：

1.提取模块1提取数据流中的H4/K4字节，获得复帧指示MFI信息。

2.排序模块2按照复帧指示MFI中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表，例如产生表4所示的通道表，在该操作中，通道表只能被一个逻辑通道占用，且对于每个LCAS帧，一个逻辑通道只能占用通道表一次，按照时隙的顺序依次占有逻辑通道表，以VC-4为例，比如时隙和逻辑通道关系为：

TS	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
																	LC	0	1	2	2	0	1	5	6	4	4	5	6	7	9	8	0

那么通道表依次被逻辑通道0，1，2，5，6，4，7，9，8占用。对于某个逻辑通道，一旦占用了通道表，通过一个内部信号给出指示，在该逻辑通道下一个LCAS帧边界处将该指示清除。

ADDR	iTS	CTRL	LC
				0	4	2	0
1	5	2	0
				2	invalid	invalid	0
3	invalid	invalid	0
				4	invalid	invalid	0
5	invalid	invalid	0

…	invalid	invalid	0
				15	invalid	invalid	0

表4

3.链接模块3中的有效时隙读写装置将上述通道表中的有效时隙作为该逻辑通道的备链写入该解映射表中。例如表5所示，解映射表在被写入前的内容全部为垃圾链，垃圾链以右侧虚弧线表示。

表5

将通道表中的内容写入后，如表6所示的解映射表内容，备链以右侧单实线表示。

表6

4.链接模块3中的链表转换装置根据是否接收到下一个LCAS边界，进行如下操作，如图4所示，在逻辑通道0的两个边界之间，当lcas_edge为1，且lcas_lcnum为0时表示为逻辑通道0的LCAS边界：

41、若未接收到(到达)下一个LCAS边界，则进行等待，返回上述步骤4。

42、若已接收到(到达)下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作：

421、若有对应逻辑通道的主链，例如表7所示的解映射表，主链以右侧双实线表示，设定到达逻辑通道0的LCAS边界，链接模块3将该主链转变为垃圾链，转变为如表8所示内容，继续如下步骤5。

422、若没有对应逻辑通道的主链，继续如下步骤5。

5.链接模块3中的链表转换装置在解映射表中查找是否有对应逻辑通道的备链，进行如下操作：

51、若有对应逻辑通道的备链，例如表8所示的解映射表，逻辑通道0的备链转变为主链，转变成如表9所示，则解映射模块4根据表9中逻辑通道0的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤4。

52、若没有对应逻辑通道的备链，则进行等待，返回上述步骤4。

表7

表8

表9

在本实施例中，为便于说明，以首先查找主链，再查找备链加以阐述，在实际应用中，可以以相反顺序或同时进行，对于本领域技术人员来说，可以不需要付出创造性劳动即可实施，此处不再赘述。

这样，本发明通过上述控制，提取数据流中的相关信息字节，即H4/K4字节，获得复帧指示MFI信息，通过对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，在下一个LCAS帧边界和下两个LCAS帧边界之间这段时间内，根据解映射表将同步数字体系SDH/SONET数据解映射到逻辑通道。

Claims (8)

1.一种虚级联链路处理方法，应用于同步数字体系SDH或同步光纤网SONET，其特征在于：它包括如下步骤：

A、提取数据流中的相关信息字节，获得复帧指示MFI信息，根据复帧指示MFI信息获取控制域CTRL和序列号指示域SQ；

B1、按照控制域CTRL和序列号指示域SQ信息，对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表；

B2、将所述通道表内容中的有效时隙作为备链写入解映射表，所述解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，所述垃圾链为无效链；

B3、在下一个LCAS帧边界，将存储器中的解映射表中的主链转变为垃圾链，备链转变为主链；且根据该主链将SDH/SONET数据解映射到逻辑通道。

2.根据权利要求1所述的虚级联链路处理方法，其特征在于：在所述的步骤B1中，所述的通道表只能被一个逻辑通道占用；对于每个LCAS帧，一个逻辑通道只能占用所述通道表一次。

3.根据权利要求1所述的虚级联链路处理方法，其特征在于：所述的步骤B2中，所述的解映射表中包括地址ADDR、对应次位地址NXT_ADDR、时隙号TS和逻辑通道号LC，对于同一个逻辑通道，将有效时隙依次按照指示域SQ的顺序相连。

4.根据权利要求3所述的虚级联链路处理方法，其特征在于：所述的解映射表中，对于同一个逻辑通道，所述ADDR为SQ(n)对应的有效时隙的存放地址，所述NXT_ADDR内容为该逻辑通道SQ(n)对应的 有效时隙的下一个有效时隙的存放地址，其中，n为非负整数。

5.根据权利要求3所述的虚级联链路处理方法，其特征在于：逻辑通道最后一个有效时隙的存放地址ADDR的NXT_ADDR栏，其内容为另一逻辑通道第一个有效时隙的存放地址ADDR。

6.根据权利要求3-5中任意一项所述的虚级联链路处理方法，其特征在于：所述的步骤B3包括如下步骤：

B31、根据是否接收到下一个LCAS边界，进行如下操作：

B311、若未接收到下一个LCAS边界，返回上述步骤B31；

B312、若已接收到下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作：

B3121、若有对应逻辑通道的主链，则将该主链转变为垃圾链，继续如下步骤B32；

B3122、若没有对应逻辑通道的主链，继续如下步骤B32；

B32、在解映射表中查找是否有对应逻辑通道的备链，进行如下操作：

B321、若有对应逻辑通道的备链，对应逻辑通道的备链转变为主链，根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤B31；

B322、若没有对应逻辑通道的备链，返回上述步骤B31。

7.一种虚级联链路处理系统，应用于同步数字体系或同步光纤网，包括提取模块，所述的提取模块提取数据流中的相关信息字节，获得复帧指示MFI信息，其特征在于：还包括排序模块、链接模块和解映射模块，其中，

所述的排序模块根据提取模块的处理信息，按照其中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表； 

所述的链接模块包括存储器、有效时隙读写装置和链表转换装置，

所述存储器，用于保存有解映射表，所述的解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链；

所述有效时隙读写装置，读取排序模块中的通道表中的有效时隙，将所述有效时隙作为所述逻辑通道的备链写入所述解映射表中；

所述的链表转换装置，接收LCAS边界信号，如接收到LCAS边界信号表示到达下一个LCAS边界，将存储器中的解映射表中的主链转变为垃圾链，备链转变为主链；

所述的解映射模块根据链接模块的解映射表中的主链将同步数字体系/同步光纤网SDH/SONET数据解映射到逻辑通道。

8.根据权利要求7所述的虚级联链路处理系统，其特征在于：所述的解映射表的地址数目是相应时隙类型数目的两倍。 

Images