CN101043281B - 波分复用网络同步数字系列光通道性能检测装置 - Google Patents

Abstract

本发明公开了一种波分复用网络同步数字系列光通道性能检测装置，为解决现有的WDM系统不能提供多通道同时检测、更多的性能检测的问题而发明。本发明的光通道性能检测装置包括一个以上的通道，每个通道包括：高速串并转换端口，用于从接收到的数据中提取时钟和数据，并把高速的串行数据转换成低速的并行数据；同步检测模块，用于把从高速串并转换端口接收到的并行数据重新同步后输出；开销处理模块，用于对从同步检测模块接收到的数据进行处理；随机访问存储器模块，用于存储开销处理模块处理的结果供后续处理模块读取。本发明实现了多通道同时检测，支持更多的性能检测，方便升级，具低成本，低功耗，小体积，高可靠的特点。

Description

波分复用网络同步数字系列光通道性能检测装置

技术领域

本发明涉及一种同步数字系列(Synchronous Digital Hierarchy，SDH)光通道性能检测装置，尤其涉及通信领域的波分复用(Wave Division Multiplexing，WDM)传输设备。

背景技术

随着通讯技术的不断发展，不仅通讯系统的复杂度越来越高，人们对通信的要求也越来越高，不仅要求能传送业务，还要求保证业务安全高效的传输；不仅要知道业务的通讯质量，还需要对网络进行管理和维护。总之，对服务质量(Quality of Service，QOS)要求越来越高。

SDH是在20世纪90年代发展起来的目前大量应用的一种先进的传输系统，它采用时分复用(Time Division Multiplexing，TDM)技术，规定了系列速率，具有统一的比特率，采用统一的光、电接口标准，提供了大量的开销，网络管理能力大大加强。提出了自愈网的新概念，用SDH设备组成的带有自愈保护能力的环网形式，可以在传输媒体主信号被切断时，自动通过自愈网恢复正常通信。因此SDH业务具有很高的QOS，满足人们对通信质量的要求。SDH的开销采用9*9*N的结构，帧的结构为：

SDH帧结构如下表所示：

A1

A1*

A1

A1*

A1

A1*

A2

A2*

A2

A2*

A2

A2*

J0

Z0*

Z0

Z0*

Z0

Z0*

B1

E1

F1

D1

D2

D3

H1

H1*

H1

H1*

H1

H1*

H2

H2*

H2

H2*

H2

H2*

H3

H3*

H3

H3*

H3

H3*

B2

B2*

B2

B2*

B2

B2*

K1

K2

D4

D5

D6

D7

D8

D9

D10

D11

D12

S1

ZM

ZM1

E2

注1：*号表示N-1个字节。对STM4来说，A1*代表3个A1字节，对B2*表示3个B2字节；对STM16来说。A1*表示15个A1，B2*表示15个B2。对STM1来说，带*的列是不存在的。

注2：ZM表示第二个字节为M1字节，适用与STM4，STM16，STM64等，对应STM1的M1字节为ZM1位置。

注3：第1～3行是再生段开销，第5～9行是复用段开销，第四行属于AU的指针，不属于SDH的开销。

A1/A2：帧定位字节(F6 28H)。

B1：SDH再生段开销字节，用于传输该B1字节所在帧的上一帧的误码。

J0：SDH再生段踪迹字节，被用来重复发送段接入点识别符，以便段接收机能据此确认其与指定的发射机是否处于持续的连接状态。

B2：SDH复用段开销字节，用于传输该B2字节所在帧的上一帧的不包括前3行复用段开销的误码。

K1，K2：保护倒换的相关字节。

D1～D3：再生段DCC通道字节，可传送再生段运行数据。

D4～D12：复用段DCC通道字节，可传送复用段运行数据。

S1：同步状态字节，指示同步状态、时钟级别等。

K1/K2：自动保护倒换字节，执行APS协议。

WDM技术充分利用单模光纤低损耗区带来的巨大带宽资源，根据每一信道光波的频率或波长不同，可以将光纤的低损耗窗口划分成若干个信道，把光波作为信号的载波，在发送端采用波分复用器又叫合波器，将不同规定波长的信号光载波合并起来送入一根光纤进行传输。WDM充分利用了光纤技术的高带宽，满足人们不断增长的对带宽的要求。

对于WDM系统的性能检测，目前国际和国家标准都有论述，目前要求提供B1/J0字节的检测。以下列出了国内WDM方面的标准：

《光波分复用系统(WDM)技术要求-32×2.5Gb/s部分》YD/T 1060-2000；

《光波分复用系统总体技术要求》YDN 120-1999；

《光波分复用(WDM)技术要求-16×10Gb/s、32×10Gb/s部分》*YD/T 1143-2001；

《城市光传送网波分复用(WDM)环网技术要求》*YD/T 1205-2002；

《光波分复用(WDM)系统测试方法》*YD/T 1159-2001；

目前，芯片厂家提供了一些SDH开销处理的芯片，比如VSC8150或NLB0136，可以支持STM1/STM4/STM16多种速率的性能检测，但是不能提供寄存器的访问，只提供了B1/J0的处理接口，需要配套的FPGA来处理B1/J0。

图1所示的是WDM网络现有的SDH光通道的性能检测系统框图，在图1中，SDH光信号在光接收模块01中，变成电信号，一路送给光发送模块02，转换成WDM波长的光信号，发送出去；另一路信号经过时钟提取模块03，送入B1/J0检测芯片作处理。

B1/J0的性能检测芯片完成串并转换04，送到帧同步检测模块05，在同步检测模块05中完成帧的检测，在SDH数据中找到帧的起始位置A1/A2，这个模块支持STM1/STM4/STM16三种速率，速率设置由微控制单元(Micro Control Unit，MCU)模块09来完成，同步检测模块05输出的同步信号，经过B1处理模块06处理，输出B1错误脉冲，尚不能被MCU直接访问，需要现场可编程门阵列(Field Programmable Gate Array，FPGA)模块08来处理，同步检测模块05输出的同步后的数据经过J0提取模块07，输出J0信号，同时送入FPGA模块08，模块08把接收的B1误码进行计数，并把接收的J0信号储存起来，一起供MCU模块09访问。

软件通过MCU模块09控制信号检测的速率，读取FPGA模块08处理完的B1、J0信息。并跟网管交换信息，提供SDH信号的性能检测。

但是随着WDM系统的不断发展，人们不满足于B1/J0的性能检测，希望提供更多的性能检测比如MS_AIS，K1/K2字节等，原来的系统不能满足系统的要求。

如果需要实现多路检测，就需要采用多片的B1/J0芯片和多片CDR(时钟和数据恢复)芯片，占用面积多，功耗大，同时还需要修改FPGA逻辑，更换更大的FPGA模块08。

发明内容

为克服上述缺陷，本发明的目的在于提供一种多通道同时检测，支持更多性能检测的同步数字系列光通道性能检测装置。

为达到上述目的，波分复用网络同步数字系列光通道性能检测装置，所述的装置包括一个以上的通道，每个通道包括：高速串并转换端口，用于把接收到的数据中提取时钟和数据，并把高速的数据转换成低速的并行数据；同步检测模块，用于把从高速串并转换端口接收到的并行数据重新同步后输出；开销处理模块，用于对从同步检测模块接收到的数据进行处理；随机访问存储器模块，用于存储开销处理模块处理的结果并供后续处理模块读取；

所述开销处理模块包括B1处理模块、J0提取模块和AIS处理模块，所述的B1处理模块、J0提取模块和AIS处理模块并行连接在同步检测模块和随机访问存储器模块之间。

其中，所述的高速串并转换端口为一个以上，所述一个以上的高速串并转换端口并行连接在输入端口和同步检测模块之间。

其中，所述的开销处理模块还包括K1、K2或S1字节的开销模块。

其中，所述的高速串并转换端口包括时钟提取模块和串并转换模块，时钟提取模块用于从输入端口接收到的数据中提取出时钟和数据，串并转换模块用于把从时钟提取模块中接收到的高速串行数据转换成低速的并行数据。

采用本装置，FPGA包括多个高速的时钟提取模块和串并转换模块，可以实现多通道的SDH业务的性能检测，并且支持多路同时检测，多种不同速率可以通过MCU模块随时修改，如果需要增加功能，需要检测更多的性能，可通过FPGA的下载口更新下载FPGA程序，FPGA具有充足的资源，具有可重构的特点，实现在线进行升级，一个芯片可以完成多通道的SDH业务的性能检测，替代原来几片的CDR和几片B1/J0检测芯片，可以节省PCB(印制电路板)的面积，降低功耗以及降低成本，增加了系统的可靠性。

附图说明：

图1为WDM网络现有的SDH光通道的性能检测系统框图；

图2为本发明WDM网络SDH光通道的性能检测装置组成框图；

图3为本发明WDM网络SDH光通道的性能检测装置中高速串并转换模块实现40位宽的串并转换的组成框图；

图4为本发明WDM网络SDH光通道的性能检测装置中高速串并转换模块实现16位宽的串并转换的组成框图；

图5为本发明WDM网络SDH光通道的性能检测装置中的高速串并转换端口实现10G光信号性能检测的组成框图。

具体实施方式：

本发明波分复用网络同步数字系列光通道性能检测装置，所述的装置包括一个以上的通道，每个通道包括：高速串并转换端口，用于把接收到的数据中提取时钟和数据，并把高速的数据转换成低速的并行数据；同步检测模块，用于把从高速串并转换端口接收到的并行数据重新同步后输出；开销处理模块，用于对从同步检测模块接收到的数据进行处理；随机访问存储器模块，用于存储开销处理模块处理的结果并供后续处理模块读取。

下面结合附图对发明的装置作详细介绍：

如图2所示的是波分复用网络同步数字系列光通道性能检测装置，FPGA包括多个高速的CDR和串并转换，实现了多通道，每个通道可以设置不同的速率，可以通过MCU模块1A随时修改，非常方便。由于几个通道的结构完全是一样的，以一个通道为例，进行说明本发明的技术方案是如何实现SDH光性能检测的。

在第一通道中，SDH信号光进入光接收模块11，光接收模块11把接收到的SDH信号转换为电信号，电信号一路送入光发送模块12，光发送模块采用特定波长的激光器，把信号转换成光信号，用光纤传送到远方。

另一路电信号送入FPGA，接入FPGA的高速串并转换端口，在FPGA中高速的串并转换端口数量是由器件确定的，在设计时要根据需求选取合适的器件。高速串并转换端口是FPGA的硬核，它包括时钟提取部分13和串并转换部分14，时钟提取模块13从数据中提取时钟和数据，串并转换模块14把高速的数据转变成低速并行的数据，一般硬核的串并转换位数不等，有8位/10位的，有16位/20位的，也有32位/40位。各家的FPGA的位数不同。SDH是按照字节操作的，如果串并转换的宽度为10位、20位，需要再进行一次串并转换，把10位、20位宽的数据转换成40位宽的数据。要求送入同步检测单元的数据宽度为8的倍数，适应字节操作。

同步检测模块15从串并转换模块输入的并行的数据中查找帧码A1/A2，找到帧码后，把数据重新同步，同时复位时序电路，进行帧的校核和保护，连续3帧找到帧码才确认帧同步，帧同步检测模块15输出的数据送到后面的B1/J0/AIS检测单元。

SDH第一行是段开销不扰码，其它整个帧都扰码，J0提取模块17接收同步检测模块15的数据。J0规定了16字节E164格式，还规定了64字节格式，不同速率的J0在并行数据的位置是不同的，根据业务速率的设置，根据J0设置的类型，把接收到J0存放到FPGA的RAM模块19中，以节省FPGA资源，便于MCU模块1A的查询。

B1处理模块16从同步检测模块15接收数据，B1的处理比较复杂，它首先对整帧信号进行BIP计算，得到上一帧的BIP校验byte_BIP，然后对所有开销进行解扰码处理，再从解扰码的数据中提取出发送端原来计算的BIP校验b1_CAL，对byte_BIP和b1_CAL进行异或运算，得到上一帧的BIP误码，我们把每帧的B1误码作累积计数，放到RAM模块19中，供MCU模块1A读取，作性能上报处理。

AIS处理模块18仍然是从同步检测模块15中接收数据，经过解扰码处理，从开销的K2中抽取MS_AIS信息，进入AIS状态需要连续3帧收到AIS告警，退出AIS状态也需要连续3帧无AIS告警。AIS的告警状态放在RAM模块19中，供MCU模块1A处理上报告警。

其它的开销还可以包括K1、K2或S1字节开销以及它们的组合，根据需要可以从同步检测模块15中提取数据，经过解扰码处理，提取出相应的信息，作后续的处理。

MCU模块1A，访问各个通道的RAM模块19，29…n9。读取每个通道的B1/J0/AIS等信息，上报网管，保证SDH的传输质量能得到可靠的监视。

每个通道同时进行性能检测，互不干扰。

如图3所示的是波分复用网络同步数字系列光通道性能检测装置，高速串并转换实现40位宽的串并转换，整个装置包括多个通道，每个通道功能是一样的，以第一个通道为例来说明，串并转换的宽度为40位，是5个字节宽度。

在第一个通道中，信号光进入光接收模块S11，光接收模块S11把接收的SDH信号转换为电信号，电信号一路送入光发送模块S12，光发送模块采用特定波长的激光器，把信号转换成光信号，用光纤传送到远方。

另一路电信号送入FPGA，接入FPGA的高速串并转换端口，先经过时钟提取模块S13，从数据中提取时钟和数据，进入串并转换模块S14把高速的数据转换成40位的低速并行数据，40位并行数据送入同步检测模块S15。

同步检测模块S15从输入的并行的数据中查找帧码A1/A2，找到帧码后，进行帧的校核和保护，连续3帧找到帧码才确认帧同步，帧同步检测模块S15输出的数据送到后面的B1/J0/AIS检测单元。

J0提取模块S17接收同步检测模块S15的数据，根据业务速率的设置，根据J0的类型，把接收到J0存放到FPGA的块RAM模块S19中，供MCU模块S1A的查询。

B1处理模块S16从同步检测模块S15接收数据，先对整帧信号进行BIP计算，得到上一帧的BIP校验和byte_BIP，再从解扰码的开销中提取出原来计算的BIP校验b1_CAL，对byte_BIP和b1_CAL进行异或运算，得到上一帧的BIP误码，把每帧的B1误码作累积计数，放到RAM模块S19中，供MCU模块S1A处理，作性能处理上报。

AIS的处理模块S18从同步检测模块S15中接收数据，经过解扰码处理，从开销的K2中抽取MS_AIS信息，经过连续3帧确认生成AIS告警，退出AIS状态也需要连续3帧确认，AIS的告警状态放在RAM模块S19中，供MCU模块1A处理上报。

MCU模块S1A，访问各个通道的RAM模块S19，S29…Sn9。读取每个通道的B1/J0/AIS等信息，上报网管，保证SDH的传输质量能得到可靠的监视。

如图4所示，波分复用网络同步数字系列光通道性能检测装置，高速串并转换实现16位宽的串并转换，整个装置包括多个通道，每个通道功能是一样的，以第一个通道为例来说明，本方案串并转换的宽度为16位，是2个字节宽度。

在第一个通道中，信号光进入光接收模块T11，光接收模块T11把接收的SDH信号转换为电信号，电信号一路送入光发送模块T12，光发送模块采用特定波长的激光器，把信号转换成光信号，用光纤传送到远方。

另一路电信号送入FPGA，接入FPGA的高速串并转换端口，先经过时钟提取部分T13从数据中提取时钟和数据，进入模块T14把高速的数据转变成16位的低速并行数据，16位并行数据送入同步检测模块T15。

同步检测模块T15从输入的并行的数据中查找帧码A1/A2，找到帧码后，进行帧的校核和保护，连续3帧找到帧码才确认帧同步，帧同步检测模块T15输出的数据送到后面的B1/J0/AIS检测单元。

J0提取模块T17接收同步检测模块T15的数据，根据业务速率的设置，根据J0的类型，把接收到J0存放到FPGA的RAM模块T19中，便于MCU模块T1A的查询。

B1的处理模块T16从同步检测模块T15接收数据，先对整帧信号进行BIP计算，得到上一帧的BIP校验和byte_BIP，再从解扰码的开销中提取出原来计算的BIP校验b1_CAL，对byte_BIP和b1_CAL进行异或运算，得到上一帧的BIP误码，把每帧的B1误码作累积计数，放到RAM模块T19中，供MCU模块T1A处理，作性能处理上报。

AIS的处理模块T18从同步检测模块T15中接收数据，经过解扰码处理，从开销的K2中抽取MS_AIS信息，经过连续3帧确认生成AIS告警，退出AIS状态也需要连续3帧确认。AIS的告警状态放在RAM模块T19中，供MCU模块1A处理上报。

MCU模块T1A，访问各个通道的RAM模块T19，T29…Tn9。读取每个通道的B1/J0/AIS等信息，上报网管，保证SDH的传输质量能得到可靠的监视。

如图5所示，波分复用网络同步数字系列光通道性能检测装置，10G性能检测的框图，整个装置包括多个通道，每个通道功能是一样的，以第一通道为例来说明，本方案采用4个高速的时钟提取和4套串并转换来实现10G的性能检测。

在第一通道中，信号光进入光接收模块X11，光接收模块X11把接收的SDH信号转换为电信号，电信号一路送入光发送模块X12，光发送模块采用特定波长的激光器，把信号转换成光信号，用光纤传送到远方。

另外电信号送入FPGA，目前FPGA尚不支持10G速率的CDR，把10G信号拆分为4个2.5G信号处理，要求光模块提供4路并行的信号，接入FPGA的高速串并转换端口，先经过时钟提取部分X13_1，X13_2，X13_3，X13_4从数据中提取时钟和数据，分别送入模块X14_1，X14_2，X14_3，X14_4把高速的数据转变成低速并行数据，并行数据送入同步检测模块X15。

同步检测模块X15从输入的并行的数据中查找帧码A1/A2，找到帧码后，进行帧的校核和保护，连续3帧找到帧码才确认帧同步，帧同步检测模块X15输出的数据送到后面的B1/J0/AIS检测单元。

J0提取模块X17接收同步检测模块X15的数据，根据业务速率的设置，根据J0的类型，把接收到J0存放到FPGA的块RAM模块X19中，便于MCU模块X1A的查询。

B1的处理模块X16从同步检测模块X15接收数据，先对整帧信号进行BIP计算，得到上一帧的BIP校验和byte_BIP，再从解扰码的开销中提取出原来计算的BIP校验b1_CAL，对byte_BIP和b1_CAL进行异或运算，得到上一帧的BIP误码，我们把每帧的B1误码作累积计数，放到RAM模块X19中，供MCU模块X1A处理，作性能处理上报。

AIS的处理模块X18从同步检测模块X15中接收数据，经过解扰码处理，从开销的K2中抽取MS_AIS信息，经过连续3帧确认生成AIS告警，退出AIS状态也需要连续3帧确认，AIS的告警状态放在RAM模块X19中，供MCU模块X1A处理上报。

MCU模块X1A，访问各个通道的RAM模块X19，X29…Xn9，读取每个通道的B1/J0/AIS等信息，上报网管，保证SDH的传输质量能得到可靠的监视。

采用本装置，FPGA包括多个高速的时钟提取模块和串并转换模块，可以实现多通道的SDH业务的性能检测，并且支持多路同时检测，多种不同速率可以通过MCU模块随时修改，如果需要增加功能，需要检测更多的性能，可通过FPGA的下载口更新下载FPGA程序，FPGA具有充足的资源，具有可重构的特点，实现在线进行升级，一个芯片可以完成多通道的SDH业务的性能检测，替代原来几片的CDR和几片B1/J0检测芯片，可以节省PCB的面积，降低功耗以及降低成本，增加了系统的可靠性。

Claims (4)

1.波分复用网络同步数字系列光通道性能检测装置，其特征在于，所述的装置包括一个以上的通道，每个通道包括：高速串并转换端口，用于从接收到的数据中提取时钟和数据，并把高速的串行数据转换成低速的并行数据；同步检测模块，用于把从高速串并转换端口接收到的并行数据重新同步后输出；开销处理模块，用于对从同步检测模块接收到的数据进行处理；随机访问存储器模块，用于存储开销处理模块处理的结果并供后续处理模块读取；

所述开销处理模块包括B1处理模块、J0提取模块和AIS处理模块，所述的B1处理模块、J0提取模块和AIS处理模块并行连接在同步检测模块和随机访问存储器模块之间。

2.按照权利要求1所述的波分复用网络同步数字系列光通道性能检测装置，其特征在于，所述的高速串并转换端口为一个以上，所述一个以上的高速串并转换端口并行连接在输入端口和同步检测模块之间。

3.按照权利要求1所述的波分复用网络同步数字系列光通道性能检测装置，其特征在于，所述的开销处理模块还包括K1、K2或S1字节的开销模块。

4.按照权利要求1或2或3所述的波分复用网络同步数字系列光通道性能检测装置，其特征在于，所述的高速串并转换端口包括时钟提取模块和串并转换模块，时钟提取模块用于从输入端口接收到的数据中提取出时钟和数据，串并转换模块用于把从时钟提取模块中接收到的高速串行数据转换成低速的并行数据。

Images