CN107579797B - 一种多速率sdh光接口复用电路、fpga芯片及设备 - Google Patents

Abstract

本发明公开了一种多速率SDH光接口复用电路、FPGA芯片及设备，所述复用电路包括：复用成帧器，所述复用成帧器包括第一搜帧模块、第二搜帧模块以及开销处理模块；所述第一搜帧模块与所述第二搜帧模块并行，且均与开销处理模块电连接，使得所述成帧器可以对不同速率的信号进行处理，从而可以减少光接口的设置，节约生产成本。此外，在SDH设备使用的现场，用户可以根据需要随意配置光接口的工作速率模式，方便带宽升级，实现了带宽平滑扩容。

Description

一种多速率SDH光接口复用电路、FPGA芯片及设备

技术领域

本发明涉及数据通讯技术领域，特别涉及一种多速率SDH光接口复用电路、FPGA芯片及设备。

背景技术

在光纤通信领域，光同步数字体系（SDH）是现代通信手段中一种非常重要的通信协议。常见于电信运营商的骨干层网络以及接入层网络的通信设备中；其还可以使用于电力，银行，大型工矿、石化等企业的专用通信网络中。SDH通信协议的设备具有通信带宽大、设备稳定可靠、可管理、可维护等良好的性能，获得了广泛的应用。

在使用SDH作为通信协议的光通信设备中，SDH协议的实现以往主要使用国外进口的专用ASIC芯片，但是由于以SDH为通信协议的通信设备存在的时间已经很长，这一类ASIC芯片已经全部停产。但是这一类通信设备稳定可靠、可管理、可维护等各方面良好的性能，目前依然是光纤通信中重要的通信设备之一，各行各业中依然存在较大量的采购和扩容升级。为了解决ASIC停产带来的SDH协议处理器的需求缺口，目前通信行业使用FPGA（现场可编程器件）来实现SDH的通信协议，并且在FPGA上针对不同速率的光接口配置不同的成帧器以实现不同速率的通信协议，这使得SDH通信设备的光接口板的规格是固定且不可升级。

因而现有技术还有待改进和提高。

发明内容

鉴于现有技术的不足，本发明所要解决的技术问题是要提供一种多速率SDH光接口复用电路、FPGA芯片及设备。

为了解决上述技术问题，本发明所采用的技术方案如下：

一种多速率SDH光接口复用电路，其包括：复用成帧器，所述复用成帧器包括第一搜帧模块、第二搜帧模块以及开销处理模块；所述第一搜帧模块与所述第二搜帧模块并行，且均与开销处理模块电连接；

所述第一搜帧模块，用于对第一速率的第一数据进行搜帧，并将所述第一数据转换为第二速率的第二数据，以及将所述第二数据发送至开销处理模块；

所述第二搜帧模块，用于对第二速率的第二数据进行搜帧，并将所述第二数据发送至开销处理模块；

所述开销处理模块，用于对接收到的第二数据进行开销处理以及指针处理。

所述多速率SDH光接口复用电路，其中，所述第一搜帧模块包括：搜帧单元和转换单元，

所述搜帧单元，用于对第一速率的第一数据进行搜帧，并将搜帧得到的第一数据发送至转换单元；

所述转换单元，用于将所述第一数据中各字节数据复制成预设数量份，并将相同字节数据相邻放摆放以得到第二数据，以及将所述第二数据发送至开销模块。

所述的SDH光接口复用电路，其还包括：过采样模块和时钟和数据恢复模块；

所述过采样模块，用于对光接口输入的光信号在光电转换后的电信号进行时钟采样，并将得到的采样数据发送至时钟和数据恢复模块；

所述时钟和数据恢复模块，用于根据接收到的所述采样数据恢复时钟，并将得到的时钟数据发送至复用成帧器。

所述的SDH光接口复用电路，其中，所述过采样模块具体用于：

采用FPGA内的锁相环输出的间隔60度的3个第一频率的时钟的正反沿对所述电信号进行时钟采样，以得到6bit并行的采样数据，并将得到的采样数据发送至时钟和数据恢复模块。

所述的SDH光接口复用电路，其中，所述时钟和数据恢复模块具体用于：

对接收到的所述采样数据进行时钟恢复以输出时钟数据，并将输出得到的时钟数据发送至复用成帧器，其中，所述时钟数据包括第二频率的时钟、第一数据和第二数据。

所述的SDH光接口复用电路，其还包括：模式控制模块，所述模式控制模块分别与采样模块、时钟和数据恢复模块以及复用成帧器电连接；

所述模式控制模块，用于控制所述过采样模块、时钟和数据恢复模块以及复用成帧器的工作模式，其中，所述工作模式包括第一速率模式和第二速率模式。

所述的SDH光接口复用电路，其中，所述时钟和数据恢复模块包括第一恢复单元和第二恢复单元；

所述第一恢复单元，用于当所述模式控制模块配置第一速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第一数据，以及将输出得到的第二频率的时钟和第一数据发送至复用成帧器；

所述第二恢复单元，用于当所述模式控制模块配置第二速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第二数据，以及将输出得到的第二频率的时钟和第二数据发送至复用成帧器。

所述的多速率SDH光接口复用电路，其中，所述第一速率为155mbps，所述第二速率为622mbps。

一种FPGA芯片，其特征在于，其布置如上8任一所述的多速率SDH光接口复用电路。

一种基于SDH的通信设备，其配置如上所述的FPGA芯片。

有益效果：与现有技术相比，本发明提供了一种多速率SDH光接口复用电路、FPGA芯片及设备，所述复用电路包括：复用成帧器，所述复用成帧器包括第一搜帧模块、第二搜帧模块以及开销处理模块；所述第一搜帧模块与所述第二搜帧模块并行，且均与开销处理模块电连接，使得所述成帧器可以对不同速率的信号进行处理，从而可以减少光接口的设置，节约生产成本。此外，在SDH设备使用的现场，用户可以根据需要随意配置光接口的工作速率模式，方便带宽升级，实现了带宽平滑扩容。

附图说明

图1为本发明提供的多速率SDH光接口复用电路的结构原理图；

图2为本发明提供的多速率SDH光接口复用电路中过采样模块采样过程的示意图；

图3为本发明提供的多速率SDH光接口复用电路中采样数据通过时钟和数据恢复电路的示意图；

图4为本发明提供的多速率SDH光接口复用电路中622Mbps信号和155Mbps信号的对应关系图；

图5为本发明提供的多速率SDH光接口复用电路中复用成帧器的框图；

图6为本发明提供的多速率SDH光接口复用电路中第一搜帧模块的框图；

图7为本发明提供的多速率SDH光接口复用电路通过时钟和数据恢复模块后的155Mbps信号的时序图；

图8为本发明提供的多速率SDH光接口复用电路通过时钟和数据恢复模块后的155Mbps信号转换为622Mbps信号的时序图。

具体实施方式

本发明提供一种多速率SDH光接口复用电路、FPGA芯片及设备，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。 应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。 应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

下面结合附图，通过对实施例的描述，对发明内容作进一步说明。

请参照图1，图1为本发明提供的多速率SDH光接口复用电路的较佳实施例的结构示意图。所述复用电路包括复用成帧器300，所述复用成帧器300包括第一搜帧模块301、第二搜帧模块302以及开销处理模块303，所述第一搜帧模块301与所述第二搜帧模块302并行，且均与开销处理模块303电连接。所述第一搜帧模块301用于对第一速率的第一数据进行搜帧，并将所述第一数据转换为第二速率的第二数据，以及将所述第二数据发送至开销处理模块303；所述第二搜帧模块302用于对第二速率的第二数据进行搜帧，并将所述第二数据发送至开销处理模块303；所述开销处理模块303用于对接收到的第二数据进行开销处理以及指针处理。

进一步，由于在SDH的通信协议中，155Mbps和622Mbps这两种通信速率等级的光接口使用频率最高，从而所述第一速率为155Mbps，第二速率为622Mbps。也就是说，所述复用成帧器可以分别作为155Mbps和622Mbps的成帧器，实现了155Mbps和622Mbps的光接口的复用，更大程度的减少了节省成本。例如，在现有的SDH通信设备中需要分别设置4/8/16个155Mbps的光接口的接口卡和4/8/16个622Mbps的光接口卡，而在采用本复用电路的SDH通信设备中，可以仅设置有4/8/16个155Mbps/622Mbps的光接口卡，通过所述复用成帧器可以使得光接口卡可以同时支持155Mbps/622Mbps的光信号，降低了多种规格的接口卡的配置带来的开发费用及物料管理成本。

在本实施中，所述复用电路还包括过采样模块100及时钟和数据恢复模块200，所述过采样模块100、时钟和数据恢复模块200及复用成帧器300依次串联，使得光接口接收到的光信号进行光电转换后电信号经过过采样模块100及时钟和数据恢复模块200后传输至复用成帧器300，通过所述复用成帧器300对接收到的信号进行处理。其中，所述过采样模块100用于对光接口输入的光信号进行光电转换后的电信号进行时钟采样，并将得到的采样数据发送至时钟和数据恢复模块200；所述时钟和数据恢复模块200用于根据接收到的所述采样数据恢复时钟，并将得到的时钟数据发送至复用成帧器300。

进一步，所述过采样模块100用于电信号进行时钟采用，也就是说，所述采样模块100用于对光接口接收到的155Mbps或622Mbps光信号进行光电转换后的电信号进行时钟采样。在本实施例中，如图2所示，所述过采样模块采用FPGA片内的锁相环输出的间隔为60度的三个311M速率的时钟的正反沿对光电转换后的电信号进行过采样，也就是说，使用311M时钟移相0度时钟CLK311P0、移相60度时钟CLK311P60和移相120度时钟CLK311P120的三个时钟的正沿和反沿进行采样。即等效于使用311M的0度，60度，120度，180度，240度，300度六个时钟进行采样。这样在每一个311M时钟周期内进行采样了6次，并且将采样结果寄存采样寄存器R0-R5（如图2所示）内，所述各采样寄存器内存储有1bit数据，通过所述寄存器R0-R5可以输出并行的时钟频率为311M的6bit数据。

进一步，所述时钟和数据恢复模块200用于对过采样模块发送的采样数据进行恢复，并输出第二频率的时钟以及两组数据，所述两组数据分别为第一数据和第二数据，其中，所述第一数据为第一速率光信号对应的数据，第二数据为第二速率光信号对应的数据。即所述第一数据为155Mbps速率，第二数据为622Mbps速率。在本实施例中，如图3所示，所述时钟和数据恢复模块200将过采样模块输入的并行6bit数据恢复为第二频率的时钟、第一数据DATA155[1:0]和第二数据DATA622[7:0]。并且，对于155Mbps速率，输出第二频率的时钟和位宽为2bit第一数据，以供第一搜帧模块使用；对于622Mbps速率，输出第二频率的时钟和位宽为8bit第二数据，以供第二搜帧模块使用。此外，所述第二频率的时钟为77M的时钟，也就是说，所述时钟和数据恢复模块输入CLK77M的时钟信号。

进一步，由于不同速率的信号时钟和数据恢复模块输出不同位宽的时钟数据，并且对应光接口输入的光信号的速率需要预先与网络供应商确定，从而所述复用电路还包括模式控制模块400，所述模式控制模块400分别与采样模块100、时钟和数据恢复模块200以及复用成帧器300电连接；所述模式控制模块300用于控制所述过采样模块100、时钟和数据恢复模块200以及复用成帧器300的工作模式，其中，所述工作模式包括第一速率模式和第二速率模式。在本实施例中，所述模式转速模块400可以做成管脚形式，通过管脚来控制过采样模块、时钟和数据恢复模块以及复用成帧器的工作模式。所述工作模式包括155Mbps模式和622Mbps模式。相应的，当所述工作模式为155Mbps模式时，所述时钟和数据恢复模块输出一CLK77M时钟和位宽为2bit第一数据，当所述工作模式为622Mbps模式时，所述时钟和数据恢复模块输出一CLK77M时钟和位宽为8bit第二数据。

示例性的，所述时钟和数据恢复模块包括第一恢复单元和第二恢复单元；所述第一恢复单元用于当所述模式控制模块配置第一速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第一数据，以及将输出得到的第二频率的时钟和第一数据发送至复用成帧器；所述第二恢复单元，用于当所述模式控制模块配置第二速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第二数据，以及将输出得到的第二频率的时钟和第二数据发送至复用成帧器。

进一步，由所述过采样模块及时钟和数据恢复模块的工作过程以及输出数据可以看出，过采样模块对于155Mbps速率，采样的倍数为311*6/155=12倍；对于622Mbps的速率，采样倍数为311*6/622=3倍，即155Mbps信号和622Mbps信号两者在信号速率上相差4倍。同时，从ITU-TG.707对155Mbps和622Mbps信号的帧格式的定义上看，155Mbps和622Mbps信号各个字段在帧结构中的位置正好是4倍的间隔关系，即如图4所示，622Mbps信号相当于4个155Mbps信号按照字节间插形成。从而可以通过如上所述的复用成器将155M信号格式转化为622M信号，可以使用622M的开销模块对155Mbps和622Mbps的信号进行开销处理和指针处理。这样节省了FPGA的有限资源，不需要同时设计两种速率等级的开销处理和指针处理模块，节省了一半的FPGA芯片资源。此外，在多个光接口存在的情况下，每个接口可以根据需要配置成155Mbps模式或者622Mbps模式，使得通信设备在现场使用时可根据需要来灵活使用，也可以根据需要来升级带宽。

进一步，如图5所示，在本实施例中，所述第一搜帧模块301为155Mbps搜帧，第二搜帧模块302为622Mbps搜帧，所述开销处理模块303为622Mbps开销处理。所述155Mbps搜帧和622Mbps搜帧并行设置，并均与622Mbps开销处理串联，通过622Mbps开销处理进行开销处理。此外，当复用成帧器300接收到时钟和数据恢复模块200发送的数据后，155Mbps搜帧和622Mbps搜帧并行进行帧头搜索和字节定界处理，当外部光接口速率为155M时，仅155M搜帧能成功搜帧头和字节定界，622M搜帧不能搜索到有效帧头因此输出信号不可用；当外部光接口速率为622M时，仅622M搜帧能够成功搜索帧头和字节定界，155M搜帧输出信号不可用。因此，所述复用成帧器根据模式控制模块设定的工作模式来选取155Mbps搜帧/622Mbps搜帧输出的信号。

进一步，由于622Mbps信号相当于4个155Mbps信号按照字节间插形成，从而155Mbps的信号在77M时钟域下，每个字节保持4个时钟周期，当1路155Mbps的信号经过格式转换后变成了622M信号，每个字节被复制成了4份且相邻摆放，相当于155Mbps信号被复制成了4个，与622M信号定义保持了一致，这样就可以直接使用622M的开销处理模块和622M的指针处理模块进行开销和指针处理。相应的，所述第一搜帧模块301包括：搜帧单元和转换单元，所述搜帧单元用于对第一速率的第一数据进行搜帧，并将搜帧得到的第一数据发送至转换单元；所述转换单元用于将所述第一数据中各字节数据复制成预设数量份，并将相同字节数据相邻放摆放以得到第二数据，以及将所述第二数据发送至开销模块。

具体地，如图6所示，所述转换单元用于将155Mbps信号转换成622Mbps信号，其具体转换过程可以为：155Mbps的信号经过时钟和数据恢复模块处理后，输出的2bit数据经过155M搜帧模块处理，输出了帧头指示信号FP155M、数据有效信号EN19M及并行的8bit数据信号DATA155M[7:0]；EN19M为高时表示DATA155M有效；经过转化模块，输出的帧头指示信号FP166_622和DATA155_622[7:0]。如图7和8所示，FP155M信号仅需要延迟一排即可得到FP155_622；DATA155M信号在EN19M使能有效的情况下寄存即可得到DATA155_622。伪代码可以为：

{always @(posedge CLK77M or posedge RESET)

begin

if(RESET ==1'b1)

DATA155_622<=8'hff;

else if(EN19M==1'b1)

DATA155_622<=DATA155M;

end}

进一步，经过上述处理，所述155Mbps的信号在77M时钟域下，每个字节保持了4个时钟周期，当1路155Mbps的信号经过格式转换后变成了622M信号，每个字节被复制成了4份且相邻摆放，相当于155Mbps信号被复制成了4个，与622M信号定义保持了一致，这样就可以直接使用622M的开销处理模块进行开销和指针处理。在实际应用中，转换后的622Mbps信号具有四路相同信号，在对信号进行处理时可以随机选取一路进行处理，以提高处理速度。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种多速率SDH光接口复用电路，其特征在于，其包括：复用成帧器，所述复用成帧器包括第一搜帧模块、第二搜帧模块以及开销处理模块；所述第一搜帧模块与所述第二搜帧模块并行，且均与开销处理模块电连接；

所述第一搜帧模块，用于对第一速率的第一数据进行搜帧，并将所述第一数据转换为第二速率的第二数据，以及将所述第二数据发送至开销处理模块；

所述第二搜帧模块，用于对第二速率的第二数据进行搜帧，并将所述第二数据发送至开销处理模块；

所述开销处理模块，用于对接收到的第二数据进行开销处理以及指针处理。

2.根据权利要求1所述多速率SDH光接口复用电路，其特征在于，所述第一搜帧模块包括：搜帧单元和转换单元，

所述搜帧单元，用于对第一速率的第一数据进行搜帧，并将搜帧得到的第一数据发送至转换单元；

所述转换单元，用于将所述第一数据中各字节数据复制成预设数量份，并将相同字节数据相邻放摆放以得到第二数据，以及将所述第二数据发送至开销模块。

3.根据权利要求1所述的SDH光接口复用电路，其特征在于，其还包括：过采样模块以及时钟和数据恢复模块；

所述过采样模块，用于对光接口输入的光信号在光电转换后的电信号进行时钟采样，并将得到的采样数据发送至时钟和数据恢复模块；

所述时钟和数据恢复模块，用于根据接收到的所述采样数据恢复时钟，并将得到的时钟数据发送至复用成帧器。

4.根据权利要求3所述的SDH光接口复用电路，其特征在于，所述过采样模块具体用于：

采用FPGA内的锁相环输出的间隔60度的3个第一频率的时钟的正反沿对所述电信号进行时钟采样，以得到6bit并行的采样数据，并将得到的采样数据发送至时钟和数据恢复模块。

5.根据权利要求4所述的SDH光接口复用电路，其特征在于，所述时钟和数据恢复模块具体用于：

对接收到的所述采样数据进行时钟恢复以输出时钟数据，并将输出得到的时钟数据发送至复用成帧器，其中，所述时钟数据包括第二频率的时钟、第一数据和第二数据。

6.根据权利要求5所述的SDH光接口复用电路，其特征在于，其还包括：模式控制模块，所述模式控制模块分别与采样模块、时钟和数据恢复模块以及复用成帧器电连接；

所述模式控制模块，用于控制所述过采样模块、时钟和数据恢复模块以及复用成帧器的工作模式，其中，所述工作模式包括第一速率模式和第二速率模式。

7.根据权利要求6所述的SDH光接口复用电路，其特征在于，所述时钟和数据恢复模块包括第一恢复单元和第二恢复单元；

所述第一恢复单元，用于当所述模式控制模块配置第一速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第一数据，以及将输出得到的第二频率的时钟和第一数据发送至复用成帧器；

所述第二恢复单元，用于当所述模式控制模块配置第二速率模式时，根据接收到的所述采样数据恢复时钟，输出第二频率的时钟和第二数据，以及将输出得到的第二频率的时钟和第二数据发送至复用成帧器。

8.根据权利要求1-7任一所述的多速率SDH光接口复用电路，其特征在于，所述第一速率为155Mbps，所述第二速率为622Mbps。

9.一种FPGA芯片，其特征在于，其布置如权利要求1-8任一所述的多速率SDH光接口复用电路。

10.一种基于SDH的通信设备，其特征在于，其配置如权利要求9所述的FPGA芯片。