CN209028205U - 一种声呐水下多通道高速低延时数据传输装置 - Google Patents

Abstract

本实用新型提出了一种声呐水下多通道高速低延时数据传输装置，通过选用由BCM53426芯片和BCM54240芯片组成的核心交换电路，支持1588V2时间戳、步进透明时钟和同步以太网，减少传输时延；集成了万兆光模块和千兆以太网传输线，万兆光模块采用SFF接口与BCM53426芯片电性连接，BCM53426采用SGMII接口与BCM54240芯片信号连接以及BCM54240芯片通过RJ45连接千兆以太网传输线组成千兆以太网传输链路，SGMII接口不需要另外的时钟，传输速率是MII/RMII接口的40/20倍，且PCB布线简单；整个装置可以增加声呐水下数据传输模块数据通道、提高传输速率、降低传输时延。

Description

一种声呐水下多通道高速低延时数据传输装置

技术领域

本实用新型涉及声呐水下数据传输领域，尤其涉及一种声呐水下多通道高速低延时数据传输装置。

背景技术

现有的声呐水下数据传输模块主要应用于单个水下数据节点的数据传输，即一个采集板对应一个光电数据转换板。具体方案为采集板将水听器输出的模拟小信号进行放大、滤波调理，将调理之后的信号输入给高采样率的AD转换电路，AD转换电路将模拟信号转换为数字信号方便进行数字化传输和处理，通过百兆以太网传输技术，将数据从采集模块传输到数据传输模块，数据传输模块把采集板输出的数字电信号转换为光信号，通过千兆光纤技术进行长远距离的传输，在下一级光复用模块把多个数据传输模块输出的光信号通过波分复用技术复用到一根光纤上传输到水面的信号处理机，信号处理机将收到的光信号恢复为电信号，处理之后显示输出，至此就形成一个完整的水声信号传输链路。

现有的传输模块只有一个传输通道，只能传输一个采集模块的数据，现代水下声呐阵布置了大量的采集模块，需要数量庞大的传输模块和线缆传输数据，线缆和传输板占据了大量的空间，严重制约了声呐阵的扩展且布阵更加复杂和繁琐，增加了布阵的成本和时间，现有技术传输通道少、传输速率低、传输延时大等缺点。随着数字器件的飞速发展，采集系统的相关性能指标如计算速度和通信带宽都有了很大提高，使得数字采集系统得到广泛普遍应用，采集到的数据更加精确化和多样化，这就需要声呐系统有更快的传输速率与之配合，而现有的传输模块为百兆以太网(100BASE-TX)电口+千兆以太网(1000BASE-X)光口的组合，已经不能满足声呐系统日益增长的速率要求，需要开发新一代速率更快的传输模块进行替代。现需一种声呐水下多通道高速低延时数据传输装置。

实用新型内容

有鉴于此，本实用新型提出了一种声呐水下多通道高速低延时数据传输装置。

本实用新型的技术方案是这样实现的：本实用新型提供了一种声呐水下多通道高速低延时数据传输装置，其包括电源电路、核心交换电路和RJ45，还包括万兆光模块和千兆以太网传输线；

核心交换电路包括相互电性连接的Switch芯片和PHY芯片，核心交换电路支持1588V2协议，采用PTP校时，工作在透明时钟工作模式；

万兆光模块通过若干个SFF接口与Switch芯片进行通信，Switch芯片和PHY芯片通过若干个SGMII接口进行数据交互，PHY芯片通过若干个RJ45接口连接千兆以太网传输线，与下级节点组成千兆以太网数据链路进行通信，电源电路分别与核心交换电路和万兆光模块电性连接。

在以上技术方案的基础上，优选的，万兆光模块为SFF光模块，SFF接口包括电阻R1、电阻R2、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7和电感L1；

Switch芯片的SDA、SCL、TXDis引脚分别与SFF光模块的SDA、SCL、TXDis接口一一对应电性连接，电阻R1的一端和电阻R2的一端分别与Switch芯片的SDA、SCL引脚电性连接，电阻R1的另一端和电阻R2的另一端接电源电路，Rx-和Rx+引脚分别与电容C4的负极和电容C5的负极一一对应电性连接，Switch芯片的Tx-和Tx+引脚分别与电容C6的正极和电容C7的正极一一对应电性连接，电容C4的正极和电容C5的正极分别与SFF光模块的Rx-和Rx+接口一一对应电性连接，电容C6的负极和电容C7的负极分别与SFF光模块的Tx-和Tx+接口一一对应电性连接，SFF光模块的接电源的接口分别与电容C1的正极、电容C2正极和电感L1的一端电性连接，电感L1的另一端分别与电源电路和电容C3的正极电性连接，电容C1的负极、电容C2的负极和电容C3的负极均接地。

在以上技术方案的基础上，优选的，Switch芯片和PHY芯片通过四个SGMII接口进行数据交互；

PHY芯片的一组数据输入和数据输出引脚分别与Switch芯片的一组输出和输入引脚一一对应电性连接形成一个SGMII接口，PHY芯片的四组数据输入和数据输出分别与Switch芯片的四组数据输出和数据输入电性连接。

在以上技术方案的基础上，优选的，还包括网络变压器；

PHY芯片通过网络变压器连接4个RJ45接口连接千兆以太网传输线，与下级节点组成千兆以太网数据链路进行通信；

PHY芯片的四组TDP/N_0、TDP/N_1、TDP/N_2和TDP/N_3接口与四个网络变压器一一对应电性连接，网络变压器分别与四个RJ45接口一一对应电性连接。

更进一步优选的，还包括POE供电模块；

POE供电模块包括提供电源的供电设备PSE；

PSE的out+和out-引脚分别与网络变压器的TPCT0和TPCT1一一对应电性连接。

在以上技术方案的基础上，优选的，还包括存放启动文件和配置以太网交换机芯片寄存器信息的SPI Flash闪存芯片；

SPI Flash闪存芯片的片选端、串行时钟端、数据输入端、数据输出端、输入使能端和写输入保护端分别与Switch芯片的片选端、串行时钟端、数据输入端、数据输出端、输入使能端和写保护输入端一一对应电性连接。

在以上技术方案的基础上，优选的，电源电路包括48V电压转5V的电源转换器、5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器；

48V电压转5V的电源转换器的输入端外接48V电源，输出端输出5V电压到5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器的输入端，5V转3.3V的电源转换器的输出端输出3.3V电压，5V转1V的电源转换器的输出端输出1V电压，5V转1.8V的电源转换器的输出端输出1.8V电压；

5V转3.3V的电源转换器的输出端与电感L1的另一端和电容C3的正极电性连接，5V转3.3V的电源转换器的输出端分别与电阻R1的另一端和电阻R2的另一端电性连接，5V转3.3V的电源转换器的输出端与N25Q256A13ESF40F芯片的VCC管脚电性连接。

在以上技术方案的基础上，优选的，Switch芯片为BCM53426，PHY芯片为BCM54240。

本实用新型的相对于现有技术具有以下有益效果：

(1)通过选用由BCM53426芯片和BCM54240芯片组成的核心交换电路，可以支持多种本地接口，支持1588V1和V2时间戳、步进透明时钟和同步以太网以及OAM，可以减少传输时延；

(2)集成了万兆光模块和千兆以太网传输线，可以提高传输速率，万兆光模块采用SFF接口与BCM53426芯片电性连接，BCM53426采用SGMII接口与BCM54240芯片信号连接以及BCM54240芯片通过RJ45连接千兆以太网传输线组成了千兆以太网传输链路，采用SGMII接口不需要提供另外的时钟，传输速率是MII/RMII接口传输速率的40/20倍，且PCB布线简单，更适用于高速背板领域；

(3)通过采用POE供电模块，可以给给采集节点提供电源，同时可以传输数据、同步信号和时钟，大大简化采集传输系统结构，提升系统可靠性；

(4)整个装置可以增加声呐水下数据传输模块数据通道、提高传输速率、降低传输时延。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种声呐水下多通道高速低延时数据传输装置的结构示意图；

图2为本实用新型一种声呐水下多通道高速低延时数据传输装置的Switch芯片和PHY芯片连接图；

图3为本实用新型一种声呐水下多通道高速低延时数据传输装置的Switch芯片和PHY芯片连接示意图；

图4为本实用新型一种声呐水下多通道高速低延时数据传输装置的SGMII接口；

图5为本实用新型一种声呐水下多通道高速低延时数据传输装置的网络变压器连接示意图；

图6为本实用新型一种声呐水下多通道高速低延时数据传输装置的SFF接口；

图7为本实用新型一种声呐水下多通道高速低延时数据传输装置的N25Q256A13ESF40F芯片引脚图。

具体实施方式

下面将结合本实用新型实施方式，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

如图1所示，本实用新型的一种声呐水下多通道高速低延时数据传输装置，其包括电源电路、核心交换电路、RJ45、万兆光模块、千兆以太网电模块、POE供电模块和SPI Flash闪存芯片。

核心交换电路，支持1588V2协议，核心交换电路采用PTP校时，工作在透明时钟工作模式，核心交换电路是交换机的核心电路，其原理如下：当其他节点发送的1588报文到达交换机的接收端口时，交换机在报文上打上一个硬件时间戳Trx，当此报文通过交换机重新打包之后到达发送端口时，交换机会在此报文上打上一个硬件时间戳Ttx，Ttx-Trx＝ΔT，ΔT就是交换机的驻留时间，这个驻留时间会存放于报文的校正域，当1588报文到达其他采集节点时，其他采集节点会减去此ΔT，从而实现传输模块的透明传输。

其中，如图2所示，交换机包括一个Switch芯片和四个PHY芯片，Switch芯片通过四个SGMII接口与一个PHY芯片电性连接。BCM53426是一款高度集成的10Gbps以太网交换机SOC，集成1G/2.5G/5G/10G SerDes，支持多种本地接口，即KX，KR，XFI，SGMII QSGMII，支持1588V1和V2时间戳，步进透明时钟和同步以太网以及OAM。BCM54240是一款高度集成的以太网PHY芯片，支持10/100/1000BASE-T Ethernet和100BASE-FX/1000BASE-X接口。如图4所示，BCM53426和BCM54240通过4个SGMII接口进行数据交互，第一SGMII接口是BCM53426芯片的TSC0_TD0N和TSC0_TD0P引脚分别与BCM54240芯片的TSC0_TD0N和TSC0_TD0P引脚一一对应电性连接，BCM53426芯片的TSC0_RD0N引脚和TSC0_RD0P引脚分别通过电容与BCM54240芯片的TSC0_RD0N引脚和TSC0_RD0P引脚一一对应电性连接，第二SGMII接口是BCM53426芯片的TSC0_TD1N引脚和TSC0_TD1P引脚分别与BCM54240芯片的TSC0_TD1N引脚和TSC0_TD1P引脚一一对应电性连接，BCM53426芯片的TSC0_RD1N引脚和TSC0_RD1P引脚分别通过电容与BCM54240芯片的TSC0_RD1N引脚和TSC0_RD1P引脚一一对应电性连接，第三SGMII接口是BCM53426芯片的TSC0_TD2N引脚和TSC0_TD2P引脚分别与BCM54240芯片的TSC0_TD2N引脚和TSC0_TD2P引脚电性连接，BCM53426芯片的TSC0_RD2N引脚和TSC0_RD2P引脚分别通过电容与BCM54240芯片的TSC0_RD2N引脚和TSC0_RD2P引脚一一对应电性连接，第四SGMII接口是BCM53426芯片的TSC0_TD3N引脚和TSC0_TD3P引脚分别与BCM54240芯片的TSC0_TD3N引脚和TSC0_TD3P引脚一一对应电性连接，BCM53426芯片的TSC0_RD3N引脚和TSC0_RD3P引脚分别通过电容与BCM54240芯片的TSC0_RD3N引脚和TSC0_RD3P引脚一一对应电性连接。

千兆以太网传输线，相对于百兆以太网传输速度更快，传输速率是现有设计MII/RMII接口传输速率的40/20倍，且PCB布线简单，更适用于高速背板领域。SGMII不需要提供另外的时钟，MAC和PHY都需要CDR去恢复时钟，另外SGMII是有8B/10b编码的，速率是1.25G。4个PHY通过16个网络变压器连接16个RJ45接口与下级节点组成千兆以太网数据链路进行通信，每个网络变压器与一个RJ45电性连接，在本实施例中，网络变压器是一对一输出的变压器，其编号相同的两端是一对输入和输出，如图3和图5所示，PHY的TDP/N_0_[3:0]包括了TDP/N_0、TDP/N_1、TDP/N_2和TDP/N_3，TDP/N_1_[3:0]、TDP/N_2_[3:0]和TDP/N_3_[3:0]同样包括了TDP/N_0、TDP/N_1、TDP/N_2和TDP/N_3，其中，每个TDP/N包括TDP_0_0、TDN_0_0、TDP_0_1、TDN_0_1、TDP_0_2、TDN_0_2、TDP_0_3和TDN_0_3，TDP/N的8根线分别与网络变压器的TDP_0_0、TDP_0_0、TDP_0_1、TDP_0_1、TDP_0_2、TDP_0_2、TDP_0_3和TDP_0_3一一对应电性连接，网络变压器的对端的TDP_0_0、TDP_0_0、TDP_0_1、TDP_0_1、TDP_0_2、TDP_0_2、TDP_0_3和TDP_0_3分别与RJ45接口的TDP_0_0、TDP_0_0、TDP_0_1、TDP_0_1、TDP_0_2、TDP_0_2、TDP_0_3和TDP_0_3一一对应电性连接，网路变压器的CT0、CT1、CT2和CT3分别通过相同容值的滤波电容接地，TPCT0、TPCT1、TPCT2和TPCT3分别通过相同大小阻值的电阻连接到一个电容的正极，该电容的负极接地。在千兆以太网电模块中加入了POE供电功能，用于给下级采集模块供电。在PoE供电模块中，包括提供电源的供电设备PSE。在本实施例中PSE芯片采用LTC4263。PSE的out+和out-引脚分别与网络变压器的TPCT0和TPCT1一一对应电性连接。

万兆光模块，本实施例采用四个SFF万兆光模块与上级节点组成了万兆以太网光纤传输网络，SFF模块拥有更紧凑的结构设计、超小的规模尺寸、高可靠性、全金属外壳、抗振动设计，适用于数字雷达阵列或高可靠高速率点对点光纤通信。万兆光模块通过SFF接口与BCM53426电性连接。如图6所示，SFF接口包括：电阻R1、电阻R2、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7和电感L1。BCM53426的SDA、SCL、TXDis引脚分别与SFF光模块的SDA、SCL、TXDis接口一一对应电性连接，电阻R1的一端和电阻R2的一端分别与Switch芯片的SDA、SCL引脚电性连接，电阻R1的另一端和电阻R2的另一端接电源电路，Rx-和Rx+引脚分别与电容C4的负极和电容C5的负极一一对应电性连接，Switch芯片的Tx-和Tx+引脚分别与电容C6的正极和电容C7的正极一一对应电性连接，电容C4的正极和电容C5的正极分别与SFF光模块的Rx-和Rx+接口一一对应电性连接，电容C6的负极和电容C7的负极分别与SFF光模块的Tx-和Tx+接口一一对应电性连接，SFF光模块的接电源的接口分别与电容C1的正极、电容C2正极和电感L1的一端电性连接，电感L1的另一端分别与电源电路和电容C3的正极电性连接，电容C1的负极、电容C2的负极和电容C3的负极均接地。四个万兆光模块都通过SFF接口与BCM53426电性连接。

SPI Flash闪存芯片，存放启动文件和配置以太网交换机芯片寄存器信息。如图7所示，本实施例中采用N25Q256A13ESF40F芯片，BCM53426采用QSPI接口进行配置，N25Q256A13ESF40F芯片外接电容C8。N25Q256A13ESF40F芯片的CS、SCK、DQ0/SI、DQ1/SQ、HOLD/DQ3和WP/DQ2引脚分别与BCM53426的IP_QSPI_CS_L、IP_QSPI_SCK、IP_QSPI_MISO、IP_QSPI_MOSI、IP_QSPI_HOLD_L和IP_QSPI_WP_L引脚一一对应电性连接，N25Q256A13ESF40F芯片的VCC管脚分别与电源电路和电容C8的正极电性连接，电容C8的负极接地。

电源电路，将外部+48V电压转换为+5V电压，+5V电压再转换为+3.3V、+1.8V、+1.0V，为整个数据传输模块供电。电源电路包括48V电压转5V的电源转换器、5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器。其中，48V电压转5V的电源转换器的芯片是LCD30-48S05，5V转3.3V的电源转换器的芯片是TLV62130，5V转1V的电源转换器和5V转1.8V的电源转换器的芯片均是TPS56C215。48V电压转5V的电源转换器的输入端外接48V电源，输出端输出5V电压到5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器的输入端，5V转3.3V的电源转换器的输出端输出3.3V电压，5V转1V的电源转换器的输出端输出1V电压，5V转1.8V的电源转换器的输出端输出1.8V电压；其中，5V转3.3V的电源转换器的输出端与电感L1的另一端和电容C3的正极电性连接，5V转3.3V的电源转换器的输出端分别与电阻R1的另一端和电阻R2的另一端电性连接，5V转3.3V的电源转换器的输出端与N25Q256A13ESF40F芯片的VCC管脚电性连接。

以上所述仅为本实用新型的较佳实施方式而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种声呐水下多通道高速低延时数据传输装置，其包括电源电路、核心交换电路和RJ45，其特征在于：还包括万兆光模块和千兆以太网传输线；

所述核心交换电路包括相互电性连接的Switch芯片和PHY芯片，核心交换电路支持1588V2协议，采用PTP校时，工作在透明时钟工作模式；

所述万兆光模块通过若干个SFF接口与Switch芯片进行通信，Switch芯片和PHY芯片通过若干个SGMII接口进行数据交互，PHY芯片通过若干个RJ45接口连接千兆以太网传输线，与下级节点组成千兆以太网数据链路进行通信，电源电路分别与核心交换电路和万兆光模块电性连接。

2.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：所述万兆光模块为SFF光模块，SFF接口包括电阻R1、电阻R2、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7和电感L1；

所述Switch芯片的SDA、SCL、TXDis引脚分别与SFF光模块的SDA、SCL、TXDis接口一一对应电性连接，电阻R1的一端和电阻R2的一端分别与Switch芯片的SDA、SCL引脚电性连接，电阻R1的另一端和电阻R2的另一端接电源电路，Rx-和Rx+引脚分别与电容C4的负极和电容C5的负极一一对应电性连接，Switch芯片的Tx-和Tx+引脚分别与电容C6的正极和电容C7的正极一一对应电性连接，电容C4的正极和电容C5的正极分别与SFF光模块的Rx-和Rx+接口一一对应电性连接，电容C6的负极和电容C7的负极分别与SFF光模块的Tx-和Tx+接口一一对应电性连接，SFF光模块的接电源的接口分别与电容C1的正极、电容C2正极和电感L1的一端电性连接，电感L1的另一端分别与电源电路和电容C3的正极电性连接，电容C1的负极、电容C2的负极和电容C3的负极均接地。

3.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：所述Switch芯片和PHY芯片通过四个SGMII接口进行数据交互；

所述PHY芯片的一组数据输入和数据输出引脚分别与Switch芯片的一组输出和输入引脚一一对应电性连接形成一个SGMII接口，PHY芯片的四组数据输入和数据输出分别与Switch芯片的四组数据输出和数据输入电性连接。

4.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：还包括网络变压器；

所述PHY芯片通过网络变压器连接4个RJ45接口连接千兆以太网传输线，与下级节点组成千兆以太网数据链路进行通信；

所述PHY芯片的四组TDP/N_0、TDP/N_1、TDP/N_2和TDP/N_3接口与四个网络变压器一一对应电性连接，四个网络变压器分别与四个RJ45接口一一对应电性连接。

5.如权利要求4所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：还包括POE供电模块；

所述POE供电模块包括提供电源的供电设备PSE；

所述PSE的out+和out-引脚分别与网络变压器的TPCT0和TPCT1一一对应电性连接。

6.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：还包括存放启动文件和配置以太网交换机芯片寄存器信息的SPIFlash闪存芯片；

所述SPI Flash闪存芯片的片选端、串行时钟端、数据输入端、数据输出端、输入使能端和写输入保护端分别与Switch芯片的片选端、串行时钟端、数据输入端、数据输出端、输入使能端和写保护输入端一一对应电性连接。

7.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：所述电源电路包括48V电压转5V的电源转换器、5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器；

所述48V电压转5V的电源转换器的输入端外接48V电源，输出端输出5V电压到5V转3.3V的电源转换器、5V转1V的电源转换器和5V转1.8V的电源转换器的输入端，5V转3.3V的电源转换器的输出端输出3.3V电压，5V转1V的电源转换器的输出端输出1V电压，5V转1.8V的电源转换器的输出端输出1.8V电压；

所述5V转3.3V的电源转换器的输出端与电感L1的另一端和电容C3的正极电性连接，5V转3.3V的电源转换器的输出端分别与电阻R1的另一端和电阻R2的另一端电性连接，5V转3.3V的电源转换器的输出端与N25Q256A13ESF40F芯片的VCC管脚电性连接。

8.如权利要求1所述的一种声呐水下多通道高速低延时数据传输装置，其特征在于：所述Switch芯片为BCM53426，PHY芯片为BCM54240。