CN104580031A - 基于多协议链路封装技术的pos解帧成帧装置及方法 - Google Patents
基于多协议链路封装技术的pos解帧成帧装置及方法 Download PDFInfo
- Publication number
- CN104580031A CN104580031A CN201510043546.XA CN201510043546A CN104580031A CN 104580031 A CN104580031 A CN 104580031A CN 201510043546 A CN201510043546 A CN 201510043546A CN 104580031 A CN104580031 A CN 104580031A
- Authority
- CN
- China
- Prior art keywords
- frame
- pos
- stm
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开一种基于多协议链路封装技术的POS解帧成帧装置和方法，该装置包括FPGA解帧成帧模块、以及设置在FPGA解帧成帧模块的端口上的多个输入输出接口；FPGA解帧成帧模块包括FPGA芯片单元，通过FPGA芯片单元将POS报文进行解帧得到IP数据包，并将IP数据包封装成以太网格式，得到对应的以太网数据；每个输入输出接口分别用于接入一条链路的POS报文输出至FPGA解帧成帧模块，以及输出POS报文经过FPGA解帧成帧模块后得到的以太网数据；该方法为利用该装置的POS解帧成帧方法。发明不需要使用专用的POS解帧成帧芯片即可实现POS报文的解帧成帧，且具有效率高、功耗低以及所需成低的优点。
Description
技术领域
本发明涉及POS(Packet Over SONET/SDH)技术领域，尤其涉及一种基于多协议链路封装技术的POS解帧成帧装置及方法。
背景技术
POS(Packet Over SONET/SDH)技术是指一种利用SONET(Synchronous Optical Network,同步光网络)/SDH提供的高速传输通道直接传输IP(Internet Protocol,因特网互联协议)报文组的技术。其将IP层放到了SDH网上运行，避免了通信过程中的一些间接费用。POS定位于电信运营级(carrier scale)的数据骨干网，其网络主要由大容量的高端路由器经由高速光纤传输通道连接而成。POS使用链路和PPP(Point to Point Protocol)协议对数据报文进行封装，保留了IP协议面向无连接的特征。
SDH(Synchronous Digital Hierarchy)是一套具备复用、线路传输、交换功能和交叉连接的综合信息传送网络，是一个技术体系和等级结构。SDH技术由于其独有的链路管理能力、链路故障定位能力，且其同步机制可保障良好的QoS性能，能提供50ms的电路保护切换时间，仍然是广域核心网络的首选。SDH是采用同步复用和灵活的映射结构，可通过其中AU-PTR指针位置使低速信号在帧中的位置可预知。
随着数据业务的重要性日益增加，对带宽的利用率和网络体系结构复杂度的要求也随之而来，POS技术在骨干网中得到了广泛的应用。因为POS技术的广泛应用，不少网络公司推出了基于POS的路由器设备，这些设备提高了传输时延和数据吞吐量。但是因为设备复杂度、稳定性和成本原因，POS技术无法应用在普通路由器上，而仅仅在骨干网上对数据流进行疏导工作。
深入发掘POS技术无法广泛应用的原因，主要是因为POS路由器的造价较高。由于POS口需要处理SDH的开销，对链路进行解帧、成帧的管理和维护，而这些管理维护功能就需要专门的Framer芯片来完成。POS路由器中一般均是采用较为成熟的Framer芯片，比如PMC公司出产的pm5390、Cortina公司的cs1777(10G POS)、cs1999(40G POS)等，IP Over SDH(SONET)具有固有的复杂性，其Framer/Mapper技术本身也仅掌握在大型芯片厂家Cortina和PMC公司手中。在POS路由器中也一般是采用单片单通道技术实现POS通道，如图1所示，通过一个光模块连接一个Framer芯片，Framer芯片同时与NPU(Network Processing unit，多核处理器单元)相连，通过每个Framer(成帧器)芯片分别对各链路的POS报文进行成帧处理。该结构中，虽然端口可以接受POS数据，但在硬件层面也绑定了端口的链路类型，即每个端口只能收发POS数据或以太网数据。在单板单通道的结构中，通常在硬件设计层面就已确定了每个端口的端口属性、POS端口的数量，因而存在无法灵活支持更多POS端口的问题，增加了设备的成本开销，使得路由器的稳定性和灵活性降低，从而导致POS路由器无法在普通网络中应用，影响高速网络的整体传输速率。
POS技术同样在网络取证系统中得到了广泛的应用，网络取证系统对网络入侵事件、网络违法行为进行了证据检测，获取，分析，过滤和汇聚。他能够根据用户所需对网络上的各种行为进行获取，过滤，分流等功能；实时发送所需数据到后端分析系统，保证用户及时发现入侵和违法行为。网络取证系统一般应用于骨干网，这就需要网络取证系统支持POS、以太等网络形式的互通，以完成各种网络业务的交流。传统的网络取证系统如图2所示，在光模块和FPGA间增加Framer芯片或PHY芯片，以解决POS和ETH(Etherent,以太网)的异构问题，通过Framer芯片实现POS数据的接收和发送、PHY芯片实现ETH数据的接收和发送。但是该结构在设计之初就限制了设备POS接口和ETH接口的数量，并绑定了各个端口的接口属性，降低了设备接口的灵活性和可用性，另一方面在光模块和FPGA间添加芯片也降低了设备的集成度和稳定性，同时多个Framer芯片的添加也增加了大量的设备成本开销。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种基于多协议链路封装技术的POS解帧成帧装置及方法，能够不需要使用专用的POS解帧成帧芯片即可实现POS报文的解帧成帧，且具有效率高、功耗低以及所需成本低的优点。
为解决上述技术问题，本发明提出的技术方案为：
一种基于多协议链路封装技术的POS解帧成帧装置，包括FPGA解帧成帧模块、以及设置在所述FPGA解帧成帧模块的端口上的多个输入输出接口，所述FPGA解帧成帧模块包括FPGA芯片单元，通过所述FPGA芯片单元将POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；每个所述输入输出接口分别用于接入一条链路的POS报文至所述FPGA解帧成帧模块，以及输出所述POS报文经过所述FPGA解帧成帧模块后得到的以太网数据。
作为本发明装置的进一步改进：所述FPGA芯片单元包括依次连接的报文接收单元、解帧单元、成帧单元以及报文发送单元；所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；所述解帧单元用于定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；所述成帧单元用于从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；所述报文发送单元用于将所述以太网数据发送至对应的输入输出接口。
作为本发明装置的进一步改进：所述解帧单元包括依次连接的定位POS帧帧头子单元、物理层解扰单元、VC载荷提取单元以及链路层解扰单元；所述定位POS帧帧头子单元用于定位所述STM-N数据流中的STM-N帧的帧头，得到所述STM-N帧；所述物理层解扰单元用于对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；所述VC载荷提取单元用于提取虚容器VC中对应所述STM-N帧的载荷数据，通过所述链路层解扰单元对提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。
作为本发明装置的进一步改进：所述成帧单元包括依次连接的反转义子单元、CRC校验子单元以及提取IP数据包单元，所述反转义子单元用于搜索所述HDLC帧中的转义字符并进行反转义，得到PPP包；所述PPP包通过所述CRC校验子单元进行CRC校验后，通过所述提取IP数据包单元提取得到IP数据包。
本发明还提供一种利用上述装置的POS解帧成帧方法，步骤包括：
1)通过每个所述输入输出接口分别接入一条链路的POS报文；
2)通过所述FPGA芯片单元接收各个输入输出接口接入的POS报文，将所述POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；
3)将所述步骤2)得到的以太网数据通过对应的输入输出接口输出。
作为本发明方法的进一步改进，步骤2)的具体步骤为：
2.1)所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；
2.2)定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；
2.3)从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；
2.4)将所述以太网数据发送至对应的输入输出接口。
作为本发明方法的进一步改进，步骤2.2)的具体步骤为：
2.21)定位所述STM-N数据流中的STM-N帧的帧头，得到完整的STM-N帧；
2.22)对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；
2.23)提取虚容器VC中对应所述STM-N帧的载荷数据，提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。
本实施例中，所述步骤2.3)中提取IP数据包的具体步骤为：
2.31)获取步骤2.2)得到的所述HDLC帧的PPP-HDLC LIKE帧，并扫描得到PPP-HDLCLIKE帧中的0x7e定界符；
2.32)搜索所述PPP-HDLC LIKE帧的数据域中转义字符0x7d；搜索完成后，若未搜索到所述转义字符0x7d，则所述数据域中所有字节保持不变，得到PPP包并转入执行步骤2.34)；若搜索到所述转义字符0x7d，则转入执行步骤2.33)；
2.33)判断所述转义字符0x7d的组合形式，若为0x7d和0x5e的组合字符，则将所述0x7d和0x5e的组合字符时还原成0x7e字符；若为0x7d和0x5d的组合字符时，则将所述0x7d和0x5d的组合字符还原成0x7d字符；所述转义字符0x7d还原完成后得到PPP包；
2.34)将得到的所述PPP包进行CRC校验，若校验正确则对PPP包进行后续操作，若校验错误则丢弃报文；
2.35)对所述PPP包进行CRC校验，得到校验后的PPP包；
2.36)分析所述PPP包的组成结构并对所述PPP包进行解封装，去除所述PPP包的协议字段以及填充字段后提取出IP数据包。
作为本发明方法的进一步改进，所述步骤2.3)中将所述IP数据包封装成以太网格式的具体步骤为：对提取出的所述IP数据包进行过滤、分流、转发或交换的处理，得到处理后的IP数据包，再将所述处理后的IP数据包添加目的地址、源地址、字节长度字段以及CRC字段后，封装得到以太网数据。
与现有技术相比，本发明的优点在于：
1)本发明采用FPGA解帧成帧模块进行报文的POS解帧成帧功能，能够代替传统的Framer芯片有效的解决POS报文和以太网数据的异构问题，从而大大的节省了设备成本开销；同时通过端口上的多个输入输出接口进行POS报文输入和转换的以太网数据输出，可以实现单端口的POS收光、以太网发光，从而有效提高设备的密度以及稳定性；
2)本发明采用FPGA解帧成帧模块进行报文的POS解帧成帧功能，通过输入输出接口可分别接入多种速率的POS报文以及实现多种速率的以太网数据输出，实现多链路协议封装技术，能够提供软配置功能以实现链路的灵活接入及以太网输出，有效的提高了POS报文处理的自适应性；
3)本发明通过FPGA解帧成帧模块中的FPGA芯片单元，能够高效的实现传统Framer芯片POS处理功能、PHY芯片的以太网发送功能，因而可以应用于网络取证系统中以实现更高效的POS报文处理。
附图说明
图1是传统的POS报文处理的结构原理示意图。
图2是传统的POS技术应用于网络取证系统的结构原理示意图。
图3是本实施例基于多协议链路封装技术的POS解帧成帧装置的结构原理示意图。
图4是本实施例中输入输出接口的配置原理示意图。
图5是STM-N帧格式的结构示意图。
图6是STM-N帧的传输原理示意图。
图7是本实施例中FPGA芯片单元的工作原理流程示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图3所示，本实施例中基于多协议链路封装技术的POS解帧成帧装置，包括FPGA解帧成帧模块、以及设置在FPGA解帧成帧模块的端口上的多个输入输出接口；FPGA解帧成帧模块包括FPGA芯片单元，通过FPGA芯片单元将POS报文进行解帧得到IP数据包，并将IP数据包封装成以太网格式，得到对应的以太网数据；每个输入输出接口分别用于接入一条链路的POS报文至FPGA解帧成帧模块，以及输出POS报文经过FPGA解帧成帧模块后得到的以太网数据。每个输入输出接口一端对应连接一个光模块，构成一条链路，每个输入输出接口的另一端连接网络处理器NPU。
本实施例采用FPGA解帧成帧模块中FPGA芯片单元进行高效的POS报文解帧成帧功能，能够代替传统的Framer芯片有效的解决POS报文和以太网数据的异构问题、以及传统的PHY芯片的以太网发送问题，从而大大的节省了设备成本开销；同时通过端口上的多个输入输出接口进行POS报文输入和转换的以太网数据输出，可以实现单端口的POS收光、以太网发光，从而有效提高设备的密度以及稳定性。
参见图3，本实施例中FPGA解帧成帧模块中FPGA单元具体是通过实现Framer芯片的POS解帧成帧功能以及PHY芯片的以太网数据发送功能，使得能够接入POS报文进行POS处理并输出以太网数据。通过多个输入输出接口可以分别对应接入不同速率的POS报文、以及输出不同速率的以太网数据，本实施例具体包括M条OC192(10G)链路、M条OC768(40G)链路采集到的POS报文，通过同一个输入输出接口接入POS报文以及输出转换后的以太网数据。输入输出接口还可以配置为接入其它多种速率的POS报文，如图4所示，作为入口通道的输入输出接口，可以选择配置为622M POS接口以及2.5G POS接口等，以接入对应速率的POS报文，每一路入口通道通过连接FPGA解帧成帧模块后实现Framer芯片的解帧成帧功能，从而构成多种速率的POS Framer入口通道；作为出口通道的输入输出接口，可以配置为千兆以太网、以及万兆以太网接口，以对应输出千兆、万兆的以太网数据，通过连接的FPGA解帧成帧模块后实现PHY芯片的以太网发送功能，从而构成以太网PHY出口通道。
采用上述结构，通过FPGA解帧成帧模块进行POS报文处理、多个输入输出接口分别接入多种速率的POS报文以及实现多种速率的以太网数据输出，实现多链路协议封装(MultilinkProtocol Encapsulation，MPE)技术，可以通过用户配置(软配置)实现多种接入链路的自适应接入、两种输出链路的选择性输出、有效的提高了POS报文处理的自适应性。
本实施例通过同一个输入输出接口接收POS报文、发送该POS报文经过FPGA解帧成帧模块后得到的以太网数据，当然在其他实施例中，也可以根据实际需求设置为由一个输入输出接口输入POS报文后，由其它任意输入输出接口发送以太网数据。
本实施中，FPGA芯片单元包括依次连接的报文接收单元、解帧单元、成帧单元以及报文发送单元；报文接收单元用于接收输入输出接口的POS报文，并进行串并转换后得到连续的STM(Synchronous Transfer Module,基于基本同步模块)-N数据流，STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；解帧单元用于定位得到STM-N数据流中的STM-N帧，并对STM-N帧进行解扰，得到解扰后的HDLC帧；成帧单元用于从HDLC(High Level Data Link Control,高级数据链路控制)帧中提取IP数据包，并将IP数据包封装成以太网格式，得到以太网数据；报文发送单元用于将以太网数据发送至对应的输入输出接口。
本实施例中输入输出接口的速率不同，所对应的等级值N的取值不同，例如当输入输出接口为10G速率时，接收到的POS报文转换为并行电信号后的数据位宽为64bit，所对应得到的为STM-64帧。
以STM-64帧为例说明STM-N帧结构，如图5、6所示，STM-64帧采用8bit为单位的块状帧结构，STM-64采用9行*270*64列的字节数据块结构，传输时按照从左到右、从上到下的顺序进行。整个帧结构可以分为段开销区域(PSOH、MSOH)、管理单元指针区域(AU-PTR)和净负荷区域(payload)。段开销区域分为再生段开销(PSOH)和复用段开销(MSOH)，段开销完成对STM-64整体信号流的监控，提供网络运行、管理和维护功能。比如段开销包含帧定位字节，数据通道，误码校验字节等。PSOH提供了对STM-64信号的监控信息，监控了整个信号的传输状态。MSOH提供了对STM-64中每个STM-1信号的监控信息，监控每个STM-1的传输状态。通过PSOH和MSOH可以从宏观和微观的角度对信号的传输状态进行监控。管理单元指针指示数据在净负荷区的位置，其作用是定位低速信号在STM-64帧PAYLOAD区域中的位置，使低速信号在高速信号中的位置可预知。净负荷区域包含数据和通道开销(POH)。
本实施例中，解帧单元包括依次连接的定位POS帧帧头子单元、物理层解扰单元、VC载荷提取单元以及链路层解扰单元；定位POS帧帧头子单元用于定位STM-N数据流中的STM-N帧的帧头，得到STM-N帧；物理层解扰单元用于对STM-N帧进行物理层解扰，得到解扰后的STM-N帧；VC载荷提取单元用于提取虚容器VC中对应STM-N帧的载荷数据，通过链路层解扰单元对提取得到的载荷数据进行解扰后，得到解扰后的HDLC帧。
本实施例中，定位POS帧帧头子单元中帧定界具体采用数据自动移位锁定帧头技术，通过帧中的A1、A2定位字节快速准确的实现字对齐和帧头查找功能，与传统多路并行处理方法相比具有复杂性小、易于实现、占用资源少等优点。
本实施例中，FPGA芯片单元具体对STM-64帧进行解扰时，首先对STM-64帧进行遍历，查找STM-64帧的帧头信息，定位STM-64帧的位置，通过STM-64中的定帧字节A1、A2对帧头进行定位，查找连续信号流中每个STM-64的帧头，从而对数据帧进行解扰。FPGA芯片单元定位帧头过程中，具体是在连续的信号流中搜索定帧字节A1，A2，若在连续5帧上都搜索不到定帧字节，那么产生ROOF帧失步警告，若帧失步警告持续3ms，那么判定为RLOF帧丢失状态，下插全“1”。
本实施例中，物理层解扰单元、链路层解扰单元中的解扰具体使用基于查找表结构的并行解扰方案，该方案的复杂度与并行宽度无关，适用于扰码生成多项式阶数不是太高、需要的并行宽度较大的场合，查找表只需占用的极小部分硬件存储空间，从而可并行线速的实现各类速率的POS数据解扰。
POS帧在进行传递的过程中，STM-N信号必须具有足够的比特定时含量，为了实现适宜的比特码型，防止出现长序列的“1”或“0”，一般使用加扰器对其进行加扰，其多项式为1+X6+X7，其中帧头部分不会被加扰。本实施例中，物理层解扰单元具体在接收到STM-N帧并确定帧头信息后，将除帧头外的STM-N帧按多项式为1+X6+X7进行解扰。
通过帧头信息可以获取解扰后的STM-N帧头中的指针AU-PTR，通过AU-PTR指针可以定位到虚容器VC。本实施例中，VC载荷提取单元通过AU-PTR指针查找到VC中的第一个信号包，再根据字节间插的规律性进而定位到VC虚容器中的其他信号包。链路层解扰单元将VC载荷再采用多项式为X43+1的自同步链路层解扰，获得PPP-HDLC Like帧。
本实施例中，成帧单元包括依次连接的反转义子单元、CRC校验子单元以及提取IP数据包单元，反转义子单元用于搜索HDLC帧中的转义字符并进行反转义，得到PPP(Point to PointProtocol,点对点协议)包；PPP包通过CRC校验子单元进行CRC校验后，通过提取IP数据包单元提取得到IP数据包。
由于PPP包通过添加0x7e标志形成PPP-HDLC Like帧，而每一个PPP-HDLC Like帧都是以字节0x7e开始，也以字节0x7e结束，因此在发送端为了保证0x7e字节的唯一性，将数据域中出现的0x7e字节转义为0x7d和0x5e来代替，如果在数据域中出现0x7d字节，则转义为0x7d和0x5d来代替。因此对于接收端接收到的报文需要进行反转义操作才能得到PPP包。本实施例中，由反转义子单元对在VC虚容器中获取的PPP-HDLC LIKE帧数据进行反转义，提取PPP包，由CRC校验子单元对PPP包进行CRC校验。提取IP数据包单元将PPP包进行分析，提取PPP包中的IP包，将获取的IP包根据用户需求进行分流、复制等数据操作，并根据用户需求封装成以太报文格式后通过指定输入输出接口输出。
如图7所示，输入输出接口接收到POS报文时，FPGA芯片单元首先接收光信号通过光电转化及串并转换，将接收的光信号转化成并行电信号，并行的连续的电信号组成了连续的STM-64帧，查找STM-64帧中的帧头，通过A1、A2定位字节对POS帧的帧头进行定位，从而获取一个完整的STM-64帧；再对STM-64帧进行物理层解扰，具体使用与加扰时相同的解扰多项式对STM-64帧进行解扰；然后获取解扰后的STM-64帧头中的指针AU-PTR，通过AU-PTR指针提取VC载荷，将VC载荷进行链路层解扰，获得PPP-HDLC Like帧，并将PPP-HDLC Like帧进行反转义，再从PPP-HDLC Like帧中提取PPP报文；最后对获取的PPP报文进行CRC校验，判断校验结果，从解封装获取PPP报文中的IP包并封装成以太网格式，得到以太网数据。
本实施例还提供一种利用上述装置的POS解帧成帧方法，步骤包括：
1)通过每个输入输出接口分别接入一条链路的POS报文；
2)通过FPGA芯片单元接收各个输入输出接口输出的POS报文，将POS报文进行解帧得到IP数据包，并将IP数据包封装成以太网格式，得到对应的以太网数据；
3)将步骤2)得到的以太网数据通过对应的输入输出接口输出。
本实施例中，步骤2)的具体实施步骤为：
2.1)报文接收单元用于接收输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，STM-N数据流为POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；
2.2)定位得到STM-N数据流中的STM-N帧，并对STM-N帧进行解扰，得到解扰后的HDLC帧；
2.3)从HDLC帧中提取IP数据包，并将IP数据包封装成以太网格式，得到以太网数据；
2.4)将以太网数据发送至对应的输入输出接口。
本实施例中，步骤2.2)中具体通过在连续的信号流中搜索定帧字节A1，A2定位帧头，若在连续5帧上都搜索不到定帧字节，那么产生ROOF帧失步警告，若帧失步警告持续3ms，那么判定为RLOF帧丢失状态，下插全“1”。
本实施例中，步骤2.2)的具体实施步骤为：
2.21)定位STM-N数据流中的STM-N帧的帧头，得到完整的STM-N帧；
2.22)对STM-N帧进行物理层解扰，得到解扰后的STM-N帧；
2.23)提取虚容器VC中对应STM-N帧的载荷数据，提取得到的载荷数据进行解扰后，得到解扰后的HDLC帧。
本实施例中，对将除帧头外的STM-N帧采用多项式为1+X6+X7进行解扰，得到解扰后的数据，通过帧头信息获取解扰后的STM-64帧头中的指针AU-PTR，通过AU-PTR指针定位到VC(虚容器)。首先通过AU-PTR指针查找到VC中的第一个信号包后，再通过字节间插的规律性，进而定位到VC中的其他信号包；然后将VC载荷进行多项式为X43+1的自同步链路层解扰，获得PPP-HDLC Like帧，对PPP-HDLC Like帧则再执行后续的反转义操作。
本实施例中，步骤2.3)的具体实施步骤为：
2.31)获取HDLC帧的PPP-HDLC LIKE帧，并扫描得到PPP-HDLC LIKE帧中的0x7e定界符；
2.32)搜索PPP-HDLC LIKE帧的数据域中转义字符0x7d；搜索完成后，若未搜索到转义字符0x7d，则数据域中所有字节保持不变，得到PPP包并转入执行步骤2.34)；若搜索到转义字符0x7d，则转入执行步骤2.33)；
2.33)判断转义字符0x7d的组合形式，若为0x7d和0x5e的组合字符，则将0x7d和0x5e的组合字符时还原成0x7e字符；若为0x7d和0x5d的组合字符时，则将0x7d和0x5d的组合字符还原成0x7d字符；转义字符0x7d还原完成后得到PPP包；
2.34)将得到的PPP包进行CRC校验，若校验正确则对PPP包进行后续操作，若校验错误则丢弃报文。
2.35)对PPP包进行CRC校验，得到校验后的PPP包；
2.36)分析PPP包的组成结构并对PPP包进行解封装，去除PPP包的协议字段以及填充字段后提取出IP数据包。
本实施例中，步骤2.3)的具体实施步骤为：对提取出的IP数据包进行过滤、分流、转发或交换的处理，得到处理后的IP数据包；再将处理后的IP数据包添加目的地址、源地址、字节长度字段以及CRC字段后，封装得到以太网数据。
本实施例中，步骤2.33)若遇到0x7d和0x5e字节时，该字节组合为原始数据包中的定界标识符0x7e转义而成，是数据包中的数据与定界标识符产生歧义而产生的转义字符组合，将其还原成0x7e字符；遇到0x7d和0x5d字节时，该字节组合为原始数据报文中的转义字符0x7d转义而成，是数据包中的数据与转义子都产生歧义而产生的转义字符组合，将其还原成0x7d字符。
本实施例具体通过对PPP包进行分析提取得到PPP包中的IP包，将提取的IP包根据用户需求进行分流、复制等数据操作，封装成以太报文后再根据用户需求通过指定输入输出接口输出。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。
Claims (9)
1.一种基于多协议链路封装技术的POS解帧成帧装置，其特征在于：包括FPGA解帧成帧模块、以及设置在所述FPGA解帧成帧模块的端口上的多个输入输出接口，所述FPGA解帧成帧模块包括FPGA芯片单元，通过所述FPGA芯片单元将POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；每个所述输入输出接口分别用于接入一条链路的POS报文至所述FPGA解帧成帧模块，以及输出所述POS报文经过所述FPGA解帧成帧模块后得到的以太网数据。
2.根据权利要求1所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述FPGA芯片单元包括依次连接的报文接收单元、解帧单元、成帧单元以及报文发送单元；所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；所述解帧单元用于定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；所述成帧单元用于从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；所述报文发送单元用于将所述以太网数据发送至对应的输入输出接口。
3.根据权利要求2所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述解帧单元包括依次连接的定位POS帧帧头子单元、物理层解扰单元、VC载荷提取单元以及链路层解扰单元；所述定位POS帧帧头子单元用于定位所述STM-N数据流中的STM-N帧的帧头，得到所述STM-N帧；所述物理层解扰单元用于对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；所述VC载荷提取单元用于提取虚容器VC中对应所述STM-N帧的载荷数据，通过所述链路层解扰单元对提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。
4.根据权利要求2或3所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述成帧单元包括依次连接的反转义子单元、CRC校验子单元以及提取IP数据包单元，所述反转义子单元用于搜索所述HDLC帧中的转义字符并进行反转义，得到PPP包；所述PPP包通过所述CRC校验子单元进行CRC校验后，通过所述提取IP数据包单元提取得到IP数据包。
5.一种利用权利要求1～4中任意一项所述装置的POS解帧成帧方法，其特征在于，步骤包括：
1)通过每个所述输入输出接口分别接入一条链路的POS报文；
2)通过所述FPGA芯片单元接收各个输入输出接口接入的POS报文，将所述POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；
3)将所述步骤2)得到的以太网数据通过对应的输入输出接口输出。
6.根据权利要求5所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2)的具体步骤为：
2.1)所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；
2.2)定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；
2.3)从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；
2.4)将所述以太网数据发送至对应的输入输出接口。
7.根据权利要求6所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2.2)的具体步骤为：
2.21)定位所述STM-N数据流中的STM-N帧的帧头，得到完整的STM-N帧；
2.22)对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；
2.23)提取虚容器VC中对应所述STM-N帧的载荷数据，提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。
8.根据权利要求7所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2.3)中提取IP数据包的具体步骤为：
2.31)获取步骤2.2)得到的所述HDLC帧的PPP-HDLC LIKE帧，并扫描得到PPP-HDLCLIKE帧中的0x7e定界符；
2.32)搜索所述PPP-HDLC LIKE帧的数据域中转义字符0x7d；搜索完成后，若未搜索到所述转义字符0x7d，则所述数据域中所有字节保持不变，得到PPP包并转入执行步骤2.34)；若搜索到所述转义字符0x7d，则转入执行步骤2.33)；
2.33)判断所述转义字符0x7d的组合形式，若为0x7d和0x5e的组合字符，则将所述0x7d和0x5e的组合字符时还原成0x7e字符；若为0x7d和0x5d的组合字符时，则将所述0x7d和0x5d的组合字符还原成0x7d字符；所述转义字符0x7d还原完成后得到PPP包；
2.34)将得到的所述PPP包进行CRC校验，若校验正确则对PPP包进行后续操作，若校验错误则丢弃报文；
2.35)对所述PPP包进行CRC校验，得到校验后的PPP包；
2.36)分析所述PPP包的组成结构并对所述PPP包进行解封装，去除所述PPP包的协议字段以及填充字段后提取出IP数据包。
9.根据权利要求7所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2.3)中将所述IP数据包封装成以太网格式的具体步骤为：对提取出的所述IP数据包进行过滤、分流、转发或交换的处理，得到处理后的IP数据包，再将所述处理后的IP数据包添加目的地址、源地址、字节长度字段以及CRC字段后，封装得到以太网数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510043546.XA CN104580031B (zh) | 2015-01-28 | 2015-01-28 | 基于多协议链路封装技术的pos解帧成帧装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510043546.XA CN104580031B (zh) | 2015-01-28 | 2015-01-28 | 基于多协议链路封装技术的pos解帧成帧装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104580031A true CN104580031A (zh) | 2015-04-29 |
| CN104580031B CN104580031B (zh) | 2016-05-11 |
Family
ID=53095244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510043546.XA Active CN104580031B (zh) | 2015-01-28 | 2015-01-28 | 基于多协议链路封装技术的pos解帧成帧装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104580031B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106254381A (zh) * | 2016-09-12 | 2016-12-21 | 全球能源互联网研究院 | 协议解析方法、装置及包含协议解析装置的二层交换系统 |
| CN106301660A (zh) * | 2016-07-30 | 2017-01-04 | 成都欧飞凌通讯技术有限公司 | 一种高集成度的40g pos协转硬件实现结构 |
| CN106941488A (zh) * | 2017-03-09 | 2017-07-11 | 西安电子科技大学 | 基于fpga的多层协议数据包封装装置及方法 |
| CN107579797A (zh) * | 2017-11-09 | 2018-01-12 | 深圳震有科技股份有限公司 | 一种多速率sdh光接口复用电路、fpga芯片及设备 |
| CN107888337A (zh) * | 2017-11-07 | 2018-04-06 | 锐捷网络股份有限公司 | 一种fpga、fpga处理信息的方法、加速装置 |
| CN109274697A (zh) * | 2018-11-22 | 2019-01-25 | 湖南有马信息技术有限公司 | 数据帧转义方法、数据帧解转义方法、系统及相关装置 |
| CN111193641A (zh) * | 2019-12-27 | 2020-05-22 | 京信通信系统（中国）有限公司 | 终端网络测试方法、装置、基站设备和存储介质 |
| CN111416814A (zh) * | 2020-03-17 | 2020-07-14 | 天津光电通信技术有限公司 | 一种基于fpga实现pos信号有效数据提取的方法 |
| WO2021244390A1 (zh) * | 2020-06-02 | 2021-12-09 | 华为技术有限公司 | 一种告警处理方法及装置 |
| CN113810357A (zh) * | 2021-01-04 | 2021-12-17 | 北京沃东天骏信息技术有限公司 | 分布式网关系统、分布式网关系统的数据交互方法、介质 |
| CN114389753A (zh) * | 2021-12-15 | 2022-04-22 | 中国电子科技集团公司第三十研究所 | 一种能够适配多种速率的pos接口 |
| CN117155523A (zh) * | 2023-10-30 | 2023-12-01 | 杭州芯旗电子技术有限公司 | 基于fpga的多速率数据定帧装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1377162A (zh) * | 2001-03-27 | 2002-10-30 | 信息产业部武汉邮电科学研究院 | 物理层与网络层设备之间的数据传输装置和方法 |
| CN101699779A (zh) * | 2009-11-13 | 2010-04-28 | 曙光信息产业(北京)有限公司 | 光纤同步网络上的数据包的发送装置 |
-
2015
- 2015-01-28 CN CN201510043546.XA patent/CN104580031B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1377162A (zh) * | 2001-03-27 | 2002-10-30 | 信息产业部武汉邮电科学研究院 | 物理层与网络层设备之间的数据传输装置和方法 |
| CN101699779A (zh) * | 2009-11-13 | 2010-04-28 | 曙光信息产业(北京)有限公司 | 光纤同步网络上的数据包的发送装置 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106301660A (zh) * | 2016-07-30 | 2017-01-04 | 成都欧飞凌通讯技术有限公司 | 一种高集成度的40g pos协转硬件实现结构 |
| CN106254381A (zh) * | 2016-09-12 | 2016-12-21 | 全球能源互联网研究院 | 协议解析方法、装置及包含协议解析装置的二层交换系统 |
| CN106941488A (zh) * | 2017-03-09 | 2017-07-11 | 西安电子科技大学 | 基于fpga的多层协议数据包封装装置及方法 |
| CN107888337A (zh) * | 2017-11-07 | 2018-04-06 | 锐捷网络股份有限公司 | 一种fpga、fpga处理信息的方法、加速装置 |
| CN107888337B (zh) * | 2017-11-07 | 2020-11-20 | 锐捷网络股份有限公司 | 一种fpga、fpga处理信息的方法、加速装置 |
| CN107579797A (zh) * | 2017-11-09 | 2018-01-12 | 深圳震有科技股份有限公司 | 一种多速率sdh光接口复用电路、fpga芯片及设备 |
| CN107579797B (zh) * | 2017-11-09 | 2019-03-29 | 深圳震有科技股份有限公司 | 一种多速率sdh光接口复用电路、fpga芯片及设备 |
| CN109274697A (zh) * | 2018-11-22 | 2019-01-25 | 湖南有马信息技术有限公司 | 数据帧转义方法、数据帧解转义方法、系统及相关装置 |
| CN109274697B (zh) * | 2018-11-22 | 2021-11-12 | 湖南有马信息技术有限公司 | 数据帧转义方法、系统及相关装置 |
| CN111193641B (zh) * | 2019-12-27 | 2021-11-23 | 京信网络系统股份有限公司 | 终端网络测试方法、装置、基站设备和存储介质 |
| CN111193641A (zh) * | 2019-12-27 | 2020-05-22 | 京信通信系统（中国）有限公司 | 终端网络测试方法、装置、基站设备和存储介质 |
| CN111416814A (zh) * | 2020-03-17 | 2020-07-14 | 天津光电通信技术有限公司 | 一种基于fpga实现pos信号有效数据提取的方法 |
| WO2021244390A1 (zh) * | 2020-06-02 | 2021-12-09 | 华为技术有限公司 | 一种告警处理方法及装置 |
| CN113810357A (zh) * | 2021-01-04 | 2021-12-17 | 北京沃东天骏信息技术有限公司 | 分布式网关系统、分布式网关系统的数据交互方法、介质 |
| CN113810357B (zh) * | 2021-01-04 | 2023-06-27 | 北京沃东天骏信息技术有限公司 | 分布式网关系统、分布式网关系统的数据交互方法、介质 |
| CN114389753A (zh) * | 2021-12-15 | 2022-04-22 | 中国电子科技集团公司第三十研究所 | 一种能够适配多种速率的pos接口 |
| CN114389753B (zh) * | 2021-12-15 | 2024-01-30 | 中国电子科技集团公司第三十研究所 | 一种能够适配多种速率的pos接口 |
| CN117155523A (zh) * | 2023-10-30 | 2023-12-01 | 杭州芯旗电子技术有限公司 | 基于fpga的多速率数据定帧装置及方法 |
| CN117155523B (zh) * | 2023-10-30 | 2024-01-26 | 杭州芯旗电子技术有限公司 | 基于fpga的多速率数据定帧装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104580031B (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104580031B (zh) | 基于多协议链路封装技术的pos解帧成帧装置及方法 | |
| CN101378388B (zh) | 一种无源光网络数据传输的方法、系统和设备 | |
| US7106968B2 (en) | Combined SONET/SDH and OTN architecture | |
| US11082199B2 (en) | Data transmission method in optical network and optical network device | |
| CN100512091C (zh) | 一种多路数据信号处理方法和装置 | |
| CN101815229A (zh) | 一种业务适配的方法和业务适配装置 | |
| KR20010085853A (ko) | 물리적 채널에 직접 이더넷을 적용시키기 위한 인터페이스장치 및 방법 | |
| CN101313498A (zh) | 无源光纤网络信号传送系统、设备及方法 | |
| CN102468899B (zh) | 通道化stm-1接入分发方法与系统 | |
| CN1747606B (zh) | 业务数据传输方法及装置 | |
| CN101453671A (zh) | 一种无源光网络数据传输的方法、系统和设备 | |
| CN100499436C (zh) | 一种实现多端口任意速率汇聚的传送方法 | |
| CN105933087B (zh) | 一种以太网中数据处理的方法、相关设备及系统 | |
| CN100514935C (zh) | 网元设备管理信息传送方法及装置和网元设备 | |
| US20010021171A1 (en) | Transmission unit and two-way signal conversion method | |
| US7227844B1 (en) | Non-standard concatenation mapping for payloads | |
| KR101357646B1 (ko) | 통합형 수동광네트워크 맥 처리장치 및 그를 이용한 통합형 수동광네트워크 광라인종단 시스템 | |
| CN101668003B (zh) | 数据帧传输方法、设备及系统 | |
| US8306066B2 (en) | Transmission device | |
| CN203851161U (zh) | 一种基于fpga的具有汇聚功能的协议转换器 | |
| US20040105453A1 (en) | Capacity re-use in data communication networks | |
| CN201690466U (zh) | Msap多业务接入平台架构 | |
| CN115811388A (zh) | 一种通信方法、相关装置以及存储介质 | |
| CN1992571B (zh) | 一种多业务分离式sdh/sonet传输设备 | |
| CN114389753B (zh) | 一种能够适配多种速率的pos接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |