CN103138866A - 一种时钟同步的sfp电口装置及系统 - Google Patents

Abstract

本发明提供了一种时钟同步的SFP电口装置及系统，所述SFP电口装置包括PHY芯片，时钟数据恢复模块和分频模块，时钟数据恢复模块和PHY芯片之间建立数据信号连接，时钟数据恢复模块的时钟信号输出经分频模块连接PHY芯片。可以在数字光纤覆盖系统、BBU和RRU之间等同步系统中采用本发明的时钟同步装置，利用超五类双绞线替代光纤作为传输媒介实现1000Mbps短距离传输，有效解决了在无光纤资源区域架设此类同步系统面临的问题。

Description

一种时钟同步的SFP电口装置及系统

技术领域

本发明涉及通信技术领域，尤其是涉及一种时钟同步的SFP电口装置及系统。

背景技术

目前的数字光纤直放站、分布式基站等无线覆盖产品，近远端之间以及BBU（基带处理单元）和RRU（射频拉远模块）之间，多采用SFP封装光模块作为数据传输的通道，此类系统多为时钟同步系统，远端通过从数据中恢复出时钟保持和近端时钟同步。在此类产品应用过程中，某些传输距离较短的场所，如果采用SFP电口模块作为数据收发装置，超五类或者六类线作为传输媒介，将大大简化工程施工难度和成本。

SFP模块，全称为热插拔小封装模块，目前市面上常规的SFP电口模块采用异步传输模式，收发端采用各自的时钟作为基准，多用在交换机、路由器等网络设备上作为扩展网口使用，无法在数字光纤直放站、分布式基站、同步以太网等同步系统中直接使用此类电口模块直接替代光模块作为传输媒介。

发明内容

本发明公开了一种时钟同步的SFP电口装置及系统，解决了传统SFP电口模块无法在同步系统中作为替代SFP光模块作为传输媒介的缺点，使得在数字光纤直放站等系统中利用SFP电口模块替代光模块成为现实。

本发明的技术方案为一种时钟同步的SFP电口装置，包括PHY芯片，设置时钟数据恢复模块和分频模块，时钟数据恢复模块外接压控震荡器，时钟数据恢复模块和PHY芯片之间建立数据信号连接，时钟数据恢复模块的时钟信号输出经分频模块连接PHY芯片。

本发明进一步提供一种基于时钟同步的SFP电口装置实现的系统，在发送端和接收端分别设置时钟同步的SFP电口装置，

在发送端处的时钟同步的SFP电口装置中，时钟数据恢复模块恢复出的系统时钟作为时钟信号输出接入分频模块，分频模块所得标准时钟接入PHY芯片作为数据发送基准时钟，PHY芯片根据数据发送基准时钟将经分频模块输入的数据流发送到接收端；

在接收端处的时钟同步的SFP电口装置中，时钟同步装置的PHY芯片从接收的数据流中恢复时钟。

而且，时钟同步的SFP电口装置中设置RJ45接口及网络变压器、serdes接口；

在发送端处的时钟同步的SFP电口装置中，数据流从serdes接口输入分频模块，然后经分频模块输入PHY芯片，经PHY芯片解码后在数据发送基准时钟下通过RJ45接口及网络变压器传送到接收端；

在接收端处的时钟同步的SFP电口装置中，数据流从RJ45接口及网络变压器输入PHY芯片，经PHY芯片编码后通过serdes接口输出。

本发明的主要创新点在于：（1）区别于目前常用SFP电口模块，收发端的SFP电口装置采用同步的基准时钟作为参考。（2）SFP电口装置内部基准时钟来源于内部集成的CDR模块，该模块从发送数据流中恢复时钟。（3）恢复出的时钟经过分频后得到25MHz参考时钟，作为PHY芯片收发参考时钟。（4）收发两端SFP电口装置采用完全相同的逻辑结构，都从发送数据流中恢复时钟。（5）不仅仅限于应用在同步以太网中，可以应用在任何采用SFP封装1.25G激光器作为数据传输通道的系统中。采用本发明的优点是：可以在数字光纤覆盖系统、BBU和RRU之间等同步系统中采用本发明的同步SFP电口装置利用超五类双绞线替代光纤作为传输媒介实现1000Mbps短距离传输，有效解决了在无光纤资源区域架设此类同步系统面临的问题。

附图说明

图1是传统SFP电口模块内部框图；

图2是本发明实施例的时钟同步的SFP电口模块内部框图；

图3是本发明实施例在数字光纤直放站系统中的应用框图。

具体实施方式   

为了使用本发明的目的、技术方案及优点更加的清楚明白，下参考附图，结合本发明典型应用场景的实施例，对本发明进一步详细说明：

参考图1提供的传统的SFP电口装置的硬件系统框图，图中符号为电子器件的常用表达：PHY IC为物理层芯片，25MHz Oscillator为震荡器，MAGNETICS为网络变压器，CABLE指超五类双绞线，SERDES为串行/解串行接口标准。可见，传统SFP模块（SFP MODULE）包括RJ45接口及网络变压器，其核心功能部分为PHY（物理层）芯片，该芯片采用外部自由振荡的25MHz时钟作为基准时钟源，当数据通过此模块发送到接收端后，已经丢失了原有的同步时钟。参考图2所提供本发明实施例所公开的SFP电口模块，其相对传统SFP电口模块在于增加了时钟数据恢复模块（CDR）和分频模块（DIVIDER），时钟数据恢复模块和PHY芯片之间建立数据信号连接，时钟数据恢复模块的时钟信号输出经分频模块连接PHY芯片。时钟数据恢复模块以外接压控震荡器为参考（CLOCK REF）从发送数据流中恢复时钟，经过分频模块分频后得到25MHz同步标准时钟作为PHY芯片的基准时钟，从而保证数据从发送端到接收端整个过程都保持时钟同步。具体实施时，各部件可采用市售产品。

本发明实施例还提供了相应的应用系统：

在发送端和接收端分别设置时钟同步的SFP电口装置，

在发送端处的时钟同步的SFP电口装置中，时钟数据恢复模块恢复出的系统时钟作为时钟信号输出接入分频模块，分频模块所得标准时钟接入PHY芯片作为数据发送基准时钟，PHY芯片根据数据发送基准时钟将经分频模块输入的数据流发送到接收端；

在接收端处的时钟同步的SFP电口装置中，时钟同步装置的PHY芯片从接收的数据流中恢复时钟。

实施例的时钟同步的SFP电口装置中设置RJ45接口及网络变压器、serdes接口，为便于实施参考起见，进一步提供相关数据传输说明如下：

在发送端处的时钟同步的SFP电口装置中，数据流从serdes接口输入分频模块，然后经分频模块输入PHY芯片，经PHY芯片解码后在数据发送基准时钟下通过RJ45接口及网络变压器传送到接收端；

在接收端处的时钟同步的SFP电口装置中，数据流从RJ45接口及网络变压器输入PHY芯片，经PHY芯片编码后通过serdes接口输出。

所述系统用于数字光纤直放站、分布式基站、同步以太网等同步系统均可。往往同步系统中的近端和远端轮流作为发送端和接收端。

下面结合本发明典型应用场景（参考图3）说明本发明所提供系统的数据传输过程以供实施参考。根据现有技术，数字光纤直放站近端和数字光纤直放站远端1之间采用1.25G激光器作为传输媒介，激光器之间采用光纤连接。根据本发明技术方案，采用实施例提供的时钟同步的SFP电口装置，在数字光纤直放站近端和数字光纤直放站远端2之间替代1.25G激光器作为传输媒介，数字光纤直放站近远端的同步电口装置采用超五类双绞线替代激光器之间的光纤，根据数据流方向描述具体实现过程：

第一步，近端发送的速率为1.25Gbps的数据流通过serdes接口（图中记为SFP接口）进入设于近端处的SFP电口装置后（参见图2中SERDES  TX数据流），首先进入SFP电口装置内部的CDR模块，CDR模块从数据流中恢复出1. 25GHz系统时钟(图2中记为Rrecoved clock)。

第二步，恢复出的1. 25GHz系统时钟经过DIVIDER(分频模块)，50倍分频后得到与系统始终同步的25MHz标准时钟作为近端的SFP电口装置内部的PHY IC的数据发送基准时钟。PHY IC既可以接收数据也可以发送数据，采用同样的时钟。

第三步，通过CDR模块和PHY芯片之间建立的数据信号连接，近端发送数据流经过设于近端处SFP电口装置的CDR模块后进入PHY IC，PHY IC内部对数据作8B/10B解码后得到速率为1000M的数据流。PHY IC根据第二步所得数据发送基准时钟，将该数据流采用千兆以太网标准格式通过RJ45&MAGNETICS传送到接收端（即数字光纤直放站远端2处）。

第四步，设于数字光纤直放站远端2处的SFP电口模块内部PHY IC从经RJ45&MAGNETICS接收的数据流中恢复时钟，并以该时钟为基准将经过8B/10B编码后的数据通过serdes接口发送到数字光纤直放站远端2（参见图2中SERDES  RX数据流）。

第五步，根据数字光纤直放站基本原理，远端将从接收数据中恢复出的近端时钟作为系统时钟，远端发送数据流时钟也将保持与此系统时钟同步，远段到近端的数据发送过程与以上描述的近端到远端数据发送过程完全相同。

通过以上流程，从而实现近远端系统的时钟同步。

本文中所描述的具体实施例仅仅是对本发明技术作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (3)

1.一种时钟同步的SFP电口装置，包括PHY芯片，其特征在于：设置时钟数据恢复模块和分频模块，时钟数据恢复模块外接压控震荡器，时钟数据恢复模块和PHY芯片之间建立数据信号连接，时钟数据恢复模块的时钟信号输出经分频模块连接PHY芯片。

2.根据权利要求1所述基于时钟同步的SFP电口装置实现的系统，其特征在于：在发送端和接收端分别设置时钟同步的SFP电口装置，

在发送端处的时钟同步的SFP电口装置中，时钟数据恢复模块恢复出的系统时钟作为时钟信号输出接入分频模块，分频模块所得标准时钟接入PHY芯片作为数据发送基准时钟，PHY芯片根据数据发送基准时钟将经分频模块输入的数据流发送到接收端；

在接收端处的时钟同步的SFP电口装置中，时钟同步装置的PHY芯片从接收的数据流中恢复时钟。

3.根据权利要求2所述基于时钟同步的SFP电口装置实现的系统，其特征在于：时钟同步的SFP电口装置中设置RJ45接口及网络变压器、serdes接口；

在发送端处的时钟同步的SFP电口装置中，数据流从serdes接口输入分频模块，然后经分频模块输入PHY芯片，经PHY芯片解码后在数据发送基准时钟下通过RJ45接口及网络变压器传送到接收端；

在接收端处的时钟同步的SFP电口装置中，数据流从RJ45接口及网络变压器输入PHY芯片，经PHY芯片编码后通过serdes接口输出。

Images