CN111475460B - 基于NoC的高速数据采集系统与上位机通信接口控制器 - Google Patents
基于NoC的高速数据采集系统与上位机通信接口控制器 Download PDFInfo
- Publication number
- CN111475460B CN111475460B CN202010262036.2A CN202010262036A CN111475460B CN 111475460 B CN111475460 B CN 111475460B CN 202010262036 A CN202010262036 A CN 202010262036A CN 111475460 B CN111475460 B CN 111475460B
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- clock
- unit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 94
- 238000006243 chemical reaction Methods 0.000 claims abstract description 66
- 239000005441 aurora Substances 0.000 claims abstract description 49
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000003993 interaction Effects 0.000 claims description 22
- 238000011161 development Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种基于NoC的高速数据采集系统与上位机通信接口控制器,包括模数转换芯片、路由器、核心路由器、Aurora接口和SFP光电转换接口,所述Aurora接口包括资源节点接收接口模块、时钟和复位模块和数据传输模块,将所述模数转换芯片采集到的数据通过所述路由器传输到所述核心路由器,在数据顺序正确的情况下,所述资源节点接收接口模块将从所述核心路由器发送过来的数据传给所述数据传输模块;并由所述时钟和复位模块产生所述数据传输模块所需要的时钟和复位;然后由所述数据传输模块将传来的低速并行数据变为高速串行数据通过所述SFP光电转换接口发送给上位机进行处理,降低系统功耗和整体开发难度。
Description
技术领域
本发明涉及片上网络技术领域,尤其涉及一种基于NoC的高速数据采集系统与上位机通信接口控制器。
背景技术
随着科学技术的发展,数据采集对模数转换芯片(Analog-to-DigitalConverter,ADC)的采样率和分辨率等性能指标的要求越来越高。然而在工艺条件限制下,ADC的采样率和分辨率提高受限,并且国外对我国施行高性能ADC芯片禁运,多片ADC交替采集成为一种提高采样率的有效方法。现有的高速数据采集系统大部分采用总线式的时间交织采样技术,当需要拓展采集节点时,全局时钟同步将变得非常困难。
片上网络(Network-on-Chip,NoC)技术借鉴和吸收了计算机网络通信中的分组交换和路由技术,使得通信效率大幅提高。采用IP核与通信网络分离的方式,系统可重用性大大增强。采用全局异步局部同步(Globally Asynchronous and Locally Synchronous,GALS)通信技术,避免了庞大时钟树的产生,使得时钟网络功耗得以降低。
将片上网络技术和时间交替采样技术结合实现数据采集,充分利用了片上网络的优点,拓展了通信带宽和速率,以及更加灵活的资源节点的扩展。其中基于NoC的高速数据采集系统与上位机数据交互接口在整个高速数据采集系统中占据着重要的作用,在NoC系统设计中将其映射为资源节点,它决定着是否能将ADC采集的数据快速地传输至上位机,对整个系统的数据吞吐率,数据传输延时以及系统功耗有着重要的影响。基于NoC的高速数据采集系统与上位机数据交互的通信方式可以有千兆网、万兆网、PCIe等多种解决方案,但是通信接口协议方式通用性不强、灵活性差,导致系统功耗和整体的开发难度的增加。
发明内容
本发明的目的在于提供一种基于NoC的高速数据采集系统与上位机通信接口控制器,降低系统功耗和整体开发难度。
为实现上述目的,第一方面,本发明提供了一种所述上位机通信接口控制器包括核心路由器、数据交互接口、Aurora接口和SFP光电转换接口,所述数据交互接口与所述核心路由器连接,所述Aurora接口与所述数据交互接口连接,所述SFP光电转换接口与所述Aurora接口连接,
所述核心路由器,用于在所述数据顺序正确的情况下,将外部采集的数据传输给所述Aurora接口;
所述数据交互接口,用于将所述核心路由器里的数据传输给所述Aurora接口;
所述Aurora接口,用于将接收的所述数据转换为高速串行数据发送出去;
所述SFP光电转换接口,用于将所述Aurora接口发出的数据进行光电转换。
其中,所述Aurora接口包括资源节点接收接口模块、时钟和复位模块和数据传输模块,所述数据传输模块与所述资源节点接收接口模块和所述时钟和复位模块连接,所述数据传输模块具有Aurora IP核,
所述资源节点接收接口模块,用于接收外部采集的数据,并传输给所述Aurora IP核;
所述时钟和复位模块,用于产生所述Aurora IP核需要的时钟和复位数据;
所述数据传输模块,用于将所述资源节点接收接口模块传来的低速并行数据变为高速串行数据发送出去。
其中,所述资源节点接收接口模块包括请求单元、第一时钟单元、指示单元和存储单元,所述请求单元与所述核心路由器和所述数据传输模块连接,所述第一时钟单元与所述存储单元连接,所述指示单元与所述数据传输模块连接,所述存储单元与所述核心路由器连接,
所述请求单元,用于向所述核心路由器和所述数据传输模块发送接收数据信号;
所述第一时钟单元,用于提供有效时钟;
所述指示单元,用于指示所述数据传输模块是否正常;
所述存储单元,用于用于与所述核心路由器进行带宽匹配。
其中,所述时钟和复位模块包括第二时钟单元和复位单元,所述第二时钟单元和所述第一复位单元均与所述数据传输模块连接,
所述第二时钟单元,用于向所述数据传输模块提供时钟;
所述第一复位单元,用于复位所述数据传输模块。
其中,所述数据传输模块包括第三时钟单元、第二复位单元、信号单元和输出单元,所述第三时钟单元与所述第二时钟单元连接,所述第二复位单元与所述第一复位单元连接,所述信号单元与所述输出单元连接,所述输出单元与所述SFP光电转换接口连接,
所述第三时钟单元,用于产生所述数据传输模块所需的时钟;
所述第二复位单元,用于使所述数据传输模块复位;
所述信号单元,用于指示所述数据传输模块是否正常;
所述输出单元,用于将数据转变为高速串行数据发送至所述SFP光电转换接口。
第二方面,本发明提供一种基于NoC的高速数据采集系统,所述基于NoC的高速数据采集系统包括模数转换芯片、路由器和所述上位机通信接口控制器,所述模数转换芯片与所述路由器连接,所述核心路由器与所述路由器连接,所述Aurora接口与所述核心路由器连接,
所述模数转换芯片,用于采集数据,并传输给所述路由器;
所述路由器,用于接收所述模数转换芯片采集的数据,并传输给所述核心路由器。
其中,所述基于NoC的高速数据采集系统还包括上位机,所述上位机与所述SFP光电转换接口连接,
所述上位机,用于接收并处理光电转换后的数据,同时进行保存。
本发明的一种基于NoC的高速数据采集系统与上位机通信接口控制器包括模数转换芯片、路由器、核心路由器、Aurora接口和SFP光电转换接口,所述Aurora接口包括资源节点接收接口模块、时钟和复位模块和数据传输模块,所述数据传输模块与所述资源节点接收接口模块和所述时钟和复位模块连接,将所述模数转换芯片采集到的数据通过所述路由器传输到所述核心路由器,在数据顺序正确的情况下,所述资源节点接收接口模块将从所述核心路由器发送过来的数据传给所述数据传输模块;并由所述时钟和复位模块产生所述数据传输模块所需要的时钟和复位;然后由所述数据传输模块将传来的低速并行数据变为高速串行数据通过所述SFP光电转换接口发送给上位机进行处理,降低系统功耗和整体开发难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的一种上位机通信接口控制器的结构示意图。
图2是本发明提供的一种基于NoC的高速数据采集系统的结构示意图。
图3是本发明提供的资源节点接收接口模块图。
图4是本发明提供的时钟和复位模块。
图5是本发明提供的数据传输模块。
1-模数转换芯片、2-路由器、3-核心路由器、4-Aurora接口、5-数据交互接口、6-SFP光电转换接口、7-上位机、8-资源节点接收接口模块、9-时钟和复位模块、10-数据传输模块、11-存储单元、12-请求单元、13-第一时钟单元、14-指示单元、15-第二时钟单元、16-第一复位单元、17-第三时钟单元、18-第二复位单元、19-信号单元、20-输出单元。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
请参阅图1,本发明提供一种上位机通信接口控制器,所述上位机通信接口控制器包括核心路由器3、数据交互接口5、Aurora接口4和SFP光电转换接口6,所述数据交互接口5与所述核心路由器3连接,所述Aurora接口4与所述数据交互接口5连接,所述SFP光电转换接口6与所述Aurora接口4连接,
所述核心路由器3,用于在所述数据顺序正确的情况下,将外部采集的数据传输给所述Aurora接口4;
所述数据交互接口5,用于将所述核心路由器3里的数据传输给所述Aurora接口4;
所述Aurora接口4,用于将接收的所述数据转换为高速串行数据发送出去;
所述所述SFP光电转换接口6,用于将所述Aurora接口4发出的数据进行光电转换。
在本实施方式中,所述上位机通信接口控制器包括核心路由器3、数据交互接口5、Aurora接口4和SFP光电转换接口6,所述数据交互接口5与所述核心路由器3连接,所述Aurora接口4与所述数据交互接口5连接,所述SFP光电转换接口6与所述Aurora接口4连接,通过所述核心路由器3将接收到的数据在保证数据顺序正常的情况下,通过所述数据交互接口5将外部数据传输至所述Aurora接口4中,所述Aurora接口4将低速并行的外部数据转换为高速串行数据后,由所述SFP光电转换接口6进行光电转换和传输,降低系统功耗和整体开发难度。
进一步的,所述Aurora接口4包括资源节点接收接口模块8、时钟和复位模块9和数据传输模块10,所述数据传输模块10与所述资源节点接收接口模块8和所述时钟和复位模块9连接,所述资源节点接收接口模块8与所述核心路由器3连接,所述数据传输模块10与所述SFP光电转换接口6连接,
所述资源节点接收接口模块8,用于接收外部采集的数据,并传输给所述AuroraIP核;
所述时钟和复位模块9,用于产生所述Aurora IP核需要的时钟和复位数据;
所述数据传输模块10,用于将所述资源节点接收接口模块8传来的低速并行数据变为高速串行数据发送出去。
在本实施方式中,所述Aurora接口4包括资源节点接收接口模块8、时钟和复位模块9和数据传输模块10,所述数据传输模块10与所述资源节点接收接口模块8和所述时钟和复位模块9连接,所述资源节点接收接口模块8与所述核心路由器3连接,所述数据传输模块10与所述SFP光电转换接口6连接,其中,所述时钟和复位模块为Aurora_Ctrl模块,所述数据传输模块为Aurora8B/10B Core模块。所述数据传输模块10具有Aurora IP核,在外部采集的数据顺序正确的情况下,所述资源节点接收接口模块8将从外部采集的数据传给所述数据传输模块10中的所述Aurora IP核;并由所述时钟和复位模块9产生所述Aurora IP核所需要的时钟和复位;然后由所述数据传输模块10将传来的低速并行数据变为高速串行数据发送给上位机7进行处理,完全自主设计了基于NoC的高速数据采集系统中作为核心路由器3的资源节点控制器的内部结构,该结构能够更高效、简洁,降低系统功耗和整体开发难度。
进一步的,所述资源节点接收接口模块8包括请求单元12、第一时钟单元13、指示单元14和存储单元11,所述请求单元12与所述核心路由器3和所述数据传输模块10连接,所述第一时钟单元13与所述存储单元11连接,所述指示单元14与所述数据传输模块10连接,所述存储单元11与所述核心路由器3连接,
所述请求单元12,用于向所述核心路由器3和所述数据传输模块10发送接收数据信号;
所述第一时钟单元13,用于提供有效时钟;
所述指示单元14,用于指示所述数据传输模块是10否正常;
所述存储单元11,用于用于与所述核心路由器3进行带宽匹配
在本实施方式中,如图3资源节点接收接口模块8所示,所述资源节点接收接口模块8包括请求单元12、第一时钟单元13、指示单元14和存储单元11,所述请求单元12与所述核心路由器3和所述数据传输模块10连接,所述第一时钟单元13与所述存储单元11连接,所述指示单元14与所述数据传输模块10连接,所述存储单元11与所述核心路由器3连接,主要功能是将从路由器2发送过来的ADC采集的数据传给Aurora IP核,其内部有一个用于核心路由器3和Aurora接口4间带宽匹配的存储单元11,设置其深度为m个。信号端口详细解释如下:
所述请求单元12的详细解释为:
Router_data_DN_ready:核心路由器3中数据准备好发送标志信号。核心路由器3输出缓冲器中有数据时表示已经准备好数据可以向Aurora接口4发送数据了;此时Router_data_DN_ready信号为有效状态否则为无效状态。
DDI_Read_Router_req:读核心路由器3中数据的请求信号。当资源节点接收接口模块8中存储单元11的为空时,请求路由器发送数据到Aurora接口4中。
s_axi_tx_tready:数据传输模块10准备好接收数据的有效信号。该信号为高时数据传输模块10才能够接收资源节点接收接口模块8发过来的数据。
所述第一时钟单元13的详细解释如下:
CLK_communication:同步于核心路由器3中有效数据的通信时钟,也作为资源节点接收接口模块8中存储单元11的写时钟。
user_clk_out:Aurora IP核输出的用户时钟。用于给用户提供工作的时钟,也作为资源节点接收接口模块8中存储单元11的读时钟。
所述指示单元14的详细解释如下:
DN_First_Flit_flag:接收头微片标志信号,只在第一个有效数据时为高。
tx_lane_up:物理层通信正常指示信号。该信号为高时表明Aurora IP核物理层通信正常。
tx_channel_up:链路层通信正常指示信号。该信号为高时表明Aurora IP核链路层解析的数据正常。
s_axi_tx_tvalid:数据有效标志信号。该信号也是资源节点接收接口模块8中存储单元11的读使能信号,为高时表示发送的数据是有效的。
所述存储单元11的详细解释如下:
DN_data_Bus_fm_Router[n-1:0]:将核心路由器3接收过来的n位并行ADC采集的数据传给资源节点接收接口模块8中存储单元11。
DN_data_Bus_effective:接收核心路由器3中数据的有效标志信号,也作为资源节点接收接口模块8中存储单元11的写使能信号。
s_axi_tx_tdata[n-1:0]:资源节点接收接口模块8中存储单元11读出的并行n位有效数据,发送给数据传输模块10。
工作过程如下:资源节点接收接口模块8首先检测核心路由器3中的数据请求信号Router_data_DN_ready是否有效,若Router_data_DN_ready信号有效则对核心路由器3发出请求,使DDI_Read_Router_req信号有效,当DN_data_Bus_effective有效时在时钟CLK_communication的伴随下将接收的DN_data_Bus_fm_Router[n-1:0]数据存入资源接收接口模块8的存储单元11中。当DN_First_Flit_flag为高电平时表示接收的数据为头微片,直到DN_data_Bus_effective无效时接收完尾微片,每个微片有8个n位有效数据,当资源节点接收接口模块8中的存储单元11存储m-8个数据时,可以对资源节点接收接口模块8中的存储单元11进行读操作了(因为写存储单元11的速率慢,读存储单元11的速率快,写可以一直进行,对于读来说资源节点接收接口模块8中存储单元11数据的个数大于或等于m-8就启动读,小于m-8就停止读)。
对于资源节点接收接口模块8读存储单元11的操作,需要在tx_lane_up和tx_channel_up同时拉高且s_axi_tx_tready信号有效且资源节点接收接口模块8中存储单元11数据的个数大于或等于m-8启动读使能rx_en,也就是s_axi_tvalid信号。
进一步的,所述时钟和复位模块9包括第二时钟单元15和第一复位单元16,所述第二时钟单元15和所述第一复位单元16均与所述数据传输模块10连接,
所述第二时钟单元15,用于向所述数据传输模块10提供时钟;
所述第一复位单元16,用于复位所述数据传输模块10。
在本实施方式中,如图4所示的时钟和复位模块9图所示,所述时钟和复位模块9包括第二时钟单元15和第一复位单元16,所述第二时钟单元15和所述第一复位单元16均与所述数据传输模块10连接,
其中,所述第二时钟单元15的解释如下:
sys_clk:系统时钟,用于提供给时钟和复位模块9中的锁相环,以产生其供给Aurora IP核所需的时钟。
init_clk_in:用于Aurora IP核中初始化和产生复位的时钟。
drpclk_in:用于Aurora IP核中DRP配置的时钟。
user_clk_out:Aurora IP核输出的用户时钟。用于给用户提供工作的时钟,也作为资源节点接收接口模块8中存储单元11的读时钟。
所述第一复位单元16的详细解释如下:
tx_system_reset:用于复位整个Aurora IP核的tx通道,高电平有效。
gt_reset:用于复位Aurora IP核中的高速收发器,高电平有效。
工作过程如下:系统时钟先输入给时钟和复位模块9中的锁相环,该锁相环分出init_clk_in和drp_clk_in两个同频的时钟给数据传输模块10,同时在init_clk_in和Aurora IP核提供的user_clk_out时钟下产生tx_system_reset和gt_reset复位信号,并将其传给时钟和复位模块9。
复位时要求先使tx_system_reset在user_clk_out时钟下拉高至少128个周期后使gt_reset在init_clk_in时钟下拉高至少128个周期,复位的过程才能够有效。复位释放时要求在gt_reset为低电平后立刻使tx_system_reset在user_clk_out时钟下继续拉高至少128个周期后才能拉低,否则不能够正确复位。产生tx_system_reset、gt_reset和相关计数器的复位均用时钟和复位模块9中的锁相环的loceked信号。
进一步的,所述数据传输模块10包括第三时钟单元17、第二复位单元18、信号单元19和输出单元20,所述第三时钟单元17与所述第二时钟单元15连接,所述第二复位单元18与所述第一复位单元16连接,所述信号单元19与所述输出单元20连接,所述输出单元20与所述SFP光电转换接口6连接,
所述第三时钟单元17,用于产生所述数据传输模块10所需的时钟;
所述第二复位单元18,用于使所述数据传输模块10复位;
所述信号单元19,用于指示所述数据传输模块10是否正常;
所述输出单元20,用于将数据转变为高速串行数据发送至所述SFP光电转换接口6。
在本实施方式中,如图5所提供的数据传输模块10所示,所述数据传输模块10包括第三时钟单元17、第二复位单元18、信号单元19和输出单元20,所述第三时钟单元17与所述第二时钟单元15连接,所述第二复位单元18与所述第一复位单元16连接,所述信号单元19与所述输出单元20连接,所述输出单元20与所述SFP光电转换接口6连接,主要由Aurora IP核构成,用于将资源节点接收接口模块8传来的低速并行数据变为高速串行数据发送出去。
所述第三时钟单元17的详细解释如下:
init_clk_in:用于Aurora IP核初始化和产生复位的时钟,由时钟和复位模块9中的锁相环产生。
drpclk_in:用于Aurora IP核中DRP配置的时钟,由时钟和复位模块9中的锁相环产生。
gt_refclk1_p:提供给Aurora IP核中高速收发器的参考差分时钟P端。
gt_refclk1_n:提供给Aurora IP核中高速收发器的参考差分时钟N端。
user_clk_out:Aurora IP核输出的用户时钟。用于给用户提供工作的时钟,也作为资源节点接收接口模块8中存储单元11的读时钟。
所述第二复位单元18的详细解释如下:
tx_system_reset:用于复位整个Aurora IP核的tx通道,高电平有效。
gt_reset:用于复位Aurora IP核中的高速收发器,高电平有效。
所述信号单元19的详细解释如下:
s_axi_tx_tdata[n-1:0]:发送给数据传输模块10的并行n位有效数据。
s_axi_tx_tvalid:数据有效标志信号。该信号也是资源节点接收接口模块8中存储单元11的读使能信号,为高时表示发送的数据是有效的。
s_axi_tx_tready:数据传输模块10准备好接收数据的有效信号。该信号为高时数据传输模块10才能够接收资源节点接收接口模块8发过来的数据。
tx_lane_up:物理层通信正常指示信号。该信号为高时表明Aurora IP核物理层通信正常。
tx_channel_up:链路层通信正常指示信号。该信号为高时表明Aurora IP核链路层解析的数据正常。
所述输出单元20的详细解释如下:
txp:连接到SFP光电转换接口6的串行数据差分P端。
txn:连接到SFP光电转换接口6的串行数据差分N端。
工作过程如下:该部分主要是配置符合系统要求的Aurora IP核参数,一对差分参考时钟gt_refclk1由外部晶振提供;初始化和产生复位的时钟init_clk_in和DRP配置的时钟drp_clk_in由时钟和复位模块9提供;DataFlow Mode采用TX_only Simplex单工只发送模式;Interface采用更简洁、扩展性更高的AXI-Stream总线的Streaming模式;一个Aurora接口4只使用一个通道。数据传输模块10将传来的低速并行数据变为高速串行数据通过SFP发送至上位机7进行数据处理。
当各时钟有效、复位结束后且当tx_lane_up和tx_channel_up同时有效时整个Aurora接口4部分开始工作,数据传输模块10中的s_axi_tx_tready准备好接收数据的信号有效,并将该信号发送给资源节点接收接口模块8,然后等待s_axi_tx_tdata[n-1:0]数据和s_axi_tx_tvalid数据有效标志信号的到来,并通过Aurora IP核将低速并行数据变为高速串行数据发送给SFP光电转换接口6并进一步将数据传输到上位机7做处理。
请参阅图2,本发明提供一种基于NoC的高速数据采集系统,所述基于NoC的高速数据采集系统包括模数转换芯片1、路由器2和所述上位机通信接口控制器,所述模数转换芯片1与所述路由器2连接,所述核心路由器3与所述路由器2连接,
所述模数转换芯片1,用于采集数据,并传输给所述路由器2;
所述路由器2,用于接收所述模数转换芯片1采集的数据,并传输给所述核心路由器3。
在本实施方式中,所述基于NoC的高速数据采集系统包括模数转换芯片1、路由器2和上位机通信接口控制器,所述模数转换芯片1与所述路由器2连接,所述核心路由器3与所述路由器2连接,如图2所提供的基于NoC的高速数据采集系统所示,以3×3mesh架构的NoC为例,首先通过所述模数转换芯片1采集外部数据,然后传输给所述路由器2,之后再传输至所述核心路由器3,每个核心路由器3都各自挂载一个Aurora接口4,即将Aurora接口4映射为三个核心路由器3的资源节点。基于NoC的高速数据采集系统将三对ADC采集的数据分别传给各自的核心路由器3,每个核心路由器3接收到数据后在保证其数据顺序正确的情况下再将其传给Aurora接口4,其中,Aurora接口4包括资源节点接收接口模块8、时钟和复位模块9和数据传输模块10,简化了在基于NoC的高速数据采集系统与上位机7数据交互的资源节点所使用的通信接口协议,降低了整体的开发难度和周期,在基于NoC的高速数据采集系统与上位机7数据交互的资源节点所使用的通信接口协议的基础上减少了对FPGA内部的逻辑资源消耗,也在一定程度上降低了系统功耗。
进一步的,所述基于NoC的高速数据采集系统还包括上位机7,所述上位机7与所述SFP光电转换接口6连接,
所述上位机7,用于接收并处理光电转换后的数据,同时进行保存。
在本实施方式中,所述基于NoC的高速数据采集系统还包括上位机7,所述上位机7与所述SFP光电转换接口6连接,利用所述上位机7接受经过所述SFP光电转换接口6转换后的数据,然后对所述数据进行处理,并保存于所述上位机7中,方便后续的检查。
本发明的一种基于NoC的高速数据采集系统与上位机通信接口控制器,包括模数转换芯片1、路由器2、核心路由器3、Aurora接口4和SFP光电转换接口6,所述Aurora接口4包括资源节点接收接口模块8、时钟和复位模块9和数据传输模块10,所述数据传输模块10与所述资源节点接收接口模块8和所述时钟和复位模块9连接,将所述模数转换芯片1采集到的数据通过所述路由器2传输到所述核心路由器3,在数据顺序正确的情况下,所述资源节点接收接口模块8将从所述核心路由器3发送过来的数据传给所述数据传输模块10;并由所述时钟和复位模块9产生所述数据传输模块10所需要的时钟和复位;然后由所述数据传输模块10将传来的低速并行数据变为高速串行数据通过所述SFP光电转换接口6发送给上位机7进行处理,降低系统功耗和整体开发难度。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。
Claims (6)
1.一种上位机通信接口控制器,其特征在于,所述上位机通信接口控制器包括核心路由器、数据交互接口、Aurora接口和SFP光电转换接口,所述数据交互接口与所述核心路由器连接,所述Aurora接口与所述数据交互接口连接,所述SFP光电转换接口与所述Aurora接口连接,
所述核心路由器,用于在数据顺序正确的情况下,将外部采集的数据传输给所述Aurora接口;
所述数据交互接口,用于将所述核心路由器里的数据传输给所述Aurora接口;
所述Aurora接口,用于将接收的所述数据转换为高速串行数据发送出去;
所述SFP光电转换接口,用于将所述Aurora接口发出的数据进行光电转换;
所述Aurora接口包括资源节点接收接口模块、时钟和复位模块和数据传输模块,所述数据传输模块与所述资源节点接收接口模块和所述时钟和复位模块连接,所述资源节点接收接口模块与所述核心路由器连接,所述数据传输模块与所述SFP光电转换接口连接,
所述资源节点接收接口模块,用于接收外部采集的数据,并传输给所述数据传输模块;
所述时钟和复位模块,用于产生所述数据传输模块需要的时钟和复位数据;
所述数据传输模块,用于将所述资源节点接收接口模块传来的低速并行数据变为高速串行数据发送出去。
2.如权利要求1所述的上位机通信接口控制器,其特征在于,所述资源节点接收接口模块包括请求单元、第一时钟单元、指示单元和存储单元,所述请求单元与所述核心路由器和所述数据传输模块连接,所述第一时钟单元与所述存储单元连接,所述指示单元与所述数据传输模块连接,所述存储单元与所述核心路由器连接,
所述请求单元,用于向所述核心路由器和所述数据传输模块发送接收数据信号;
所述第一时钟单元,用于提供有效时钟;
所述指示单元,用于指示所述数据传输模块是否正常;
所述存储单元,用于与所述核心路由器进行带宽匹配。
3.如权利要求1所述的上位机通信接口控制器,其特征在于,所述时钟和复位模块包括第二时钟单元和第一复位单元,所述第二时钟单元和所述第一复位单元均与所述数据传输模块连接,
所述第二时钟单元,用于向所述数据传输模块提供时钟;
所述第一复位单元,用于复位所述数据传输模块。
4.如权利要求3所述的上位机通信接口控制器,其特征在于,所述数据传输模块包括第三时钟单元、第二复位单元、信号单元和输出单元,所述第三时钟单元与所述第二时钟单元连接,所述第二复位单元与所述第一复位单元连接,所述信号单元与所述输出单元连接,所述输出单元与所述SFP光电转换接口连接,
所述第三时钟单元,用于产生所述数据传输模块所需的时钟;
所述第二复位单元,用于使所述数据传输模块复位;
所述信号单元,用于指示所述数据传输模块是否正常;
所述输出单元,用于将数据转变为高速串行数据发送至所述SFP光电转换接口。
5.一种基于NoC的高速数据采集系统,其特征在于,所述基于NoC的高速数据采集系统包括模数转换芯片、路由器和上位机通信接口控制器,所述模数转换芯片与所述路由器连接,核心路由器与所述路由器连接,Aurora接口与所述核心路由器连接,
所述模数转换芯片,用于采集数据,并传输给所述路由器;
所述路由器,用于接收所述模数转换芯片采集的数据,并传输给所述核心路由器;
所述Aurora接口包括资源节点接收接口模块、时钟和复位模块和数据传输模块,所述数据传输模块与所述资源节点接收接口模块和所述时钟和复位模块连接,所述资源节点接收接口模块与所述核心路由器连接,所述数据传输模块与SFP光电转换接口连接,
所述资源节点接收接口模块,用于接收外部采集的数据,并传输给所述数据传输模块;
所述时钟和复位模块,用于产生所述数据传输模块需要的时钟和复位数据;
所述数据传输模块,用于将所述资源节点接收接口模块传来的低速并行数据变为高速串行数据发送出去。
6.如权利要求5所述的基于NoC的高速数据采集系统,其特征在于,所述基于NoC的高速数据采集系统还包括上位机,所述上位机与SFP光电转换接口连接,
所述上位机,用于接收并处理光电转换后的数据,同时进行保存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010262036.2A CN111475460B (zh) | 2020-04-06 | 2020-04-06 | 基于NoC的高速数据采集系统与上位机通信接口控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010262036.2A CN111475460B (zh) | 2020-04-06 | 2020-04-06 | 基于NoC的高速数据采集系统与上位机通信接口控制器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111475460A CN111475460A (zh) | 2020-07-31 |
CN111475460B true CN111475460B (zh) | 2023-08-29 |
Family
ID=71750510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010262036.2A Active CN111475460B (zh) | 2020-04-06 | 2020-04-06 | 基于NoC的高速数据采集系统与上位机通信接口控制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111475460B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113093585A (zh) * | 2021-03-03 | 2021-07-09 | 桂林电子科技大学 | 基于NoC的高速数据采集系统与上位机通信接口控制器 |
CN113079100A (zh) * | 2021-03-03 | 2021-07-06 | 桂林电子科技大学 | 一种用于高速数据采集的NoC路由器 |
CN114637710B (zh) * | 2022-03-17 | 2023-05-30 | 桂林电子科技大学 | 一种基于异构平台的高速数据采集与处理系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101354694A (zh) * | 2007-07-26 | 2009-01-28 | 上海红神信息技术有限公司 | 基于mpu架构的超高扩展超级计算系统 |
CN103138866A (zh) * | 2013-03-18 | 2013-06-05 | 武汉虹信通信技术有限责任公司 | 一种时钟同步的sfp电口装置及系统 |
CN103412849A (zh) * | 2013-08-02 | 2013-11-27 | 桂林电子科技大学 | ARM处理器的NoC资源网络接口及其驱动方法 |
CN106160867A (zh) * | 2015-04-24 | 2016-11-23 | 中兴通讯股份有限公司 | 光接入模块 |
CN208061199U (zh) * | 2018-05-10 | 2018-11-06 | 安徽雷索信息科技有限公司 | 一种多通道高速数据分发装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090310489A1 (en) * | 2008-06-17 | 2009-12-17 | Bennett Andrew M | Methods and apparatus using a serial data interface to transmit/receive data corresponding to each of a plurality of logical data streams |
-
2020
- 2020-04-06 CN CN202010262036.2A patent/CN111475460B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101354694A (zh) * | 2007-07-26 | 2009-01-28 | 上海红神信息技术有限公司 | 基于mpu架构的超高扩展超级计算系统 |
CN103138866A (zh) * | 2013-03-18 | 2013-06-05 | 武汉虹信通信技术有限责任公司 | 一种时钟同步的sfp电口装置及系统 |
CN103412849A (zh) * | 2013-08-02 | 2013-11-27 | 桂林电子科技大学 | ARM处理器的NoC资源网络接口及其驱动方法 |
CN106160867A (zh) * | 2015-04-24 | 2016-11-23 | 中兴通讯股份有限公司 | 光接入模块 |
CN208061199U (zh) * | 2018-05-10 | 2018-11-06 | 安徽雷索信息科技有限公司 | 一种多通道高速数据分发装置 |
Non-Patent Citations (1)
Title |
---|
李维明 等."基于Aurora协议的高速通信技术的研究".《集成电路应用》.2013,第39卷(第12期),37-40. * |
Also Published As
Publication number | Publication date |
---|---|
CN111475460A (zh) | 2020-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111475460B (zh) | 基于NoC的高速数据采集系统与上位机通信接口控制器 | |
JP4732594B2 (ja) | 複数ギガビットイーサネット(r)アーキテクチャの方法および装置 | |
CN103825696B (zh) | 一种基于fpga实现光纤高速实时通信的装置 | |
CN111131091A (zh) | 一种面向片上网络的片间互连方法和系统 | |
CN108683536B (zh) | 异步片上网络的可配置双模式融合通信方法及其接口 | |
CN105426329A (zh) | 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法 | |
JP2002044111A (ja) | 最少の待ち時間を持つクロックドメイン間の通信インタフェース | |
CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
CN113572486A (zh) | 具有低速SerDes接口的发送器、接收器及其电路设计方法 | |
US20230394006A1 (en) | Fpga-based usb 3.0/3.1 control system | |
CN103078667A (zh) | 一种基于超五类线的lvds高速数据传输方法 | |
CN201910048U (zh) | 一种lvds节点模块 | |
CN116506524A (zh) | 一种毫米波雷达数据采集卡及其数据采集控制方法 | |
CN112468162B (zh) | 双发万兆网中频信号处理机和双路径系统及数据传输方法 | |
CN113726693B (zh) | 一种fpga片间低速并行异步通信方法及通信系统 | |
CN106341153A (zh) | 一种高速收发器 | |
EP1361777B1 (en) | A synchronous communication protocol for asynchronous devices | |
CN114637710B (zh) | 一种基于异构平台的高速数据采集与处理系统 | |
CN219227609U (zh) | 基于光纤介质的jesd204b数据传输系统 | |
US20110173481A1 (en) | Frequency adapter utilized in high-speed internal buses | |
CN113490080A (zh) | 一种多端口fc交换主机及交换方法 | |
Kim et al. | Optical network-based PET DAQ system: One fiber optical connection | |
Liao et al. | An efficient and low-overhead chip-to-chip interconnect protocol design for NoC | |
CN110995604A (zh) | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 | |
CN218829985U (zh) | 可集成于SoC系统的千兆以太网MAC控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200731 Assignee: Guangxi Jingteng Medical Technology Co.,Ltd. Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY Contract record no.: X2023980044846 Denomination of invention: High speed data acquisition system based on NoC and communication interface controller with upper computer Granted publication date: 20230829 License type: Common License Record date: 20231031 |
|
EE01 | Entry into force of recordation of patent licensing contract |