CN208061199U - 一种多通道高速数据分发装置 - Google Patents

Abstract

本实用新型提供一种多通道高速数据分发装置。其中前端设备和后端设备均通过光纤连接到光电转换模块，光电转换模块连接到可编程门阵列(FPGA)上，光电转换模块为输入输出复用模块；时钟模块与FPGA连接，负责系统的内时钟的产生；Nor Flash与FPGA连接，用来存储FPGA的固件；SDRAM用来存储MCU处理器上的软件功能模块；FPGA与MCU通过LBC总线进行连接；FPGA采用Aurora协议，通过光口与前端设备进行数据的收发通信，并完成数据的编解码打包以及数据的分发；MCU处理器接收发送网络和串口发来的数据包，完成命令的解释和执行，负责系统的管理、状态的上报。

Description

一种多通道高速数据分发装置

技术领域

本实用新型涉及数据传输技术领域，具体为一种多通道高速数据分发装置。

背景技术

Aurora协议是一种可扩展的开放的链路层协议，该协议采用点对点的串行传输方式，实现高速数据的传输。该协议固化了GTP硬核，能够灵活地用于扩展光纤传输信道的数量进行多通道绑定，实现数据传输的无缝带宽优化，并且在满足用户应用设计的同时简化了用户接口，光纤传输以光导纤维为介质进行的数据、信号传输，而光纤传输一般使用光缆进行，单根光导纤维的数据传输速率能达几Gbps，在不使用中继器的情况下，传输距离能达几十公里。

公开号为CN102681971A一种基于aurora协议进行FPGA板间高速互连的设计方法,数据处理传输过程：来自另一块板卡的光纤信号首先进入QSFP模块，然后在FPGA中通过Aurora协议提取数据，具体数据处理是，电信号进入FPGA的PMA，在PMA中进行数据的并串转换，进行数据和时钟恢复，然后数据流进入PCS中，在PCS中进行块同步，去扰码，补偿，最后解码，传递给FPGA逻辑单元进行使用，并传递给数据中心。数据发送过程：和接受数据是相反的过程，来自FPGA内部逻辑的数据，运用Aurora协议进行处理，处理过程是，数据进入到PCS中，进行编码，扰码等等，完成后，进入PMA中，进行串并转换后，发送到QSFP，在进行光电转换，等待另一终端的接收。此实用新型在进行数据传输时采用的是单通道的方式对数据进行传输，这样在传输数据时会出现传输速度慢的情况。

实用新型内容

本实用新型的目的在于提供一种多通道高速数据分发装置，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种多通道高速数据分发装置，包括可编程门阵列FPGA、MCU处理器、光电转换模块、Nor Flash存储器、时钟模块、SDRAM存储器、前端设备和后端设备，其中：

所述光电转换模块、Nor Flash存储器、时钟模块电性连接在可编程门阵列FPGA上，前端设备通过光纤连接在光电转换模块上，所述可编程门阵列与MCU处理器之间通过LBC总线连接，所述的SDRAM存储器电性连接在MCU处理器上；

在数据接收模式下，FPGA通过GTX接收前端设备的4到8路数据并对数据进行编码打包，将打包后的数据传输至后端设备内；

在数据发送模式下，对后端设备中的数据进行寻址，获取后端设备中的数据并对数据进行分包、解码，接着将数据通过光电转换模块传送至前端设备中。

优选的，所述Nor Flash存储器内存储着GTX、FIFO、逻辑控制模块、数据打包模块以及Aurora协议。

优选的，所述可编程门阵列FPGA与MCU处理器之间LBC的方式传输数据。

优选的，所述MCU处理器与后端设备之间通过SRIO协议传递数据。

优选的，所述可编程门阵列FPGA型号为XC5VLX330T。

优选的，所述MCU处理器型号为PPC 8377。

优选的，所述Nor Flash存储器型号为S29GL01G。

优选的，所述SDRAM存储器型号为CY7C1471V33。

优选的，所述时钟模块型号为SIT8008AI-40M。

与现有技术相比，本实用新型的有益效果是：

本实用新型在数据接收模式下，可编程门阵列通过GTX接收4到8路数据到片内FIFO中，通过数据打包模块重新打包数据，通过Aurora分发到可编程门阵列内的ram存储器内；在数据发送模式下，可编程门阵列通过Aurora读取可编程门阵列内的ram存储器内的数据，重新生成4到8路数据，发送至FIFO中，GTX将缓存的数据发送出去，由于在传输数据是采用的多通道进行传输，进而增加了传输数据的速度，提高了传输的效率。

附图说明

图1为本实用新型结构框图；

图2为本实用新型的功能逻辑图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例：

请参阅图1和图2，本实用新型提供一种技术方案：

一种多通道高速数据分发装置，包括可编程门阵列FPGA、MCU处理器、光电转换模块、Nor Flash存储器、时钟模块、SDRAM存储器、前端设备和后端设备，其中：

光电转换模块和Nor Flash存储器电性连接在可编程门阵列上，其中Nor Flash存储器的型号为S29GL01G，光电转换模块用于将光纤输入信号转换成电信号或者将电信号转换成光信号，Nor Flash存储器内存储着GTX、高速通道控制器、并行通道控制器、通道路由控制器、编解码控制器的实例，FPGA用于对光口输入数据的接收、数据重新分发到存储模块以及负责读取存储模块数据并送入到外部设备中，前端设备通过光纤连接在光电转换模块上，FPGA与MCU处理器之间通过LBC总线连接，其中MCU处理器用于接收发送网络和串口发来的数据包，完成命令的解释和执行，负责系统的管理、状态的上报，SDRAM存储器电性连接在MCU处理器上，型号为CY7C1471V33，用来存储MCU软件实例。

在数据接收模式下，前端设备将数据通过光纤传送到光电转换模块上，FPGA通过GTX高速串行通道对4至8路的光纤数据转换的电信号进行接收，同时前端设备通过TTL信号传送数据采集启动信号，FPGA利用时钟下降沿对4至8路光纤数据进行同步，并对4至8路的光纤数据进行编解码，由通道路由控制器完成后端存储设备中逻辑地址与物理地址之间的转换，然后将编解码后的数据通过高速串行通道分发至后端设备中存储。

在数据发送模式下，多通道高速数据分发装置通过网络或串口接收启动指令，并将指令中的数据逻辑地址转换为后端存储设备中的物理地址，对后端存储设备进行寻址，读出该地址处的数据，对数据进行解码，完成并串转换，将解码后的数据通过4至8路高速串行通道传送至光电转换模块上，通过TTL信号控制多路通道的同步打出，实现数据的回送。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种多通道高速数据分发装置，包括可编程门阵列FPGA、MCU处理器、光电转换模块、Nor Flash存储器、时钟模块、SDRAM存储器、前端设备和后端设备，其特征在于：

所述光电转换模块、Nor Flash存储器、时钟模块电性连接在可编程门阵列FPGA上，前端设备通过光纤连接在光电转换模块上，所述可编程门阵列与MCU处理器之间通过LBC总线连接，所述的SDRAM存储器电性连接在MCU处理器上；

在数据接收模式下，FPGA通过GTX接收前端设备的4到8路数据并对数据进行编码打包，将打包后的数据传输至后端设备内；

在数据发送模式下，对后端设备中的数据进行寻址，获取后端设备中的数据并对数据进行分包、解码，接着将数据通过光电转换模块传送至前端设备中。

2.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述Nor Flash存储器内存储着GTX、FIFO、逻辑控制模块、数据打包模块以及Aurora协议。

3.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述可编程门阵列FPGA与MCU处理器之间LBC的方式传输数据。

4.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述MCU处理器与后端设备之间通过SRIO协议传递数据。

5.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述可编程门阵列FPGA型号为XC5VLX330T。

6.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述MCU处理器型号为PPC 8377。

7.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述Nor Flash存储器型号为S29GL01G。

8.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述SDRAM存储器型号为CY7C1471V33。

9.根据权利要求1所述的一种多通道高速数据分发装置，其特征在于：所述时钟模块型号为SIT8008AI-40M。