CN102510322A - Io接口板卡和利用io接口板卡进行数据传输的方法 - Google Patents

Abstract

本发明提供了一种IO接口板卡及利用IO接口板卡进行数据传输的方法，板卡上的传输控制芯片通过一个第一接口接收输入的命令字，对命令字进行解析后，获得传输协议信息及接口信息，输出传输协议信息及接口信息至数据处理芯片；数据处理芯片在板卡上电后，加载第一存储芯片保存的传输协议及配置信息，完成初始化；根据传输协议信息及接口信息，获得已加载的传输协议，通过第一接口接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，通过电平转换芯片，输出封装数据至与接口信息对应的第二接口，将传输状态字输出至传输控制芯片。采用本发明的板卡及方法，能够提高通用性，降低工作量和设计成本。

Description

IO接口板卡和利用IO接口板卡进行数据传输的方法

技术领域

本发明涉及接口板卡技术，特别涉及一种输入输出(IO)接口板卡和利用IO接口板卡进行数据传输的方法。

背景技术

在雷达信号处理、图像处理和移动通信等领域，完成任何一个信号的采集、处理、存储、控制及回放，都需要多个系统或设备间进行相关的数据传输、交换、同步等操作，虽然不同系统或设备间传输的数据内容和数据率等各有不同，但数据传输的硬件接口和传输协议具有一定的标准性和通用性。

图1为现有的IO接口板卡的结构示意图。现结合图1，对现有的IO接口板卡进行说明，具体如下：

现有的IO接口板卡包括第一接口10、电平转换芯片11和第二接口12。其中，电平转换芯片11用以将输入的差分信号转换为单端信号输出；第一接口10输入的为单端信号，第二接口12输出的为差分信号，则电平转换芯片11可采用DS26LV31芯片；第二接口12输入的为差分信号，第一接口10输出的为单端信号，则电平转换芯片11可采用DS26LV32芯片。通过图1所示现有的IO接口板卡，能够实现差分信号到单端信号的转换。

现有IO接口板卡不能集高速、低速、并口、串口、AD/DA、图像处理等接口于一体，往往根据具体应用的需要，对现有IO接口板卡进行设计，增加了工作量和设计成本，通用性较差。

发明内容

有鉴于此，本发明的目的在于提供一种IO接口板卡，该板卡能够提高通用性，降低工作量和设计成本。

本发明的目的在于提供一种利用IO接口板卡进行数据传输的方法，该方法能够提高通用性，降低工作量和设计成本。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种IO接口板卡，包含电平转换芯片、多个第一接口和多个第二接口，该板卡包含：

第一存储芯片，连接数据处理芯片，保存传输协议及配置信息；

传输控制芯片，连接一个第一接口及数据处理芯片；通过一个第一接口接收输入的命令字，对命令字进行解析后，获得传输协议信息及接口信息，输出传输协议信息及接口信息至数据处理芯片，通过第一接口，输出来自数据处理芯片的传输状态字；

数据处理芯片，连接至少一个第一接口，通过电平转换芯片连接多个第二接口；在板卡上电后，加载第一存储芯片保存的传输协议及配置信息，完成初始化；根据来自传输控制芯片的传输协议信息及接口信息，获得已加载的传输协议，通过第一接口接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，通过电平转换芯片，输出封装数据至与接口信息对应的第二接口，将传输状态字输出至传输控制芯片；

电源模块，为板卡上的芯片进行供电。

较佳地，所述第二接口进一步将外部输入的按照传输协议封装的待传输数据，通过电平转换芯片输出至所述数据处理芯片；

所述数据处理芯片进一步按照传输协议，对来自第二接口的封装数据进行解封装，将解封装数据输出至与其连接的第一接口。

较佳地，该板卡还包含：

至少一个第一光纤接口，连接数据处理芯片，将来自数据处理芯片的封装数据转换为光信号输出；

所述数据处理芯片进一步根据接口信息及第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口。

较佳地，该板卡还包含：

至少一个串行收发器，连接数据处理芯片，按照数据处理芯片的串行数据传输速率及第二光纤接口的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出编码后的封装数据至第二光纤接口；

至少一个第二光纤接口，连接串行收发器，将来自串行收发器的封装数据转换为光信号输出；

所述数据处理芯片进一步根据接口信息及第二光纤接口的串行数据传输速率，对封装数据进行编码，并行输出编码后的封装数据至串行收发器。

较佳地，该板卡还包含：

网络接口，连接网络芯片，根据以太网协议，将来自网络芯片的待传输数据输出至以太网；

网络芯片，建立网络接口与传输控制芯片之间的数据传输通道；

所述传输控制芯片进一步根据传输协议信息及接口信息，确定与接口信息对应的为网络接口，按照传输协议，输出来自第一接口的待传输数据至网络芯片。

较佳地，该板卡还包含：

第二存储芯片，连接传输控制芯片，保存扩展的传输协议及扩展的配置信息；

所述传输控制芯片进一步将来自第一接口的扩展的传输协议及扩展的配置信息写入第二存储芯片；

所述数据处理芯片进一步根据接收到的传输协议信息及接口信息，从第二存储芯片中获得扩展的传输协议及扩展的配置信息并加载。

上述板卡中，所述第二接口为串行接口、并行接口、模数转换器ADC模拟输入接口、数模转换器DAC输出接口或Camera Link输入接口。

上述板卡中，所述数据处理芯片包含：

协议存储模块，连接控制模块，保存控制模块输出的传输协议；

控制模块，连接至少一个第一接口，在板卡上电后，将第一存储芯片保存的传输协议写入协议存储模块，利用第一存储芯片保存的配置信息，完成初始化；根据来自传输控制芯片的传输协议信息，从协议存储模块读取传输协议，通过第一接口接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，根据接口信息，输出封装数据至串并转换接口和/或通用接口；

通用接口，连接电平转换芯片，将封装数据转换为电信号输出至电平转换芯片；

串并转换接口，连接第一光纤接口及串行收发器，根据第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口，和/或根据第二光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，并行地输出编码后的封装数据至串行收发器。

一种利用IO接口板卡进行数据传输的方法，该方法包括：

A、传输控制芯片对来自第一接口的命令字进行解析，获得传输协议信息及接口信息，并输出至数据处理芯片；

B、数据处理芯片根据传输协议信息调用保存的传输协议，对来自第一接口的待传输数据进行封装，按照来自第一接口的系统同步信号及接口信息，确定为第二接口，则输出封装数据至与接口信息对应的第二接口；

C、数据处理芯片输出传输状态字至传输控制芯片，传输控制芯片通过第一接口输出传输状态字。

优选地，所述步骤B进一步包括：

数据处理芯片根据接口信息确定为第一光纤接口，根据接口信息及第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口；

第一光纤接口将封装数据转换为光信号输出。

优选地，所述步骤B进一步包括：

数据处理芯片根据接口信息确定为第二光纤接口，根据接口信息及第二光纤接口的串行数据传输速率，对封装数据进行并串转换及编码，获得一路编码后的封装数据；

数据处理芯片并行地输出多路编码后的封装数据至串行收发器；

串行收发器按照数据处理芯片的串行数据传输速率、及光纤接口的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出一路编码后的封装数据至第二光纤接口；

第二光纤接口将封装数据转换为光信号输出。

由上述的技术方案可见，本发明提供了一种IO接口板卡及利用IO接口板卡进行数据传输的方法，传输控制芯片对命令字进行解析，输出传输协议信息及接口信息至数据处理芯片，数据处理芯片对数据进行协议封装，并将封装数据输出至命令字对应的接口。采用本发明的板卡及方法，数据处理芯片能够通过板卡上的多种接口传输数据，提高了通用性，也降低了再次开发设计的工作量和设计成本。

附图说明

图1为现有的IO接口板卡的结构示意图。

图2为本发明IO接口板卡的结构示意图。

图3为本发明IO接口板卡的实施例一的结构示意图。

图4为本发明利用IO接口板卡进行数据传输的方法流程图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

图2为本发明IO接口板卡的结构示意图。现结合图2，对本发明IO接口板卡进行说明，具体如下：

本发明的IO接口板卡包括：第一接口10、电平转换芯片11、第二接口12、第一存储芯片20、传输控制芯片21、数据处理芯片22及电源模块(图2中未示出)。其中，电源模块为本发明的IO接口板上装设的任一芯片进行供电。

第一存储芯片20连接数据处理芯片21，保存传输协议及配置信息。其中，传输协议为本发明的IO接口板卡与其他板卡或设备传输数据所采用的协议，比如，源同步传输协议、光纤传输协议、Aurora协议等；第一存储芯片20保存的配置信息为对数据处理芯片22设置的用以完成数据传输的程序信息及配置信息。

传输控制芯片21连接第一接口10及数据处理芯片22；通过第一接口10接收输入的命令字，对命令字进行解析后，获得传输协议信息及接口信息，输出传输协议信息及接口信息至数据处理芯片22，通过第一接口10，输出来自数据处理芯片22的传输状态字。其中，命令字可来自于与第一接口10连接的上位机(图2中未示出)；传输协议信息及接口信息确定了数据处理芯片22输出数据所采用的接口；传输控制芯片21将传输状态字通过第一接口10输出至上位机。

数据处理芯片22连接至少一个第一接口10，通过电平转换芯片11连接多个第二接口12；在本发明的IO接口板卡上电后，加载第一存储芯片20保存的传输协议及配置信息，完成初始化；根据来自传输控制芯片21的传输协议信息及接口信息，获得已加载的传输协议，通过第一接口10接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，通过电平转换芯片11，输出封装数据至与接口信息对应的第二接口12，将传输状态字输出至传输控制芯片21。

其中，数据处理芯片22可通过与其连接的一个第一接口10接收待传输数据及系统同步信号，也可通过与其连接的多个第一接口10中的一个接口接收系统同步信号，通过其余的第一接口10接收待传输数据；已加载的传输协议为板卡上电后，保存于数据处理芯片22中的来自第一存储芯片20的传输协议；系统同步信号用以保证传输数据的正确性和准确性。

其中，本发明的第二接口12可为串行接口、并行接口、模数转换器(Analog-to-Digital Converter，ADC)模拟输入接口、数模转换器(Digital-to-Analog Converter，DAC)输出接口或Camera Link输入接口。其中，Camera Link为相机和图像采集卡间采用的连接协议。

另外，除Camera Link输入接口之外的第二接口12，还可将外部输入的按照传输协议进行封装的待传输数据，通过电平转换芯片11输出至数据处理芯片22；数据处理芯片22按照传输协议，对来自第二接口12的封装数据进行解封装，将解封装数据输出至与其连接的第一接口10，或者数据处理芯片22将解封装数据输出至传输控制芯片21，通过传输控制芯片21转发解封装数据至与传输控制芯片21连接的第一接口10。

为了提高通用性，本发明的IO接口板卡还包含：至少一个第一光纤接口23。数据处理芯片22进一步根据接口信息确定为第一光纤接口23，根据其自身的串行数据传输速率及第一光纤接口23的串行数据传输速率，将封装数据进行并串转换和编码，获得一路编码后的封装数据，输出编码后的封装数据至第一光纤接口23；第一光纤接口23连接数据处理芯片22，将来自数据处理芯片22的编码后的封装数据转换为光信号输出。

另外，第一光纤接口23还进一步将外部输入的光信号转换为封装数据，输出封装数据至数据处理芯片22；数据处理芯片22对来自第一光纤接口23的封装数据进行解码、串并转换及解封装，获得待传输数据并输出至与其连接的第一接口10。

为了提高通用性，本发明的IO接口板卡还包含至少一个串行收发器24及至少一个第二光纤接口25；其中，串行收发器24的数量与第二光纤接口25的数量相同。

数据处理芯片22根据接口信息确定为第二光纤接口25，根据其自身的串行数据传输速率及第二光纤接口25的串行数据传输速率，在内部对封装数据进行并串转换及编码，获得一路编码后的封装数据，并行地输出多路编码后的封装数据至串行收发器24。其中，数据处理芯片22的串行数据传输速率远低于第二光纤接口25的串行数据传输速率，则需要串行收发器24改变串行数据传输速率，比如，数据处理芯片22在内部先对多位并行发送的待传输数据进行并串转换，获得一路串行数据，传输速率可为3.125Gbps，再并行地输出多路编码后的封装数据，比如4路3.125Gbps的串行数据，串行收发器24将4路并行数据转换为1路串行数据，传输速率为10.3125Gbps。

串行收发器24连接数据处理芯片22，按照数据处理芯片22的串行数据传输速率及第二光纤接口25的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出编码后的封装数据至第二光纤接口25。其中，串行收发器24将数据处理芯片22输出的多路并行数据转换为一路串行数据，以便串行数据的传输速率满足第二光纤接口25的要求。

第二光纤接口25连接串行收发器24，将来自串行收发器24的编码后的封装数据转换为光信号输出。

为了提高通用性，本发明的IO接口板卡还包含：网络芯片26和网络接口27。

传输控制芯片21根据传输协议信息及接口信息，确定与接口信息对应的为网络接口27，按照传输协议，输出来自第一接口10的待传输数据至网络芯片26。传输控制芯片21还进一步将来自网络芯片26的网络数据，通过与其连接的用以传输数据的第一接口10输出至该系统的其他板卡或设备。

其中，传输控制芯片21中保存有PCI总线协议、串行RapidIO协议及以太网协议；PCI总线协议用以与第一接口10连接的上位机进行命令字和传输状态字的交互；串行RapidIO协议用以与第一接口10连接的系统内的其他板卡进行数据的交互；以太网协议用以与网络芯片26进行网络数据交互。

网络芯片26建立网络接口27与传输控制芯片21之间的数据传输通道。

网络接口27连接网络芯片26，根据以太网协议，将来自网络芯片26的待传输数据输出至以太网。网络接口27还进一步将来自以太网的网络数据输出至网络芯片26。

为了提高通用性和可扩展性，本发明的IO接口板卡还包含：第二存储芯片28。

传输控制芯片22将来自第一接口10的扩展的传输协议及扩展的配置信息写入第二存储芯片28。其中，扩展的传输协议及扩展的配置信息可来自于上位机或该IO接口板卡所在系统内的其他板卡。

第二存储芯片28连接传输控制芯片21，保存扩展的传输协议及扩展的配置信息。其中，扩展的传输协议及扩展的配置信息可为与第一光纤接口23、第二光纤接口25及网络接口27对应的传输协议及配置信息，还可为在本发明IO接口板卡上增设的接口所采用的传输协议及配置信息，在此不再赘述。

数据处理芯片21根据接收到的传输协议信息及接口信息，确定其未保存与传输协议信息对应的传输协议，则从第二存储芯片28中获得扩展的传输协议及扩展的配置信息并加载。

对于包含了第一光纤接口23和第二光纤接口24的IO接口板卡，数据处理芯片22包含：协议存储模块221、控制模块222、通用接口223及串并转换接口224。

协议存储模块221连接控制模块222，保存控制模块222输出的传输协议。

控制模块222连接至少一个第一接口10，在本发明的IO接口板卡上电后，将第一存储芯片20保存的传输协议写入协议存储模块221，利用第一存储芯片20保存的配置信息，完成初始化；根据来自传输控制芯片21的传输协议信息，从协议存储模块221读取传输协议，通过第一接口10接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，根据接口信息，输出封装数据至串并转换接口224和/或通用接口223。

通用接口223连接电平转换芯片11，将封装数据转换为电信号输出至电平转换芯片11，通过电平转换芯片11输出封装数据至与接口信息对应的第二接口12。

串并转换接口224连接第一光纤接口23及串行收发器24，在根据接口信息确定为第一光纤接口23时，根据数据处理芯片22的串行数据传输速率和第一光纤接口23的串行数据传输速率，将多位并行传输的封装数据进行并串转换和编码，获得一路串行传输的编码后的封装数据，输出编码后的封装数据至第一光纤接口23，在根据接口信息确定为第二光纤接口25时，根据数据处理芯片22的串行数据传输速率和第二光纤接口25的串行数据传输速率，将多位并行传输的封装数据进行并串转换和编码，获得一路串行传输的编码后的封装数据，并行地输出多路编码后的封装数据至串行收发器24。

图3为本发明IO接口板卡的实施例一的结构示意图。现结合图3，对本发明实施例一的IO接口板卡进行说明，具体如下：

该实施例的IO接口板卡包含：作为传输控制芯片21的数字信号处理(Digital Signal Processing，DSP)芯片、作为数据处理芯片22的现场可编程门阵列(FPGA)芯片、4个作为第一光纤接口23的SFP(small form-factorpluggables)光纤接口、4个作为第二光纤接口25的XFP(10gigabit small form-factor pluggables)光纤接口、1个作为第二接口12的RS422/485并口、1个作为第二接口12的低压差分信号(LVDS)并口、1个作为第二接口12的TTL并口、1个作为第二接口12的Camera Link输入接口、4个作为第二接口12的RS232串口、2个作为第二接口12的控制器局域网协议(CAN)接口、1个作为第二接口12的1553B接口、一个作为网络接口27的千兆以太网接口、作为第二接口12的多路ADC模拟输入接口、作为第二接口12的多路DAC输出接口、作为第一存储芯片20的可编程只读存储器(PROM)、作为第二存储芯片28的复杂可编程逻辑器件(CPLD)芯片、作为串行收发器24的串行G比特收发器、作为网络芯片26的PHY芯片及作为第一接口10的J1、J3、J4和J5。其中，1533B为美国空军电子子系统联网的总线标准；RS232，RS422，RS485为串行传输协议；PHY为以太网物理层接口芯片。

其中，传输控制芯片21中保存的传输协议包括：PCI总线协议、串行RapidIO协议及千兆以太网协议；第一存储芯片20中保存的传输协议包括：源同步传输协议、光纤通道(Fiber Channel)传输协议、Aurora协议和自定义等多种传输协议；J1、J3、J4和J5为CPCI 6U标准板型的板卡上的接口。其中，Aurora为xilinx公司研发的一传输协议。

J1用于标准PCI连接；J3被设置为1组4*SRIO接口，用以传输系统其他板卡与DSP芯片交互的数据，还将系统同步信号输出至FPGA芯片；J4和J5可作为差分源同步接口，用以传输系统其他板卡与FPGA芯片交互的数据。

4个SFP光纤接口每路的最高串行传输速率为6.5Gbps，支持FiberChannel协议、Aurora协议或自定义等多种传输协议。

4个XFP光纤接口每路的最高串行传输速率为10.3125Gbps，可支持10GbE和自定义等传输协议。

DSP芯片可支持EMAC外设接口，连接PHY芯片后扩展得到千兆以太网接口；DSP芯片采用TMS320C6455，其包含的DDRIII接口挂接512MB的DDRII SDRAM组，其包含的EMAC/MDIO外设接口连接PHY芯片，其包含的EMIFA接口挂接FPGA，传输带宽可达800MBps。

FPGA芯片可采用XC6VLX130T，内嵌10G EMAC、XAUI、Aurora等多种软核、以及20个GTX硬核，每个GTX支持多种传输协议，最大串行传输速率达6.5Gbps。

4路SFP光纤接口直接和FPGA的4个GTX相连；来自系统的其他板卡的待传输数据通过连接FPGA芯片的可作为差分源同步接口的J4和/或J5，送入FPGA芯片，FPGA芯片的控制模块221先对待传输数据做协议封装，将封装数据送入GTX接口，FPGA芯片调用Aurora软核或FiberChannel软核，在GTX上实现光纤传输协议，GTX完成封装数据的并串转换、8B/10B编码及添加CRC校验码后，将处理后的封装数据送入SFP光纤接口，SFP光纤接口将以电信号形式传输的封装数据转化为光信号后，经光纤传输出去。

4路XFP光纤接口中的每一路XFP光纤接口，通过1个串行G比特收发器TLK10021，连接FPGA芯片的4个GTX接口。其中，TLK10021用于FPGA芯片的XAUI软核所确定的并行数据和XFP光纤接口所确定的串行数据间的转换；每个XAUI需要4个GTX接口做物理层支持，每个GTX接口的串行传输速率为3.125Gbps，XFP光纤接口的串行传输速率达10.3125Gbps，则TLK10021需要完成4*3.125Gbps并口数据和10.3125Gbps串口数据的转换。

具体地，来自系统其他板卡的待传输数据通过连接FPGA芯片的作为差分源同步接口的J4和/或J5，输入至FPGA芯片，FPGA芯片内的控制模块222对待传输数据进行协议封装，输出封装数据至XAUI和GTX接口，控制模块222在XAUI上层调用10G EMAC核以实现10GbE传输协议，4个GTX输出8B/10B编码后的数据，即4路3.125Gbps并行数据，并行传输的封装数据经TLK10021做8B/10B解码、并串转换和64B/66B编码，最后按10.3125Gbps速率送入XFP光纤接口，XFP光纤接口模块将以电信号形式传输的待传输数据转化为光信号后，经光纤传输出去。

Camera Link输入接口利用其包含的DS90CR288A芯片，将来自系统的其他板卡或外部输入的4路LVDS串行数据转化为28比特TTL并口数据，然后送入FPGA芯片；该接口可以配置为FULL模式、MEDIUM模式或BASE模式，以实现板间高速图像数据传输，传输速率可达297.5MBps。

RS422并口、LVDS并口、TTL并口通过电平转换芯片11，将待传输数据转换为TTL电平后送入FPGA芯片；上述并口可以配置为1*32bit或2*16bit两种形式，并行数据传输速率可达80MBps。

RS232串口可通过2片MAX3232电平转换芯片，将RS232电平转换为TTL电平后数据送入FPGA芯片；该串口可实现4路全双工的低速串行数据传输，每路传输速率可达256Kbps。

CAN接口包含CAN独立控制器SJA1000T和CAN收发器PCA820C250，实现CAN电平的转换；该接口可实现2路全双工的低速串行数据传输，传输速率为1Mbps。

1553B接口可采用61580芯片实现协议的转换，该接口的传输速率为1Mbps。

千兆以太网接口通过PHY芯片连接到TMS320C6455的EMAC/MDIO接口，可实现1GbE网络数据传输，传输速率为60Mbps。

ADC模拟输入接口可选用1片AD7266芯片，最多实现12路模拟输入，采样率为2MSPS，有效位数为12bit。

DAC输出接口可利用3片DAC8801实现最多12路模拟输出，变换率为2MSPS，有效位数为14bit。

本发明实施例一的IO接口板卡可以实现基于光纤的高速串行数据传输、低速串行数据传输、低速并行数据传输、高速图像数据传输、模拟数据传输以及状态控制等信息的交互，可实现的电平协议包括RS232、RS422/485、CAN、1553B、LVDS、TTL，可支持的传输协议包括1GbE、10GbE、FiberChannel、Aurora等传输协议，此板卡可方便的作为通用数据传输IO接口板，应用于信号处理系统中，实现系统间的数据传输和信息互换。

图4为本发明利用IO接口板卡进行数据传输的方法流程图。现结合图4，对本发明利用IO接口板卡进行数据传输的方法进行说明，具体如下：

步骤40：传输控制芯片对来自第一接口的命令字进行解析，获得传输协议信息及接口信息，并输出至数据处理芯片；

该传输协议信息和接口信息对应于连接数据处理芯片22的接口。

步骤41：数据处理芯片根据传输协议信息及接口信息，输出待传输数据至与接口信息对应的接口；

该步骤包括：步骤411，数据处理芯片22判断接口信息对应的接口类型，如果为第二接口12，执行步骤412，如果为第一光纤接口23，执行步骤413，如果为第二光纤接口25，执行步骤414；步骤412，数据处理芯片22对来自第一接口10的待传输数据进行封装，按照来自第一接口10的系统同步信号及接口信息，输出封装数据至与接口信息对应的第二接口12；步骤413，数据处理芯片22根据接口信息及第一光纤接口23的串行数据传输速率，将封装数据进行并串转换和编码，获得一路串行传输的编码后的封装数据，输出编码后的封装数据至第一光纤接口23；步骤414，数据处理芯片22根据接口信息及第二光纤接口25的串行数据传输速率，对封装数据进行并串转换和编码，获得一路串行传输的编码后的封装数据，并行地输出多路编码后的封装数据至串行收发器24。

数据处理芯片22可根据判断结果，执行步骤412、步骤413及步骤414中的任意一个或任意多个步骤。

步骤42：与接口信息对应的接口传输待传输数据；

该步骤包括：第二接口12输出通过电平转换芯片11接收到的封装数据，

和/或第一光纤接口23将编码后的封装数据转换为光信号输出，

和/或串行收发器24按照数据处理芯片的串行数据传输速率、及光纤接口的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出编码后的封装数据至第二光纤接口25，第二光纤接口25将编码后的封装数据转换为光信号输出。

步骤43：数据处理芯片输出传输状态字至传输控制芯片，传输控制芯片通过第一接口输出传输状态字。

步骤40之前进一步包括：数据处理芯片在板卡上电后，加载第一存储芯片保存的传输协议及配置信息，完成初始化。

若步骤40中的命令字包含的传输协议信息和接口信息若对应于网络接口，则传输控制芯片21直接将待传输数据通过网络芯片26，输出至网络接口27。

本发明的上述较佳实施例中，在现有的通用板卡的基础上，增加了用以控制传输的传输控制芯片及用以将待传输数据转发至相应接口的数据处理芯片，不仅提高了通用性和可扩展性，而且在上述板卡的基础上增加新的接口，可降低工作量和设计成本。

综上所述，以上为本发明的较佳实施例，并非用来限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种IO接口板卡，包含电平转换芯片、多个第一接口和多个第二接口，其特征在于，该板卡包含：

第一存储芯片，连接数据处理芯片，保存传输协议及配置信息；

传输控制芯片，连接一个第一接口及数据处理芯片；通过一个第一接口接收输入的命令字，对命令字进行解析后，获得传输协议信息及接口信息，输出传输协议信息及接口信息至数据处理芯片，通过第一接口，输出来自数据处理芯片的传输状态字；

数据处理芯片，连接至少一个第一接口，通过电平转换芯片连接多个第二接口；在板卡上电后，加载第一存储芯片保存的传输协议及配置信息，完成初始化；根据来自传输控制芯片的传输协议信息及接口信息，获得已加载的传输协议，通过第一接口接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，通过电平转换芯片，输出封装数据至与接口信息对应的第二接口，将传输状态字输出至传输控制芯片；

电源模块，为板卡上的芯片进行供电。

2.根据权利要求1所述的板卡，其特征在于，所述第二接口进一步将外部输入的按照传输协议封装的待传输数据，通过电平转换芯片输出至所述数据处理芯片；

所述数据处理芯片进一步按照传输协议，对来自第二接口的封装数据进行解封装，将解封装数据输出至与其连接的第一接口。

3.根据权利要求1所述的板卡，其特征在于，该板卡还包含：

至少一个第一光纤接口，连接数据处理芯片，将来自数据处理芯片的封装数据转换为光信号输出；

所述数据处理芯片进一步根据接口信息及第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口。

4.根据权利要求3所述的板卡，其特征在于，该板卡还包含：

至少一个串行收发器，连接数据处理芯片，按照数据处理芯片的串行数据传输速率及第二光纤接口的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出编码后的封装数据至第二光纤接口；

至少一个第二光纤接口，连接串行收发器，将来自串行收发器的封装数据转换为光信号输出；

所述数据处理芯片进一步根据接口信息及第二光纤接口的串行数据传输速率，对封装数据进行编码，并行输出编码后的封装数据至串行收发器。

5.根据权利要求1或2所述的板卡，其特征在于，该板卡还包含：

网络接口，连接网络芯片，根据以太网协议，将来自网络芯片的待传输数据输出至以太网；

网络芯片，建立网络接口与传输控制芯片之间的数据传输通道；

所述传输控制芯片进一步根据传输协议信息及接口信息，确定与接口信息对应的为网络接口，按照传输协议，输出来自第一接口的待传输数据至网络芯片。

6.根据权利要求1或2所述的板卡，其特征在于，该板卡还包含：

第二存储芯片，连接传输控制芯片，保存扩展的传输协议及扩展的配置信息；

所述传输控制芯片进一步将来自第一接口的扩展的传输协议及扩展的配置信息写入第二存储芯片；

所述数据处理芯片进一步根据接收到的传输协议信息及接口信息，从第二存储芯片中获得扩展的传输协议及扩展的配置信息并加载。

7.根据权利要求1或2所述的板卡，其特征在于，所述第二接口为串行接口、并行接口、模数转换器ADC模拟输入接口、数模转换器DAC输出接口或Camera Link输入接口。

8.根据权利要求4所述的板卡，其特征在于，所述数据处理芯片包含：

协议存储模块，连接控制模块，保存控制模块输出的传输协议；

控制模块，连接至少一个第一接口，在板卡上电后，将第一存储芯片保存的传输协议写入协议存储模块，利用第一存储芯片保存的配置信息，完成初始化；根据来自传输控制芯片的传输协议信息，从协议存储模块读取传输协议，通过第一接口接收待传输数据及系统同步信号，按照传输协议对待传输数据进行封装，根据接口信息，输出封装数据至串并转换接口和/或通用接口；

通用接口，连接电平转换芯片，将封装数据转换为电信号输出至电平转换芯片；

串并转换接口，连接第一光纤接口及串行收发器，根据第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口，和/或根据第二光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，并行地输出编码后的封装数据至串行收发器。

9.一种利用IO接口板卡进行数据传输的方法，其特征在于，该方法包括：

A、传输控制芯片对来自第一接口的命令字进行解析，获得传输协议信息及接口信息，并输出至数据处理芯片；

B、数据处理芯片根据传输协议信息调用保存的传输协议，对来自第一接口的待传输数据进行封装，按照来自第一接口的系统同步信号及接口信息，确定为第二接口，则输出封装数据至与接口信息对应的第二接口；

C、数据处理芯片输出传输状态字至传输控制芯片，传输控制芯片通过第一接口输出传输状态字。

10.根据权利要求9所述的方法，其特征在于，所述步骤B进一步包括：

数据处理芯片根据接口信息确定为第一光纤接口，根据接口信息及第一光纤接口的串行数据传输速率，将封装数据进行并串转换和编码，输出编码后的封装数据至第一光纤接口；

第一光纤接口将封装数据转换为光信号输出。

11.根据权利要求9或10所述的方法，其特征在于，所述步骤B进一步包括：

数据处理芯片根据接口信息确定为第二光纤接口，根据接口信息及第二光纤接口的串行数据传输速率，对封装数据进行并串转换及编码，获得一路编码后的封装数据；

数据处理芯片并行地输出多路编码后的封装数据至串行收发器；

串行收发器按照数据处理芯片的串行数据传输速率、及光纤接口的串行数据传输速率，对封装数据进行解码、并串转换及编码，输出一路编码后的封装数据至第二光纤接口；

第二光纤接口将封装数据转换为光信号输出。

Images