CN109904141A - 具有电光互连电路的集成电路封装 - Google Patents

具有电光互连电路的集成电路封装 Download PDF

Info

Publication number
CN109904141A
CN109904141A CN201811318514.6A CN201811318514A CN109904141A CN 109904141 A CN109904141 A CN 109904141A CN 201811318514 A CN201811318514 A CN 201811318514A CN 109904141 A CN109904141 A CN 109904141A
Authority
CN
China
Prior art keywords
chip
light engine
transceiver
integrated antenna
antenna package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811318514.6A
Other languages
English (en)
Inventor
P.李
J.马蒂内斯
J.朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109904141A publication Critical patent/CN109904141A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及具有电光互连电路的集成电路封装。多芯片封装可以至少包括：封装衬底、安装在封装衬底上的主管芯、安装在封装衬底上的收发器管芯以及安装在封装衬底上的光学引擎管芯。主管芯可以经由嵌入在封装衬底中的第一高带宽互连桥与收发器管芯通信。收发器管芯可以经由嵌入在封装衬底中的第二高带宽互连桥与光学引擎管芯通信。收发器管芯具有直接驱动光学引擎的物理层电路。光缆可以直接连接到多芯片封装的光学引擎。

Description

具有电光互连电路的集成电路封装
背景技术
这一般地涉及集成电路，并且更特别地，涉及用于支持高带宽通信的集成电路组件。
诸如云计算系统或数据中心之类的用于托管、存储或传递大量数据的计算系统典型地包括彼此互连的许多高性能计算设备。典型的计算设备包括印刷电路板、安装在印刷电路板上的集成电路管芯以及安装在印刷电路板上的单独的光学模块。外部光缆连接到光学模块以将集成电路管芯连接到系统的其余部分。
使用形成在印刷电路板上的封装迹线来在集成电路管芯和光学模块之间传送数据。最先进的计算系统可能具有高带宽要求，具有每通道或合计超过10千兆比特每秒（Gbps）、100Gbps或甚至400Gbps的通信。然而，将集成电路管芯连接到光学模块的印刷电路板上的封装迹线未针对高带宽密度和低功率进行优化。结果，功率损耗造成关于这种类型的封装级互连的严重问题（即，数据中心、无线应用和其他高性能计算系统中的大百分比功率归因于互连功率）。
在该上下文内，在本文中提出了所描述的实施例。
附图说明
图1是根据实施例的可以经由串行数据链路彼此通信的说明性互连电子设备的图。
图2是根据实施例的具有多个集成电路管芯的说明性多芯片封装的图。
图3是根据实施例的具有主管芯和电子光学拼块（electro-optical tile）的说明性多芯片封装的图。
图4是根据实施例的具有主管芯、收发器和一个或多个光学引擎的说明性多封装的横截面侧视图。
图5是图示根据实施例的直接驱动光学引擎的收发器物理层的图。
图6是根据实施例的用于操作在图2-5中所示类型的多芯片封装的说明性步骤的流程图。
图7是根据实施例的其中在一个管芯上形成收发器和光学引擎的说明性多芯片封装的图。
图8是根据实施例的其中在一个管芯上形成主处理电路、收发器和光学引擎的说明性集成电路封装的图。
具体实施方式
本实施例涉及集成电路，并且更特别地，涉及包括主集成电路管芯和电子光学拼块的多芯片封装。电子光学拼块可以包括收发器和光学引擎，其消除常规的芯片到模块的互连。以这种方式配置，在支持高带宽互连密度的同时可以大幅降低功耗。
本领域技术人员将认识到，可以在没有这些具体细节中的一些或所有的情况下实践本示例性实施例。在其他实例中，为了避免不必要地模糊本实施例，没有详细描述熟知的操作。
图1中示出了互连电子设备的说明性系统100。互连电子设备的系统可以具有诸如设备A、设备B、设备C、设备D之类的多个电子设备以及互连资源102。电子设备A-D可以是与其他电子设备通信的任何合适类型的电子设备。这样的电子设备的示例包括基本电子组件和电路，诸如模拟电路、数字电路、光学电路、混合信号电路等。这样的电子设备的示例还包括通过有线或无线网络彼此通信的复杂电子系统，诸如数据中心、网络路由器、蜂窝基站或其部分。
互连资源102可以包括导线和总线、光学互连基础设施和/或有线和无线网络，其中可选的中间切换电路可以用于从一个电子设备向另一个电子设备发送信号或从一个电子设备向多个其他电子设备广播信息。例如，设备B中的发射器可以通过串行通信链路102以给定的传输速率将串行化数据信号作为数据流发射到设备C中的接收器。类似地，设备C可以使用发射器通过串行通信链路102将串行化数据信号作为数据流发射到设备B中的接收器上。
如果需要，多个串行通信链路可以用于传输数据。例如，发射设备中的多个发射器可以均通过多个串行通信链路或“信道”将一部分数据作为串行数据流发射到接收设备中的多个接收器。在接收时，接收设备中的接收器电路可以通过聚合在多个接收器处接收的来自不同信道的部分来恢复数据。然后，聚合的数据可以由接收设备上的存储器电路存储，或者被处理和重传到另一个设备。
随着集成电路制造技术向更小的处理节点缩放，设计单个集成电路管芯上的整个系统（有时称作片上系统）变得越来越有挑战性。设计模拟和数字电路来支持期望的性能水平而同时最小化泄漏和功耗可能是极其耗时且昂贵的。
单管芯封装的一种替代方案是其中将多个管芯放置在单个封装内的布置。包括多个互连管芯的这样的类型的封装有时可以称作系统级封装（SiP）、多芯片模块（MCM）或多芯片封装（MCP）。将多个芯片（管芯）放置在单个封装中可以允许使用最适当或最优的技术工艺来实现每个管芯（例如，核心逻辑芯片可以使用一个技术节点来实现，而存储器芯片可以使用另一技术节点来实现），并且可以帮助提高管芯到管芯接口的性能（例如，在单个封装内将信号从一个管芯驱动到另一个管芯比将信号从一个封装驱动到另一个封装更容易得多，从而降低了相关联的输入输出缓冲器的功耗），可以释放输入输出引脚（例如，与管芯到管芯连接相关联的输入输出引脚比与封装到板连接相关联的引脚小得多），并且可以帮助简化印刷电路板（PCB）设计（即，在正常系统操作期间，在其上安装多芯片封装的PCB的设计）。
图2是包括多个集成电路（IC）管芯的说明性多芯片封装200的图，所述多个集成电路管芯至少包括第一IC管芯202-1和第二IC管芯202-2。封装200上的集成电路管芯可以是任何合适的集成电路，诸如可编程逻辑设备、专用标准产品（ASSP）、专用集成电路（ASIC）、收发器管芯、光学引擎管芯、存储器管芯等。可编程逻辑设备的示例包括可编程阵列逻辑（PAL）、可编程逻辑阵列（PLA）、现场可编程逻辑阵列（FPLA）、电可编程逻辑设备（EPLD）、电可擦除可编程逻辑设备（EEPLD）、逻辑单元阵列（LCA）、复杂可编程逻辑设备（CPLD）以及现场可编程门阵列（FPGA），这里仅列举几个。
如图2中所示，封装200可以包括将管芯202-1连接到管芯202-2的互连路径204（例如，在多芯片封装200中的衬底上形成的导电信号迹线）。以这种配置方式，管芯202-1和202-2可以通过经由路径204发送控制和数据信号来与彼此通信。其中多芯片封装200包括两个集成电路管芯的图2的示例仅仅是说明性的。一般而言，多芯片封装200可以包括相对于彼此横向堆叠或堆叠在彼此的顶部上的三个或更多个管芯、四个或更多个管芯或任何期望数量的芯片。
根据实施例，图3示出了多芯片封装200可以如何包括主管芯300和电子光学拼块303。主管芯300可以是任何合适的集成电路，诸如专用集成电路（ASIC）、可编程逻辑设备、专用标准产品（ASSP）或包括被配置为施行用户应用/功能的处理/逻辑电路或核心处理电路的其他集成电路。电子光学拼块303可以包括收发器组件302和光学引擎（OE）组件304。收发器组件302可以被配置为处置电信号（例如，数字和模拟信号），而光学组件304可以被配置为主要处置光学信号。结果，收发器302和光学引擎304可以共同称为“电子光学”拼块。
外部光缆306可以具有连接器308，该连接器308被配置为与光学引擎组件304配合，如连接路径310所指示的。以这种方式配合，外部光学网络信号可以直接被馈送到多芯片封装200以及从多芯片封装200馈送。通过直接在多芯片封装200上形成光学引擎组件304，可以针对低功率和高带宽密度优化主管芯300和组件304之间的互连，这有助于显著降低高性能计算系统中的功耗，而同时维持大于10Gbps、40Gbps、100Gbps、400Gbps等的互连速度。
图4是具有主管芯300、收发器管芯302和光学引擎管芯304的说明性多封装200的横截面侧视图。如图4中所示，多芯片封装200可以包括具有顶表面和底表面的封装衬底400、安装在衬底400的顶表面上的主管芯300、安装在衬底400的顶表面上的收发器管芯302以及安装在衬底400的顶表面上的光学引擎管芯304。可以在封装衬底400的底表面处形成焊球阵列402（有时共同称为球栅阵列或BGA）。
可以使用焊料凸点404（例如，受控塌陷芯片连接（C4）凸点）和微凸点406来将主管芯300、收发器管芯302和光学引擎管芯304安装在封装衬底200上。应当指出，焊料凸点404的节距宽度可以大于微凸点406的节距宽度，使得微凸点406具有比焊料凸点404更大的连接密度。微凸点406的直径一般也小于C4凸点404的直径（例如，凸点406可以是至多二分之一、至多四分之一等）。焊料凸点404也小于BGA焊球402。
为了促进多芯片封装200上的两个芯片之间的通信，封装200可以包括一个或多个嵌入式多管芯互连桥（EMIB）组件408。EMIB是嵌入在封装衬底400中并且在封装200内的管芯之间提供专用超高密度互连的小硅管芯。EMIB一般包括最小长度的电线，这有助于显着降低负载并直接提升性能而不消耗大量功率。
EMIB解决方案可以比使用硅中介层（interposer）的其他多芯片封装方案有利，所述使用硅中介层的其他多芯片封装方案易于有诸如翘曲之类的问题，并且要求在中介层上和中介层内形成相当大量的微凸点和硅通孔（TSV），从而降低整体产出并增大制作复杂性和成本。可以使用中介层来集成的管芯的数量也限于EMIB技术所支持的数量。
上文描述的EMIB技术可以用作封装200中的两个或更多个集成电路管芯之间的接口。在图4的示例中，主管芯300可以使用嵌入在封装衬底400中的第一EMIB 408来耦合到收发器管芯302并且向收发器管芯302以及从收发器管芯302传递信号。特别地，主管芯300和收发器管芯302仅使用微凸点406来与第一EMIB 408对接，所述微凸点406提供了相对于C4凸点404的高密度互连性。类似地，收发器302可以使用嵌入在封装衬底400中的第二EMIB408来耦合到光学引擎管芯304，并且向光学引擎管芯304以及从光学引擎管芯304传递信号。收发器管芯302和光学引擎管芯304也仅使用微凸点406来与第二EMIB 408对接，所述微凸点406提供了相比于C4凸点404的高密度互连性。
图4的示例性多芯片封装堆叠仅仅是说明性的并且不用于限制本实施例的范围。如果需要，多芯片封装200可以包括经由相应EMIB组件耦合到主管芯300的多于一个的收发器管芯302。如果需要，可以在封装衬底400上安装或在其他管芯的顶部上堆叠一个或多个附加光学引擎管芯（例如，参见堆叠在收发器管芯302的顶部上的附加光学引擎管芯304'）。作为示例，多芯片封装200可以包括一个主管芯300和四个收发器管芯302，所述四个收发器管芯302中的两个耦合到一个光学引擎管芯304，并且其中的另两个耦合到多个光学引擎管芯304。
图5是图示在多芯片封装内的收发器管芯和光学引擎管芯之间的接口的图。如图5中所示，收发器302可以包括将物理介质连接到相关联的协议处理电路500的物理层接口部分（常常缩写为“PHY”），通过所述物理介质向收发器管芯302以及从收发器管芯302传递数据。
收发器PHY可以包括物理编码子层（PCS）和前向纠错（FEC）块502、串行化器（serializer）504、解串行化器（deserializer）506、链路管理电路508和/或适于传输和接收数据的其他高速串行接口电路。块502尤其可以包括解码器、编码器、数据对齐电路和诸如先进先出（FIFO）存储元件之类的寄存器。串行化器504可以被配置为传输串行化数据离开收发器302，而解串行化器506可以被配置为接收串行化数据、对接收到的数据解串行化，并将经解串行化的数据馈送到块502以供进一步处理。管理块508可以被配置为控制收发器PHY的操作以确保恰当的连接和数据传送。
协议处理电路500可以充当数据链路层组件，所述数据链路层组件用于提供地址和信道访问控制机制以支持单播、多播或广播通信服务。用于支持以太网链路的协议处理电路500有时被称为媒体访问控制器（MAC）。一般而言，协议处理电路208可以用作收发器PHY和主管芯之间的接口以支持任何类型的网络通信协议。
仍然参考图5，光学引擎304可以包括信道驱动器510、光学发射器和激光器组件512、光学接收器514以及跨阻抗放大器（TIA）和限制放大器（LA）组件516。可以由收发器PHY来直接驱动信道驱动器510（例如，串行化器504可以经由EMIB路径520直接驱动信道驱动器510）。然后，信道驱动器510可以生成到组件512的对应的输出信号，使得可以从光学引擎304向光缆输出光学信号。光学接收器514可以从外部光缆接收信号，并且可以将对应的信号馈送到组件516。然后，组件可以将接收的信号直接馈送到收发器PHY（例如，解串行化器506可以经由EMIB路径522直接从光学引擎304接收信号）。
块500和502被配置为在数字域中处理信号。收发器PHY中的块504和506以及光学引擎中的块510和516被配置为在模拟域中处理信号。块512和514被配置为在光学域中处理信号。以这种操作方式，收发器302和光学引擎304被配置为在数字/电域和光学域之间转换信号的电子光学拼块。
图6是用于操作在图2-5中所示类型的多芯片封装的说明性步骤的流程图。在步骤600处，收发器PHY中的串行化器504可以直接驱动光学引擎中的信道驱动器510。然后，在步骤602处，信道驱动器510可以向光学发射器512输出对应的信号。然后，光学发射器512可以经由外部光缆输出信号。
在步骤604处，跨阻抗放大器（TIA）和限制放大器（LA）块516可以从光学接收器514接收信号。在步骤606处，收发器PHY中的解串行化器506可以直接从光学引擎中的块516接收信号。然后，解串行化器506可以经由块502和500将经解串行化的信号馈送到主管芯。
这些步骤仅仅是说明性的并且不意图限于本实施例。可以修改或省略现有步骤；可以并行执行一些步骤；可以添加附加的步骤；并且可以倒转或者更改某些步骤的次序。如果需要，可以使用利用收发器经由EMIB或其他嵌入式高密度互连组件来直接驱动同一封装内的光学引擎的其他方式。
上文所描述的实施例仅仅是说明性的，在所述实施例中主管芯、收发器和光学引擎形成为多芯片封装内的不同管芯的部分。在另一个合适的实施例中（例如参见图7），多芯片封装700可以包括主管芯300以及另一个管芯702，所述另一个管芯702包括收发器和光学引擎电路两者。换言之，收发器组件和光学引擎组件共同形成在封装700内的单个辅助管芯702上。
在又一个合适的实施例中（例如参见图8），诸如单芯片封装800之类的集成电路封装可以包括一个管芯802，所述管芯802包括主处理和逻辑电路、收发器以及光学引擎。换言之，主集成电路的处理电路（例如，PLD或ASIC的电路）、收发器组件和光学引擎组件可以都共同形成在封装800内的单个管芯802上。一般而言，这些组件可以形成在集成电路封装内的任何数量的管芯中。
示例：
以下示例涉及另外的实施例。
示例1是一种集成电路封装，包括：处理电路；以及耦合到处理电路的光学引擎。
示例2是示例1的集成电路封装，其中光学引擎可选地耦合到外部光缆，所述外部光缆被配置为直接与所述集成电路封装配合。
示例3是示例1-2中的任何一个的集成电路封装，还可选地包括耦合到处理电路的收发器。
示例4是示例3的集成电路封装，其中收发器可选地耦合在处理电路和光学引擎之间。
示例5是示例4的集成电路封装，其中处理电路、光学引擎和收发器可选地都形成在所述集成电路封装内的单独的管芯上。
示例6是示例4的集成电路封装，其中光学引擎和收发器可选地形成在所述集成电路封装内的同一管芯上。
示例7是示例4的集成电路封装，其中处理电路、光学引擎和收发器可选地都形成在所述集成电路封装内的同一管芯上。
示例8是示例4的集成电路封装，其中收发器包括收发器物理层电路，其中光学引擎包括信道驱动器，并且其中收发器物理层电路可选地直接驱动信道驱动器。
示例9是示例8的集成电路封装，其中收发器物理层电路可选地包括：串行化器，其直接驱动光学引擎的信道驱动器；以及解串行化器，其直接从光学引擎中的跨阻抗放大器和限制放大器块接收信号。
示例10是示例1的集成电路封装，还可选地包括安装在收发器的顶部上的附加光学引擎。
示例11是一种操作多芯片封装的方法，其中多芯片封装包括主芯片和光学引擎芯片，所述方法包括：利用主芯片向光学引擎芯片发送信号；以及利用光学引擎芯片从主芯片接收信号并且向外部光缆输出对应的光学信号，所述外部光缆直接与多芯片封装配合。
示例12是示例11的方法，其中多芯片封装还包括介于主芯片和光学引擎芯片之间的收发器芯片，所述方法还可选地包括：利用收发器芯片在主芯片和光学引擎芯片之间传递信号。
示例13是示例12的方法，还可选地包括：利用收发器芯片中的物理层组件直接驱动光学引擎芯片。
示例14是示例13的方法，其中利用收发器芯片中的物理层组件直接驱动光学引擎芯片可选地包括：利用收发器芯片的物理层组件中的串行化器直接驱动光学引擎芯片中的信道驱动器。
示例15是示例14的方法，其中利用收发器芯片中的物理层组件直接驱动光学引擎芯片还可选地包括：利用收发器芯片的物理层组件中的解串行化器直接从光学引擎芯片中的跨阻抗和限制放大器块接收信号。
示例16是一种集成电路系统，包括：封装衬底；形成在封装衬底上的集成电路；形成在封装衬底上的收发器；以及形成在封装衬底上的光学引擎，其中光学引擎被配置为直接与光缆对接。
示例17是示例16的集成电路系统，其中收发器可选地包括：媒体访问控制器；物理编码子层和前向纠错块，其被配置为从媒体访问控制器接收信号；串行化器，其被配置为从物理编码子层和前向纠错块接收信号；以及解串行化器，其被配置为向物理编码子层和前向纠错块输出信号。
示例18是示例17的集成电路系统，其中光学引擎可选地包括：信道驱动器，其被配置为直接由串行化器驱动；光学发射器，其被配置为从信道驱动器接收信号；光学接收器；以及放大器块，其被配置为从光学接收器接收信号，其中放大器块被配置为直接驱动解串行化器。
示例19是示例16-18中的任何一个的集成电路系统，还可选地包括：耦合在集成电路和收发器之间的第一嵌入式多管芯互连桥；以及耦合在收发器和光学引擎之间的第二嵌入式多管芯互连桥。
示例20是示例19的集成电路系统，其中集成电路可选地被配置为经由焊料凸点向封装衬底传导信号，其中集成电路可选地被配置为仅经由微凸点向第一嵌入式多管芯互连桥传导信号，并且其中微凸点至多是焊料凸点的二分之一。
示例21是一种集成电路封装，包括：用于输出电信号的第一构件；以及用于接收电信号并向外部光缆输出对应的光学信号的第二构件，所述外部光缆直接与所述集成电路封装配合。
示例22是示例21的集成电路封装，还可选地包括：用于在第一构件和第二构件之间传递信号的第三构件。
示例23是示例22的集成电路封装，其中第一、第二和第三构件可选地形成在单独的集成电路管芯上。
示例24是示例22的集成电路封装，其中第二和第三构件可选地形成在同一集成电路管芯上。
示例25是示例22的集成电路封装，其中第一、第二和第三构件可选地形成在同一集成电路管芯上。
例如，还可以针对本文所描述的方法或过程来实现上文描述的装置的所有可选特征。前述内容仅仅说明本公开的原理，并且本领域技术人员可以做出各种修改。前述实施例可以单独或以任何组合的方式来实现。

Claims (25)

1.一种集成电路封装，包括：
处理电路；以及
耦合到处理电路的光学引擎。
2.根据权利要求1所述的集成电路封装，其中光学引擎耦合到外部光缆，所述外部光缆被配置为直接与所述集成电路封装配合。
3.根据权利要求1-2中任一项所述的集成电路封装，还包括耦合到处理电路的收发器。
4.根据权利要求3所述的集成电路封装，其中收发器耦合在处理电路和光学引擎之间。
5.根据权利要求4所述的集成电路封装，其中处理电路、光学引擎和收发器都形成在所述集成电路封装内的单独的管芯上。
6.根据权利要求4所述的集成电路封装，其中光学引擎和收发器形成在所述集成电路封装内的同一管芯上。
7.根据权利要求4所述的集成电路封装，其中处理电路、光学引擎和收发器都形成在所述集成电路封装内的同一管芯上。
8.根据权利要求4所述的集成电路封装，其中收发器包括收发器物理层电路，其中光学引擎包括信道驱动器，并且其中收发器物理层电路直接驱动信道驱动器。
9.根据权利要求8所述的集成电路封装，其中收发器物理层电路包括：
串行化器，其直接驱动光学引擎的信道驱动器；以及
解串行化器，其直接从光学引擎中的跨阻抗放大器和限制放大器块接收信号。
10.根据权利要求1所述的集成电路封装，还包括安装在收发器的顶部上的附加光学引擎。
11.一种操作多芯片封装的方法，其中多芯片封装包括主芯片和光学引擎芯片，所述方法包括：
利用主芯片向光学引擎芯片发送信号；以及
利用光学引擎芯片从主芯片接收信号并且向外部光缆输出对应的光学信号，所述外部光缆直接与多芯片封装配合。
12.根据权利要求11所述的方法，其中多芯片封装还包括介于主芯片和光学引擎芯片之间的收发器芯片，所述方法还包括：
利用收发器芯片在主芯片和光学引擎芯片之间传递信号。
13.根据权利要求12所述的方法，还包括：
利用收发器芯片中的物理层组件直接驱动光学引擎芯片。
14.根据权利要求13所述的方法，其中利用收发器芯片中的物理层组件直接驱动光学引擎芯片包括：
利用收发器芯片的物理层组件中的串行化器直接驱动光学引擎芯片中的信道驱动器。
15.根据权利要求14所述的方法，其中利用收发器芯片中的物理层组件直接驱动光学引擎芯片还包括：
利用收发器芯片的物理层组件中的解串行化器直接从光学引擎芯片中的跨阻抗和限制放大器块接收信号。
16.一种集成电路系统，包括：
封装衬底；
形成在封装衬底上的集成电路；
形成在封装衬底上的收发器；以及
形成在封装衬底上的光学引擎，其中光学引擎被配置为直接与光缆对接。
17.根据权利要求16所述的集成电路系统，其中收发器包括：
媒体访问控制器；
物理编码子层和前向纠错块，其被配置为从媒体访问控制器接收信号；
串行化器，其被配置为从物理编码子层和前向纠错块接收信号；以及
解串行化器，其被配置为向物理编码子层和前向纠错块输出信号。
18.根据权利要求17所述的集成电路系统，其中光学引擎包括：
信道驱动器，其被配置为直接由串行化器驱动；
光学发射器，其被配置为从信道驱动器接收信号；
光学接收器；以及
放大器块，其被配置为从光学接收器接收信号，其中放大器块被配置为直接驱动解串行化器。
19.根据权利要求16-18中任一项所述的集成电路系统，还包括：
耦合在集成电路和收发器之间的第一嵌入式多管芯互连桥；以及
耦合在收发器和光学引擎之间的第二嵌入式多管芯互连桥。
20.根据权利要求19所述的集成电路系统，其中集成电路被配置为经由焊料凸点向封装衬底传导信号，其中集成电路被配置为仅经由微凸点向第一嵌入式多管芯互连桥传导信号，并且其中微凸点至多是焊料凸点的二分之一。
21.一种集成电路封装，包括：
用于输出电信号的第一构件；以及
用于接收电信号并向外部光缆输出对应的光学信号的第二构件，所述外部光缆直接与所述集成电路封装配合。
22.根据权利要求21所述的集成电路封装，还包括：
用于在第一构件和第二构件之间传递信号的第三构件。
23.根据权利要求22所述的集成电路封装，其中第一、第二和第三构件形成在单独的集成电路管芯上。
24.根据权利要求22所述的集成电路封装，其中第二和第三构件形成在同一集成电路管芯上。
25.根据权利要求22所述的集成电路封装，其中第一、第二和第三构件形成在同一集成电路管芯上。
CN201811318514.6A 2017-12-07 2018-11-07 具有电光互连电路的集成电路封装 Pending CN109904141A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/835,177 US11327259B2 (en) 2017-12-07 2017-12-07 Integrated circuit package with electro-optical interconnect circuitry
US15/835177 2017-12-07

Publications (1)

Publication Number Publication Date
CN109904141A true CN109904141A (zh) 2019-06-18

Family

ID=64331623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811318514.6A Pending CN109904141A (zh) 2017-12-07 2018-11-07 具有电光互连电路的集成电路封装

Country Status (3)

Country Link
US (2) US11327259B2 (zh)
EP (1) EP3496300A1 (zh)
CN (1) CN109904141A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114371537A (zh) * 2022-02-17 2022-04-19 Nano科技(北京)有限公司 一种分体式集成封装光模块
CN115185045A (zh) * 2021-04-02 2022-10-14 中国科学院微电子研究所 一种光纤拉远处理器模组结构
WO2022252913A1 (zh) * 2021-06-03 2022-12-08 华为技术有限公司 光电混合封装结构和电子设备
CN117316894A (zh) * 2023-09-28 2023-12-29 浙江睿兆芯半导体科技有限公司 一种融合多种芯片封装的单一封装体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US11493689B2 (en) 2019-09-19 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US20210407909A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated photonics and processor package with redistribution layer and emib connector
US20220092016A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Off-package high density, high bandwidth memory access using optical links
US20220094434A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Characterizing data transmitted over an optical link based on one or more wavelengths used in transmission
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
US7079775B2 (en) * 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US6975642B2 (en) 2001-09-17 2005-12-13 Finisar Corporation Optoelectronic device capable of participating in in-band traffic
US7286622B2 (en) 2002-08-07 2007-10-23 Broadcom Corporation System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal
US6945712B1 (en) * 2003-02-27 2005-09-20 Xilinx, Inc. Fiber optic field programmable gate array integrated circuit packaging
US6789959B1 (en) * 2003-02-27 2004-09-14 Xilinx, Inc. Fiber optic integrated circuit package using micromirrors
US8666257B2 (en) * 2007-05-24 2014-03-04 Finisar Corporation Optoelectronic devices with intelligent transmitter modules
US20090116845A1 (en) 2007-11-02 2009-05-07 Wen Li Tetintelligent optical transceiver capable of optical-layer management
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US9002155B2 (en) * 2011-03-28 2015-04-07 Altera Corporation Integrated optical-electronic interface in programmable integrated circuit device
US8588561B2 (en) * 2011-07-01 2013-11-19 Samtec, Inc. Transceiver and interface for IC package
EP2873175B1 (en) 2012-07-15 2023-05-17 OE Solutions America Inc. Control systems for optical devices and subassemblies
US8546955B1 (en) * 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US20150220472A1 (en) * 2014-02-05 2015-08-06 Qualcomm Incorporated Increasing throughput on multi-wire and multi-lane interfaces
CN106165092B (zh) * 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
US9671572B2 (en) * 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
KR20160058591A (ko) 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 광학적 연결 구조를 가지는 반도체 패키지
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
US10026723B2 (en) 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
US9832006B1 (en) * 2016-05-24 2017-11-28 Intel Corporation Method, apparatus and system for deskewing parallel interface links
US10218360B2 (en) * 2016-08-02 2019-02-26 Altera Corporation Dynamic clock-data phase alignment in a source synchronous interface circuit
US10672663B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10313104B2 (en) * 2017-09-18 2019-06-04 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of periodic jitter caused by non-ideal phase interpolators
GB2572641B (en) * 2018-04-06 2021-06-02 Rockley Photonics Ltd Optoelectronic device and array thereof
US10530614B2 (en) * 2018-12-21 2020-01-07 Intel Corporation Short link efficient interconnect circuitry
US11032020B2 (en) * 2019-04-19 2021-06-08 Infiriera Corporation Synchronization for subcarrier communication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115185045A (zh) * 2021-04-02 2022-10-14 中国科学院微电子研究所 一种光纤拉远处理器模组结构
CN115185045B (zh) * 2021-04-02 2023-09-15 中国科学院微电子研究所 一种光纤拉远处理器模组结构
WO2022252913A1 (zh) * 2021-06-03 2022-12-08 华为技术有限公司 光电混合封装结构和电子设备
CN114371537A (zh) * 2022-02-17 2022-04-19 Nano科技(北京)有限公司 一种分体式集成封装光模块
CN114371537B (zh) * 2022-02-17 2024-06-25 Nano科技(北京)有限公司 一种分体式集成封装光模块
CN117316894A (zh) * 2023-09-28 2023-12-29 浙江睿兆芯半导体科技有限公司 一种融合多种芯片封装的单一封装体
CN117316894B (zh) * 2023-09-28 2024-03-22 浙江睿兆芯半导体科技有限公司 一种融合多种芯片封装的单一封装体

Also Published As

Publication number Publication date
US20220244477A1 (en) 2022-08-04
EP3496300A1 (en) 2019-06-12
US11327259B2 (en) 2022-05-10
US20190041594A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
CN109904141A (zh) 具有电光互连电路的集成电路封装
JP5667396B2 (ja) 積層型デバイス構成のための近傍界結合を使用した高速ワイヤレス直列通信リンク
US10855498B1 (en) Efficient signaling scheme for high-speed ultra short reach interfaces
US9886409B2 (en) System and method for configuring a channel
CN110024214A (zh) 通过介质波导的毫米波光纤网络
KR101789945B1 (ko) 온-패키지 입/출력 아키텍처
WO2020173561A1 (en) Optical module and method of fabrication
US8902956B2 (en) On-package input/output clustered interface having full and half-duplex modes
CN105659219A (zh) 用于存储器读取的接收机架构
CN109840231A (zh) 一种PCIe-SRIO转接设备及其方法
US20200274685A1 (en) Integrated circuit with radio frequency interconnect
US11842986B1 (en) Multi-chip module (MCM) with interface adapter circuitry
CN106034000B (zh) 光信号传输系统、方法和光通信设备
CN113037387A (zh) 一种光通信装置
DE102022119642A1 (de) Pseudomonolithisches datenkommunikationssstem
US20190252321A1 (en) Interconnector with bundled interconnects
US8023893B2 (en) Method and system for wireless communication among integrated circuits within an enclosure
CN207947781U (zh) 集成封装的光电转换器
US9887863B2 (en) Transceiver group and associated router
US20240071994A1 (en) C2c yield and performance optimization in a die stacking platform
CN217509042U (zh) 一种无线传输系统
US11841815B1 (en) Chiplet gearbox for low-cost multi-chip module applications
WO2023015972A1 (zh) 一种在板光互连装置及通信设备
US11855056B1 (en) Low cost solution for 2.5D and 3D packaging using USR chiplets
CN117081697A (zh) 一种光互连系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination