CN109840231A - 一种PCIe-SRIO转接设备及其方法 - Google Patents

Abstract

本发明提供一种PCIe‑SRIO转接设备，包括：PCIe信号端，用于传输PCIe信号；第一转接主芯片，用于将PCIe信号转换为SRIO信号；第二转接主芯片，用于将SRIO信号扩展为第一分路SRIO信号和第二分路SRIO信号；第一QSFP+连接端，用于向外部设备传输第一分路SRIO信号；第二QSFP+连接端，用于向外部设备传输第二分路SRIO信号；其中，PCIe信号端使用XMC连接器传输PCIe信号。本发明还提供一种PCIe‑SRIO转接方法。本发明能够使得PCIe总线与主板有效、可靠地连接，并且支持高通信链路速度。

Description

一种PCIe-SRIO转接设备及其方法

技术领域

本发明涉及信号传输领域，尤其涉及一种PCIe-SRIO转接设备及其方法。

背景技术

在当前的嵌入式系统中，存在多种高性能的网络交换技术，其中，GbE(千兆以太网)、PCIe(PCI Express)、SRIO(Serial Rapid I/O)等三种高速串行标准实现了高速率传输，且因高可靠、高性能而得到了广泛的应用。

一般情况下，以太网适合于高时延设备或带宽要求较低的板上/板间应用。虽然PCIe优化了板上互连数据包的传送可靠性，但其典型时延仍然处在毫秒数量级。SRIO技术则针对尤其是要求多处理单元合作的嵌入式系统进一步进行了优化，使得SRIO兼具以太网和PCIe的优点，例如提供可靠和非可靠并存的数据包传送机制；另外，SRIO还因具有多种独特功能而最适用于板上、板间以及短距离的设备间互连应用。

另一方面，在当前的主流计算机架构中，X86(32位操作系统)是最重要的架构之一。X86架构的平台系统具有较多的PCIe资源，但是X86架构无SRIO总线，即如果需要在X86结构中转出SRIO总线时，需要利用转接设备。相应的，现有技术中具有多种PCIe总线资源转出到SRIO总线的解决方案。

目前，在现有技术中的产品采用TSi721配合TSi572的解决方案解决PCIe总线转到SRIO总线的问题。在这种解决方案中，PCIe信号模块与主板采用金手指连接，并且对外采用光通信接口。但是，这种解决方案中采用了TSi572芯片，仅支持SRIO1.3协议，数据通信速度支持1.25/2.5/3.125Gbaud。该解决方案及支持协议的版本较旧，最高通信速率偏低，无法满足当今高速通信的需求。另外，PCIe信号与主板的互联所采用的金手指，对板内的空间要求较高，并且受氧化等条件限制，无法保证互联信号的可靠性。

因此，亟需设计一种新的PCIe总线与SRIO总线的转接解决方案，增强PCIe信号与主板的可靠连接，同时提高链路速度。

发明内容

本发明提供的PCIe-SRIO转接设备及其方法，能够针对现有技术的不足，增强与主板系统的可靠连接，并且支持更高的链路速度。

第一方面，本发明提供一种PCIe-SRIO转接设备，包括：

PCIe信号端，用于传输PCIe信号；

第一转接主芯片，用于将所述PCIe信号转换为SRIO信号；

第二转接主芯片，用于将所述SRIO信号扩展为第一分路SRIO信号和第二分路SRIO信号；

第一QSFP+(Quad Small Form-factor Pluggable Plus)连接端，用于向外部设备传输所述第一分路SRIO信号；

第二QSFP+连接端，用于向外部设备传输所述第二分路SRIO信号；

其中，所述PCIe信号端使用XMC连接器传输所述PCIe信号。

可选地，上述PCIe-SRIO转接设备的所述PCIe信号端使用XMC连接器公头。

可选地，上述第一转接主芯片为TSi721芯片。

可选地，上述第二转接主芯片为CPS1432芯片。

可选地，上述TSi721芯片可以通过配置寄存器的拨码开关实现所述TSi721芯片的数据通信速率配置。

可选地，上述CPS1432芯片可以通过配置寄存器实现所述CPS1432芯片的端口数量配置以及数据通信速率配置。

可选地，上述TSi721芯片和CPS1432芯片配置为同样的数据通信速率以实现通信，且所述通信的数据通信速率最高不超过5Gbaud。

可选地，当上述PCIe-SRIO转接设备用于板间通信时，通过软件先配置各主板对应的所述PCIe-SRIO转接设备的数据接收端口，再配置各主板对应的所述PCIe-SRIO转接设备的数据发送端口。

可选地，上述第一QSFP+连接器和/或所述第二QSFP+连接器均通过专用QSFP+线缆连接到外部设备。

另一方面，本发明提供一种使用上述PCIe-SRIO转接设备的方法，其中包括：

步骤一、通过所述XMC连接器将PCIe信号传输到所述PCIe-SRIO转接设备的PCIe信号端；

步骤二、由第一转接主芯片将所述PCIe信号转换为SRIO信号；

步骤三、由第二转接主芯片将所述SRIO信号扩展为所述第一分路SRIO信号和第二分路SRIO信号，并分别输出到所述第一QSFP+连接器和第二QSFP+连接器；

步骤四、将所述第一QSFP+连接器和第二QSFP+连接器通过专用QSFP+线缆连接至外部设备并进行通信。

本发明提供的PCIe-SRIO转接设备及其方法，通过使用TSi721配合CPS1432的解决方案，并利用XMC连接器，使得PCIe总线能够与主板有效、可靠地连接，并且能够支持高达5Gbaud的链路速度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明一个实施例的PCIe-SRIO转接设备与主板连接的整体架构示意图；

图2为本发明一个实施例的两个主板间通过PCIe-SRIO转接设备进行通信的整体架构示意图；

图3为本发明一个实施例的两个主板间通过PCIe-SRIO转接设备进行通信时的软件配置面板示意图；

图4为本发明一个实施例的转接板的工作原理示意图；

图5为本发明一个实施例的XMC连接器的针脚矩阵示意图；

图6为本发明一个实施例的XMC连接器的针脚的PCIe接口信号定义图；

图7为本发明一个实施例的PCIe-SRIO转接方法的步骤图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

第一方面，本发明提供一种PCIe-SRIO转接设备。图1示出了本发明一个实施例提供的PCIe-SRIO转接设备与主板连接的整体架构示意图。如图所示，PCIe-SRIO转接设备上具有配置外围环境的XMC连接器、转接主芯片以及QFSP+连接器等。

具体的，本发明实施例提供的PCIe-SRIO转接设备的XMC连接器为XMC连接公头。该XMC连接公头用于与主板上的XMC连接母头相连接，并完成PCIe-SRIO转接设备与主板之间的PCIe信号的传输。

具体的，本发明实施例提供的转接主芯片由TSi721和CPS1432组成。其中，TSi721芯片提供一种PCIe-SRIO桥结构，用于将4通道的PCIe信号转换为4通道的SRIO信号。特别的，由于TSi721只有4通道SRIO，因此只能支持1个port(端口)。另外，TSi721可以通过三位配置寄存器STRAP_RATE[2:0]实现不同数据通信速率的灵活配置，典型的数据通信速率为1.25Gbaud/2.5Gbaud/3.125Gbaud/5Gbaud。优选的，本发明实施例提供的数据通信速率配置可以通过拨动每一位对应的拨码开关而实现。

CPS1432芯片提供一种SRIO信号转换结构，可以用于扩展SRIO的通道数，适用于多个不同SRIO设备间或多个板间的互联。特别的，CPS1432共有32个SRIO通道，最多能够支持14个port(端口)。另外，CPS-1432可以通过八位配置寄存器QCFG[7:0]实现不同的端口配置和数量配置，还可以通过三位配置寄存器SPD[2:0]实现不同数据通信速率的灵活配置，典型的数据通信速率为1.25Gbaud/2.5Gbaud/3.125Gbaud/5Gbaud/6.25Gbaud。

优选的，Tsi721和CPS1432配置为同样速率才可以实现正常通信，因此本发明实施例提供的设计能够实现的最高通信速率为5Gbaud。

具体的，本发明实施例提供的PCIe-SRIO转接设备还引出两个QSFP+连接器，用于连接QSFP+连接器专用线缆。

图2示出了本发明一个实施例提供的两个主板间通过PCIe-SRIO转接设备进行通信的整体架构示意图。如图所示，两个主板间通过QSFP+连接器专用线缆将两个主板平台进行连接。具体的，需要通过软件配置各主板上的转接板的数据发送端口和数据接收端口。优选的，首先配置各主板上的转接板的数据接收端口，再配置各主板上的转接板的数据发送端口，随后进行数据通信。

图3示出了本发明一个实施例提供的两个主板间通过PCIe-SRIO转接设备进行通信时的软件配置面板示意图。如图所示，当两个主板间需要通过PCIe-SRIO转接设备进行通信时，使用本实施例提供的软件配置各主板上的转接板的数据发送端口和数据接收端口。

具体的，本发明实施例提供的软件界面开启后，首先通过“加载驱动”按钮进行驱动的加载。随后设置接收端接收通道号，例如5；并设置接收端接收通道的本地地址，例如55。设置接收端的上述两项参数后，点击“开始接收”按钮，如果开启接收功能正常，则按钮变为“停止接收”状态。

下一步，设置发送端发送通道的发送地址，例如55；设置发送端发送通道的接收通道号，例如5；设置发送端发送的具体数据，例如8；设置发送端发送数据的长度，例如128，即每次发送128个数据；设置发送端发送数据重复发送的次数，如果设置重复发送的次数不为0，则重复发送直至所设置的重复发送次数，如果设置重复发送的次数为0，则不间断地循环发送。设置发送端的上述六项参数后，点击“开始发送”按钮，如果发送功能开启成功，该按钮会变为“停止发送”的状态。

特别的，接收端和发送端的主板都需要正常开启，且在硬件处于稳定状态时才能正常开始通信。优选的，首先配置数据接收端口并开启接收端接收，然后再配置数据发送端口并开始进行发送。

另外，软件配置界面还设置有软件测试信息区、发送信息区以及接收信息区，分别用于操作者观察软件测试信息、发送端发送的信息以及接收端接收的信息。

图4示出了本发明一个实施例提供的转接板的工作原理示意图。如图所示，首先，主板的x4规格的PCIe信号输入主板上的XMC连接器(母头)，XMC连接器(母头)与本发明实施例提供的PCIe-SRIO转接板上的XMC连接器(公头)相连，并将x4规格的PCIe信号传输到PCIe-SRIO转接板上的XMC连接器(公头)。

进一步的，PCIe-SRIO转接板上的XMC连接器(公头)上的PCIe信号传输到用于提供PCIe-SRIO桥结构的TSi721芯片的PCIe端口，TSi721芯片将x4规格的PCIe信号转换为x4规格的SRIO信号，并且从TSi721芯片的SRIO端口输出。总体上的，完成了x4规格的PCIe信号向x4规格的SRIO信号的转换。优选的，TSi721芯片的数据通信速率可以通过拨动拨码开关实现灵活配置。

进一步的，从TSi721芯片的SRIO端口输出的x4规格的SRIO信号传送至用于提供SRIO信号转换结构的CPS1432芯片。典型的，从TSi721芯片的SRIO端口输出的x4规格的SRIO信号传送至CPS1432的一个上行端口，例如Port0端口(Lane0-3)。随后，CPS1432芯片将1路x4规格的SRIO信号转换为2路x4规格的SRIO信号。典型的，从CPS1432输出的2路x4规格的SRIO信号分别传送至各自的下行端口，例如Port1(Lane4-7)和Port5(Lane20-23)。随后，从CPS1432输出的2路x4规格的SRIO信号分别通过各自的下行端口引出到两个QSFP+连接器。特别的，CPS1432可以通过配置寄存器实现不同的端口配置、数量配置、以及数据通信速率的配置。总体上的，完成了1个x4规格的SRIO总线端口向2个x4规格的SRIO总线端口的扩展。

进一步的，使用专用的QSFP+线缆将QSFP+连接器与外围SRIO设备互联，用于实现高速通信。典型的，外围SRIO设备包括但不限于本发明实施例提供的连接到主板的PCIe-SRIO转接设备。

图5示出了本发明一个实施例的XMC连接器的针脚矩阵示意图。如图所示，本实施例使用的XMC连接器的针脚排列为6行19列，共114枚针脚。主板和转接板分别使用了本实施例中114针XMC连接器的母头和公头，当主板上的XMC连接器(母头)与本发明实施例提供的PCIe-SRIO转接板上的XMC连接器(公头)相连时，能够实现转接板与主板之间的平行压接。特别的，这种114针XMC器的连接方式能够节省尤其是CPCI板、VPX板等对空间要求较高的板卡的板内空间。

另外，主板上的XMC连接器(母头)具有114针孔，PCIe-SRIO转接板上的XMC连接器(公头)具有114插针，主板上的XMC连接器(母头)与本发明实施例提供的PCIe-SRIO转接板上的XMC连接器(公头)之间采用矩阵式114针的针孔与插针互连，并且XMC连接器的周边设置有螺丝孔，用于将本发明实施例提供的PCIe-SRIO转接板与主板固定，相比现有技术中使用的金手指连接方法，能够提高传输信号的可靠性。

图6示出了本发明一个实施例的XMC连接器的针脚的PCIe接口信号定义图。如图所示，表格中横向A-F列对应图4中的XMC连接器的针脚矩阵的A-F行，表格中纵向1-19行对应图4中的XMC连接器的针脚矩阵的1-19列。图内表格中的单元格值表示相应的PCIe接口信号。特别的，图5表格中的单元格的NC值表示不接任何PCIe接口信号。网络信号中的T表示发送到主板端的接口信号，例如PETp0～PETp3、PETn0～PETn3；R表示接收自主板端的接口信号，例如PERp0～PERp3、PERn0～PERn3。

另一方面，本发明提供一种PCIe-SRIO转接方法。图7示出了本发明一个实施例提供的PCIe-SRIO转接方法的步骤图。

如图所示，S71表示将主板的PCIe信号通过XMC连接器传输到转接设备的PCIe信号输入端口；S72表示由转接设备中的转接主芯片TSi721将PCIe信号转换为SRIO信号；S73表示由转接设备中的转接主芯片CPS1432将SRIO信号扩展为两路SRIO信号，并分别输出到两个QSFP+连接器；S74表示将QSFP+连接器通过QSFP+专用线缆连接至外部SRIO设备并进行通信。

本发明实施例提供的PCIe-SRIO转接设备及其方法，通过使用XMC连接器件连接主板和PCIe-SRIO转接设备，并在PCIe-SRIO转接设备上应用TSi721及CPS1432解决方案，能够利用XMC连接器节省X86架构主板和转接器连接的空间，并保证PCIe总线信号的可靠性；另外能够实现SRIO总线的拓展，实现5Gbaud的高速通信，满足设备间/板间SRIO通信的速度及可靠性需求。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种PCIe-SRIO转接设备，包括：

PCIe信号端，用于传输PCIe信号；

第一转接主芯片，用于将所述PCIe信号转换为SRIO信号；

第二转接主芯片，用于将所述SRIO信号扩展为第一分路SRIO信号和第二分路SRIO信号；

第一QSFP+连接端，用于向外部设备传输所述第一分路SRIO信号；

第二QSFP+连接端，用于向外部设备传输所述第二分路SRIO信号；

其特征在于，所述PCIe信号端使用XMC连接器传输所述PCIe信号。

2.根据权利要求1所述的PCIe-SRIO转接设备，其特征在于，所述PCIe-SRIO转接设备的所述PCIe信号端使用XMC连接器公头。

3.根据权利要求1所述的PCIe-SRIO转接设备，其特征在于，所述第一转接主芯片为TSi721芯片。

4.根据权利要求1所述的PCIe-SRIO转接设备，其特征在于，所述第二转接主芯片为CPS1432芯片。

5.根据权利要求3所述的PCIe-SRIO转接设备，其特征在于，所述TSi721芯片可以通过配置寄存器的拨码开关实现所述TSi721芯片的数据通信速率配置。

6.根据权利要求4所述的PCIe-SRIO转接设备，其特征在于，所述CPS1432芯片可以通过配置寄存器实现所述CPS1432芯片的端口数量配置以及数据通信速率配置。

7.根据权利要求3或4所述的PCIe-SRIO转接设备，其特征在于，所述TSi721芯片和所述CPS1432芯片配置为同样的数据通信速率以实现通信，且所述通信的数据通信速率最高不超过5Gbaud。

8.根据权利要求1所述的PCIe-SRIO转接设备，其特征在于，当所述PCIe-SRIO转接设备用于板间通信时，通过软件先配置各主板对应的所述PCIe-SRIO转接设备的数据接收端口，再配置各主板对应的所述PCIe-SRIO转接设备的数据发送端口。

9.根据权利要求1所述的PCIe-SRIO转接设备，其特征在于，所述第一QSFP+连接器和/或所述第二QSFP+连接器均通过专用QSFP+线缆连接到外部设备。

10.一种使用根据权利要求1所述的PCIe-SRIO转接设备的方法，其特征在于，包括：

步骤一、通过所述XMC连接器将PCIe信号传输到所述PCIe-SRIO转接设备的PCIe信号端；

步骤二、由第一转接主芯片将所述PCIe信号转换为SRIO信号；

步骤三、由第二转接主芯片将所述SRIO信号扩展为所述第一分路SRIO信号和第二分路SRIO信号，并分别输出到所述第一QSFP+连接器和第二QSFP+连接器；

步骤四、将所述第一QSFP+连接器和第二QSFP+连接器通过专用QSFP+线缆连接至外部设备并进行通信。