CN110275857A - 一种基于xmc标准接口的5端口pcie总线交换板 - Google Patents

一种基于xmc标准接口的5端口pcie总线交换板 Download PDF

Info

Publication number
CN110275857A
CN110275857A CN201910510564.2A CN201910510564A CN110275857A CN 110275857 A CN110275857 A CN 110275857A CN 201910510564 A CN201910510564 A CN 201910510564A CN 110275857 A CN110275857 A CN 110275857A
Authority
CN
China
Prior art keywords
terminal
resistance
xmc
pcie
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910510564.2A
Other languages
English (en)
Inventor
张志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201910510564.2A priority Critical patent/CN110275857A/zh
Publication of CN110275857A publication Critical patent/CN110275857A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种基于XMC标准接口的5端口PCIE总线交换板包括XMC连接器单元、电源转换单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元及标准XMC板型背板；结构简单，且电路连接容易，成本低，不但可靠性和安全性高，还可以实现5端口PCIEx1总线的扩展交换，有助于工程推广及应用。

Description

一种基于XMC标准接口的5端口PCIE总线交换板
（一）技术领域：
本发明涉及XMC（XMC-compliant mezzanine card，交换夹层卡）标准接口卡领域，尤其是涉及一种基于XMC标准接口的5端口PCIE（Peripheral Component InterconnectExpress，外围组件互连扩展）总线交换板。
（二）背景技术：
随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCIE总线就是使用了高速差分总线，使其具有数据传输速率快、扩展灵活等优点。由于PCIE总线的优势明显，在几乎所有现代PC（Personal Computer，个人计算机）机中，PCIE总线作为主要的主板级互连，将主机系统处理器与集成外设连接起来，并且可以附加外设扩展卡。
XMC作为PCIE总线的一种接口形式，与金手指等其他接口相比具有连接牢靠、抗振动性强等特点。由于其优势明显，所以XMC接口被广泛应用在加固计算机中，作为扩展接口板来使用。因此，非常有必要设计一款一种基于XMC标准接口的PCIE总线交换板来满足恶劣环境条件下客户对PCIE总线外设的使用需求。
（三）发明内容：
本发明的目的在于提供一种基于XMC标准接口的5端口PCIE总线交换板，它可以弥补现有技术的不足，是一种结构简单、连接牢固、可靠性及安全性高的PCIE总线交换板，可以实现5端口PCIEx1总线的扩展交换。
本发明的技术方案：一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于它包括：XMC连接器单元、电源转换单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元及标准XMC板型背板；其中，所述XMC连接器单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元和电源转换单元均集成在标准XMC板型背板上；所述XMC连接器单元的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述电源转换单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源；所述PCIE总线时钟信号缓冲单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供时钟信号；所述XMC连接器单元与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC连接器单元的输出端输出5路PCIEx1总线信号。
所述XMC连接器单元是由XMC P15连接器和XMC P16连接器构成，见图1；所述XMCP15连接器和XMC P16连接器集成在标准XMC板型背板上；所述XMC P15连接器的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器的输出端输出5路PCIEx1总线信号。
电源转换单元是由电源转换单元A和电源转换模块B构成；所述电源转换单元A和电源转换模块B集成在标准XMC板型背板上；所述电源转换单元A和电源转换模块B的输入端与XMC P15连接器连接；所述电源转换单元A和电源转换模块B与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源。
所述电源转换单元A是由电源芯片U1、电阻R1、电阻R2、电阻R3、电容C1和电容C2构成；所述电源芯片U1是选用ANPEC公司APL5916KAI芯片；所述电源芯片APL5916KAI有VCNTL端子、VIN1端子、VIN2端子、VOUT1端子、VOUT2端子、FB端子、GND端子、EN端子和POK端子；所述电阻R3一端连接外部+3.3V电压，一端连接电容C1；所述电容C1的另一端接地；所述电阻R1、电阻R2和电容C2的中间连接点连接电源芯片的反馈端FB端子；所述电阻R1的另一端连接+2.5V；所述电阻R2的另一端接地；所述电容C2的另一端连接+2.5V；所述VCNTL端子连接外部+5V电源；所述VINT1端子和VINT2端子作为电源芯片的输入端连接+3.3V输入电压；所述VOUT1端子和VOUT2端子作为电源的输出端连接+2.5V输出电压；所述POK端子置空。
所述电阻R1和电阻R2的阻值分别为11kΩ和4.99kΩ，通过对阻值的配置来实现3.3V电源向2.5V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R1/R2）。
所述电源转换单元B是由电源芯片U2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、电容C3、电容C4、电感L1构成；所述电源芯片U2是AOS公司的PWM（Pulse WidthModulation，脉宽调制）电源控制芯片AOZ1094AIL；所述电源芯片AOZ1037PI有VIN端子、LX端子、NC端子、FB端子、PGND端子、AGND端子、COMP端子、EN端子和PGOOD端子；所述电阻R4一端连接外部+5V电压，一端连接电容C2；所述电容C2的另一端接地；所述电阻R5一端连接端子COMP，一端连接电容C3；所述电容C3的另一端接地；所述电阻R6、电阻R7的中间连接点连接电源芯片的反馈端FB端子；所述电阻R6的另一端与电感L1和+V1.0电压连接；所述电阻R7另一端接地；所述电感L1的另一端与R8和LX端子连接；所述R8的另一端与C4连接；所述C4的另一端接地；所述NC端子和PGOOD端子置空。
所述电阻R6和电阻R7的阻值分别为475Ω和1.8kΩ，通过对阻值的配置来实现5V电源向1.0V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R6/R7）。
所述PCIE总线数据信号交换单元由PCIE总线信号交换芯片U3及电阻R9～R18构成；所述PCIE总线信号交换芯片U3是IDT公司89HPES6T6G2ZCALIR芯片，有1路上行端口和5路下行端口，所述PCIE信号交换芯片89HPES6T6G2ZCALIR由CCLKDS端子、CCLKUS端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、PERSTN端子、REFRES0～REFRES5端子、SSMBCLK端子、SSMBDAT端子、MSMBCLK端子、MSMBDAT端子、SW_MODE_0～SW_MODE_2端子、PE0RN00～PE5RN00端子、PE0TN00～PE5TN00端子 、PEREFCLKN端子、PEREFCLKP端子构成。所述CCLKDS端子、CCLKUS端子、JTAG_TCL端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、SSMBCLK端子、SSMBDAT端子、SE_MODE_0端子分别通过电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18上拉到+3.3V电源；所述端子PERSTN连接XMC 15连接器，为芯片提供复位信号；所述端子JTAG_TRSN_N、端子PE0RN00～PE5RN00、端子MSMBCLK、端子MSMBDAT、端子SW_MODE_1、端子SW_MODE_2、100个Vss端子接地；所述端子PE0RN00、端子PN0RP00、端子PE0TN00、端子PE0RP00作为PCIE数字信号交换芯片的上行端口连接从XMC 15连接器输出的PCIEx1信号；所述端子PE1RN00、端子PN1RP00、端子PE1TN00、端子PE1RP00作为PCIE数字信号交换芯片的第1路下行端口连接XMC 16连接器；所述端子PE2RN00、端子PN2RP00、端子PE2TN00、端子PE2RP00作为PCIE数字信号交换芯片的第2路下行端口连接XMC 16连接器；所述端子PE3RN00、端子PN3RP00、端子PE3TN00、端子PE2RP00作为PCIE数字信号交换芯片的第3路下行端口连接XMC 16连接器；所述端子PE4RN00、端子PN4RP00、端子PE4TN00、端子PE4RP00作为PCIE数字信号交换芯片的第4路下行端口连接XMC 16连接器；所述端子PE5RN00、端子PN5RP00、端子PE5TN00、端子PE5RP00作为PCIE数字信号交换芯片的第5路下行端口连接XMC16连接器；所述PEREFCLKN端子和PEREFCLKP端子连接PCIE时钟缓冲器。
所述PCIE总线时钟信号缓冲单元由PCIE总线时钟缓冲芯片U4和电阻R19～R53构成；PCIE总线时钟信号缓冲芯片U4选用的是IDT公司的9ZX21501BKLF芯片，有1路上行端口和18路下行端口，可以满足交换板6路PCIE总线时钟信号的需求；所述时钟缓冲芯片9ZX21501BKLF由VDD1～VDD5端子、VDDA端子、VDDR端子、CK_PWRGD_PD_N端子、SMB_A1_TR1端子、SMB_A0_TR1端子、SMBCLK端子、SMBDAT端子、端子CE5_N～CE12_N、端子DIF_IN、端子DIF_IN_N、DIF_IIN端子、DFB_IN_N端子、NC端子、100M_133M_N端子、HIBW_BYPM_LOBW_N端子、IREF端子、DFB_OUT、DFB_OUT_N端子、DIF_0～DIF_17端子、DIF_0_N～DIF_17_N端子、GNDA端子、GNDR端子、GND1～GND3端子和GND_PAD端子构成；所述端子VDD1～VDD5、端子VDDR、端子VDDA均连接到+3.3V电源；所述端子CK_PWRGD_PD_N通过电阻R19上拉到+3.3V电源；所述端子SMB_A1_TR1和端子SMB_A0_TR1分别通过电阻R20和电阻R21下拉到地端子；所述端子CE5_N～端子CE12_N均通过电阻R22下拉到地；所述端子DIF_IN和端子DIF_IN_N与XMC P15连接，为芯片输入上行的时钟信号；所述电阻R26和电阻R28的中心点连接DFB_IN端子；所述电阻R26的另一端连接DFB_OUT端子；所述R28的另一端接地；所述电阻R27和电阻R29的中心点连接DFB_IN_N端子；所述电阻R27的另一端连接DFB_OUT_N端子；所述电阻R29的另一端接地；所述100M_133M_N端子和HIBW_BYPM_LOBW_N端子分别通过电阻R23和电阻R24上拉到+3.3V电源；所述电阻R30和电阻R42的中心的连接到XMC P16连接器；所述电阻R30的另一端连接DIF_0端子；所述电阻R42的另一端接地；所述电阻R31和电阻R43的中心的连接到XMC P16连接器；所述电阻R31的另一端连接DIF_0_N端子；所述电阻R43另一端接地；所述电阻R32和电阻R44的中心的连接到XMC P16连接器；所述电阻R32的另一端连接DIF_1端子；所述电阻R44另一端接地；所述电阻R33和电阻R45的中心的连接到XMC P16连接器；所述电阻R33的另一端连接DIF_1_N端子；所述电阻R45的另一端接地；所述电阻R34和电阻R46的中心的连接到XMC P16连接器；所述电阻R34的另一端连接DIF_2端子；所述电阻R46另一端接地；所述电阻R35和电阻R47的中心的连接到XMC P16连接器；所述电阻R35的另一端连接DIF_2_N端子；所述电阻R47另一端接地；所述电阻R36和电阻R48的中心的连接到XMC P16连接器；所述电阻R36的另一端连接DIF_3端子；所述电阻R48另一端接地；所述电阻R37和电阻R49的中心的连接到XMC P16连接器；所述电阻R37的另一端连接DIF_3_N端子；所述电阻R48另一端接地；所述电阻R38和电阻R50的中心的连接到XMC P16连接器；所述电阻R38的另一端连接DIF_4端子；所述电阻R50另一端接地；所述电阻R39和电阻R51的中心的连接到XMC P16连接器；所述R39的另一端连接DIF_4_N端子；所述电阻R51另一端接地；所述电阻R40和电阻R52的中心的连接到XMC P16连接器；所述电阻R40的另一端连接DIF_5端子；所述电阻R52另一端接地；所述电阻R41和电阻R53的中心的连接到XMC P16连接器；所述电阻R41的另一端连接DIF_5_N端子；所述电阻R53另一端接地；所述端子GNDA、端子GNDR、端子GND1～GND3、端子GND_PAD接地；所述端子DIF_7～端子DIF_17、端子DIF_7_N～端子DIF_17_N、端子NC、端子SMBDAT、端子SMBCLK置空。
本发明的优越性：结构简单，且电路连接容易，成本低，不但可靠性和安全性高，还可以实现5端口PCIEx1总线的扩展交换，有助于工程推广及应用。
（四）附图说明：
图1为本发明所涉一种基于XMC标准接口的5端口PCIE总线交换板的整体架构示意图。
图2为本发明所涉一种基于XMC标准接口的5端口PCIE总线交换板的电源转换单元A的电路结构示意图；
图3为本发明所涉一种基于XMC标准接口的5端口PCIE总线交换板的电源转换单元B的电路结构示意图；
图4为本发明所涉一种基于XMC标准接口的5端口PCIE总线交换板的PCIE总线数据信号交换单元的电路结构示意图
图5为本发明所涉一种基于XMC标准接口的5端口PCIE总线交换板PCIE总线时钟缓冲单元的电路结构示意图。
（五）具体实施方式：
实施例：一种基于XMC标准接口的5端口PCIE总线交换板，见图1，其特征在于它包括：XMC连接器单元、电源转换单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元及标准XMC板型背板；其中，所述XMC连接器单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元和电源转换单元均集成在标准XMC板型背板上；所述XMC连接器单元的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述电源转换单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源；所述PCIE总线时钟信号缓冲单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供时钟信号；所述XMC连接器单元与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC连接器单元的输出端输出5路PCIEx1总线信号。
所述XMC连接器单元是由XMC P15连接器和XMC P16连接器构成，见图1；所述XMCP15连接器和XMC P16连接器集成在标准XMC板型背板上；所述XMC P15连接器的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器的输出端输出5路PCIEx1总线信号。
电源转换单元是由电源转换单元A和电源转换模块B构成；所述电源转换单元A和电源转换模块B集成在标准XMC板型背板上；所述电源转换单元A和电源转换模块B的输入端与XMC P15连接器连接；所述电源转换单元A和电源转换模块B与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源，见图1。
如图2所示，所述电源转换单元A是由电源芯片U1、电阻R1、电阻R2、电阻R3、电容C1和电容C2构成；所述电源芯片U1是选用ANPEC公司APL5916KAI芯片；所述电源芯片APL5916KAI有VCNTL端子、VIN1端子、VIN2端子、VOUT1端子、VOUT2端子、FB端子、GND端子、EN端子和POK端子；所述电阻R3一端连接外部+3.3V电压，一端连接电容C1；所述电容C1的另一端接地；所述电阻R1、电阻R2和电容C2的中间连接点连接电源芯片的反馈端FB端子；所述电阻R1的另一端连接+2.5V；所述电阻R2的另一端接地；所述电容C2的另一端连接+2.5V；所述VCNTL端子连接外部+5V电源；所述VINT1端子和VINT2端子作为电源芯片的输入端连接+3.3V输入电压；所述VOUT1端子和VOUT2端子作为电源的输出端连接+2.5V输出电压；所述POK端子置空。
所述电阻R1和电阻R2的阻值分别为11kΩ和4.99kΩ，通过对阻值的配置来实现3.3V电源向2.5V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R1/R2）。
如图3所示，所述电源转换单元B是由电源芯片U2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、电容C3、电容C4、电感L1构成；所述电源芯片U2是AOS公司的PWM（PulseWidth Modulation，脉宽调制）电源控制芯片AOZ1094AIL；所述电源芯片AOZ1037PI有VIN端子、LX端子、NC端子、FB端子、PGND端子、AGND端子、COMP端子、EN端子和PGOOD端子；所述电阻R4一端连接外部+5V电压，一端连接电容C2；所述电容C2的另一端接地；所述电阻R5一端连接端子COMP，一端连接电容C3；所述电容C3的另一端接地；所述电阻R6、电阻R7的中间连接点连接电源芯片的反馈端FB端子；所述电阻R6的另一端与电感L1和+V1.0电压连接；所述电阻R7另一端接地；所述电感L1的另一端与R8和LX端子连接；所述R8的另一端与C4连接；所述C4的另一端接地；所述NC端子和PGOOD端子置空。
所述电阻R6和电阻R7的阻值分别为475Ω和1.8kΩ，通过对阻值的配置来实现5V电源向1.0V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R6/R7）。
如图4所示，所述PCIE总线数据信号交换单元由PCIE总线信号交换芯片U3及电阻R9～R18构成；所述PCIE总线信号交换芯片U3是IDT公司89HPES6T6G2ZCALIR芯片，有1路上行端口和5路下行端口，所述PCIE信号交换芯片89HPES6T6G2ZCALIR由CCLKDS端子、CCLKUS端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、PERSTN端子、REFRES0～REFRES5端子、SSMBCLK端子、SSMBDAT端子、MSMBCLK端子、MSMBDAT端子、SW_MODE_0～SW_MODE_2端子、PE0RN00～PE5RN00端子、PE0TN00～PE5TN00端子 、PEREFCLKN端子、PEREFCLKP端子构成。所述CCLKDS端子、CCLKUS端子、JTAG_TCL端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、SSMBCLK端子、SSMBDAT端子、SE_MODE_0端子分别通过电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18上拉到+3.3V电源；所述端子PERSTN连接XMC 15连接器，为芯片提供复位信号；所述端子JTAG_TRSN_N、端子PE0RN00～PE5RN00、端子MSMBCLK、端子MSMBDAT、端子SW_MODE_1、端子SW_MODE_2、100个Vss端子接地；所述端子PE0RN00、端子PN0RP00、端子PE0TN00、端子PE0RP00作为PCIE数字信号交换芯片的上行端口连接从XMC 15连接器输出的PCIEx1信号；所述端子PE1RN00、端子PN1RP00、端子PE1TN00、端子PE1RP00作为PCIE数字信号交换芯片的第1路下行端口连接XMC 16连接器；所述端子PE2RN00、端子PN2RP00、端子PE2TN00、端子PE2RP00作为PCIE数字信号交换芯片的第2路下行端口连接XMC 16连接器；所述端子PE3RN00、端子PN3RP00、端子PE3TN00、端子PE2RP00作为PCIE数字信号交换芯片的第3路下行端口连接XMC 16连接器；所述端子PE4RN00、端子PN4RP00、端子PE4TN00、端子PE4RP00作为PCIE数字信号交换芯片的第4路下行端口连接XMC 16连接器；所述端子PE5RN00、端子PN5RP00、端子PE5TN00、端子PE5RP00作为PCIE数字信号交换芯片的第5路下行端口连接XMC 16连接器；所述PEREFCLKN端子和PEREFCLKP端子连接PCIE时钟缓冲器。
如图5所示，所述PCIE总线时钟信号缓冲单元由PCIE总线时钟缓冲芯片U4和电阻R19～R53构成；PCIE总线时钟信号缓冲芯片U4选用的是IDT公司的9ZX21501BKLF芯片，有1路上行端口和18路下行端口，可以满足交换板6路PCIE总线时钟信号的需求；所述时钟缓冲芯片9ZX21501BKLF由VDD1～VDD5端子、VDDA端子、VDDR端子、CK_PWRGD_PD_N端子、SMB_A1_TR1端子、SMB_A0_TR1端子、SMBCLK端子、SMBDAT端子、端子CE5_N～CE12_N、端子DIF_IN、端子DIF_IN_N、DIF_IIN端子、DFB_IN_N端子、NC端子、100M_133M_N端子、HIBW_BYPM_LOBW_N端子、IREF端子、DFB_OUT、DFB_OUT_N端子、DIF_0～DIF_17端子、DIF_0_N～DIF_17_N端子、GNDA端子、GNDR端子、GND1～GND3端子和GND_PAD端子构成；所述端子VDD1～VDD5、端子VDDR、端子VDDA均连接到+3.3V电源；所述端子CK_PWRGD_PD_N通过电阻R19上拉到+3.3V电源；所述端子SMB_A1_TR1和端子SMB_A0_TR1分别通过电阻R20和电阻R21下拉到地端子；所述端子CE5_N～端子CE12_N均通过电阻R22下拉到地；所述端子DIF_IN和端子DIF_IN_N与XMC P15连接，为芯片输入上行的时钟信号；所述电阻R26和电阻R28的中心点连接DFB_IN端子；所述电阻R26的另一端连接DFB_OUT端子；所述R28的另一端接地；所述电阻R27和电阻R29的中心点连接DFB_IN_N端子；所述电阻R27的另一端连接DFB_OUT_N端子；所述电阻R29的另一端接地；所述100M_133M_N端子和HIBW_BYPM_LOBW_N端子分别通过电阻R23和电阻R24上拉到+3.3V电源；所述电阻R30和电阻R42的中心的连接到XMC P16连接器；所述电阻R30的另一端连接DIF_0端子；所述电阻R42的另一端接地；所述电阻R31和电阻R43的中心的连接到XMC P16连接器；所述电阻R31的另一端连接DIF_0_N端子；所述电阻R43另一端接地；所述电阻R32和电阻R44的中心的连接到XMC P16连接器；所述电阻R32的另一端连接DIF_1端子；所述电阻R44另一端接地；所述电阻R33和电阻R45的中心的连接到XMC P16连接器；所述电阻R33的另一端连接DIF_1_N端子；所述电阻R45的另一端接地；所述电阻R34和电阻R46的中心的连接到XMC P16连接器；所述电阻R34的另一端连接DIF_2端子；所述电阻R46另一端接地；所述电阻R35和电阻R47的中心的连接到XMC P16连接器；所述电阻R35的另一端连接DIF_2_N端子；所述电阻R47另一端接地；所述电阻R36和电阻R48的中心的连接到XMC P16连接器；所述电阻R36的另一端连接DIF_3端子；所述电阻R48另一端接地；所述电阻R37和电阻R49的中心的连接到XMC P16连接器；所述电阻R37的另一端连接DIF_3_N端子；所述电阻R48另一端接地；所述电阻R38和电阻R50的中心的连接到XMC P16连接器；所述电阻R38的另一端连接DIF_4端子；所述电阻R50另一端接地；所述电阻R39和电阻R51的中心的连接到XMCP16连接器；所述R39的另一端连接DIF_4_N端子；所述电阻R51另一端接地；所述电阻R40和电阻R52的中心的连接到XMC P16连接器；所述电阻R40的另一端连接DIF_5端子；所述电阻R52另一端接地；所述电阻R41和电阻R53的中心的连接到XMC P16连接器；所述电阻R41的另一端连接DIF_5_N端子；所述电阻R53另一端接地；所述端子GNDA、端子GNDR、端子GND1～GND3、端子GND_PAD接地；所述端子DIF_7～端子DIF_17、端子DIF_7_N～端子DIF_17_N、端子NC、端子SMBDAT、端子SMBCLK置空。
为了使本发明实现的技术手段、创新特征、达成目的与功效易于明白了解。
本发明设计是一种基于XMC标准接口的5端口PCIE总线交换板。
如图1所示，本交换板通过XMC P15连接器与外部主机进行PCIE总线信号（包括：数据信号、时钟信号）的交互：
a)背板上的印制线把PCIE数据信号和复位信号从XMC P15连接器引到PCIE数据信号交换单元，通过数据交换单元实现5路PCIE总线数据信号的扩展，交换扩展的PCIE总线数据信号通过背板印制线引到XMC P16连接器；
b)背板印制线把背板上的印制线把PCIE时钟信号从XMC P15连接器引到PCIE时钟缓冲单元，通过时钟缓冲单元实现6路PCIE总线时钟信号的扩展，扩展的时钟信号一路为PCIE总线信号交换芯片89HPES6T6G2ZCALIR提供时钟信号，其他5路引到了XMC P16连接器。
如图1所示，本交换板通过XMC P16连接器与外部PCIE总线扩展设备进行PCIE总线信号的交互：引到XMC P16连接器处的5路PCIE总线数据信号和5路PCIE总线时钟信号组合成5路PCIEx1总线信号，可以实现5个PCIEx1外设的挂载。
如图2所示，电源转换单元A中的电源芯片U1是选用ANPEC公司APL5916KAI芯片。R1和电阻R2的阻值分别为11kΩ和4.99kΩ，通过对阻值的配置来实现3.3V电源向2.5V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R1/R2）。
如图3所示，电源转换单元B中的电源芯片U2是AOS公司的PWM（Pulse WidthModulation，脉宽调制）电源控制芯片AOZ1094AIL；所述电源芯片U2的正常工作电源输入范围为4.5V～16V满足实际要求。电阻R6和电阻R7的阻值分别为475Ω和1.8kΩ，通过对阻值的配置来实现5V电源向1.0V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R6/R7）。
如图4所示，PCIE总线数据信号交换芯片U3选用的是IDT公司89HPES6T6G2ZCALIR芯片。芯片有1路上行端口和5路下行端口，实现了5路PCIEx1总线数据信号的交换扩展；
如图5所示，PCIE总线时钟信号缓冲芯片U4选用的是IDT公司的9ZX21501BKLF芯片。芯片有1路上行端口和18路下行端口，可以满足交换板6路PCIE总线时钟信号的需求。
以上实施例仅是对本发明基于一种基于XMC标准接口的5端口PCIE总线交换板具体应用例子，并不、限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
本发明未述及之处适用于现有技术。

Claims (10)

1.一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于它包括：XMC连接器单元、电源转换单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元及标准XMC板型背板；其中，所述XMC连接器单元、PCIE总线数据信号交换单元、PCIE总线时钟信号缓冲单元和电源转换单元均集成在标准XMC板型背板上；所述XMC连接器单元的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述电源转换单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源；所述PCIE总线时钟信号缓冲单元与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供时钟信号；所述XMC连接器单元与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC连接器单元的输出端输出5路PCIEx1总线信号。
2.根据权利要求1所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述XMC连接器单元是由XMC P15连接器和XMC P16连接器构成；所述XMC P15连接器和XMCP16连接器集成在标准XMC板型背板上；所述XMC P15连接器的输入端连接外部主机的+5V和+3.3V电源，同时接收外部PCIE总线数据信号、PCIE总线时钟信号和复位信号，其输出端与电源转换单元连接，同时与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器与PCIE总线数据信号交换单元呈双向连接，与PCIE总线时钟信号缓冲单元呈单向连接；所述XMC P16连接器的输出端输出5路PCIEx1总线信号。
3.根据权利要求1所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于电源转换单元是由电源转换单元A和电源转换模块B构成；所述电源转换单元A和电源转换模块B集成在标准XMC板型背板上；所述电源转换单元A和电源转换模块B的输入端与XMC P15连接器连接；所述电源转换单元A和电源转换模块B与PCIE总线数据信号交换单元之间呈单向连接，为PCIE总线数据信号交换单元提供+2.5V和+1.0V电源。
4.根据权利要求3所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述电源转换单元A是由电源芯片U1、电阻R1、电阻R2、电阻R3、电容C1和电容C2构成；所述电源芯片U1是选用ANPEC公司APL5916KAI芯片；所述电源芯片APL5916KAI有VCNTL端子、VIN1端子、VIN2端子、VOUT1端子、VOUT2端子、FB端子、GND端子、EN端子和POK端子；所述电阻R3一端连接外部+3.3V电压，一端连接电容C1；所述电容C1的另一端接地；所述电阻R1、电阻R2和电容C2的中间连接点连接电源芯片的反馈端FB端子；所述电阻R1的另一端连接+2.5V；所述电阻R2的另一端接地；所述电容C2的另一端连接+2.5V；所述VCNTL端子连接外部+5V电源；所述VINT1端子和VINT2端子作为电源芯片的输入端连接+3.3V输入电压；所述VOUT1端子和VOUT2端子作为电源的输出端连接+2.5V输出电压；所述POK端子置空。
5.根据权利要求4所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述电阻R1和电阻R2的阻值分别为11kΩ和4.99kΩ，通过对阻值的配置来实现3.3V电源向2.5V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R1/R2）。
6.根据权利要求3所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述电源转换单元B是由电源芯片U2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、电容C3、电容C4、电感L1构成；所述电源芯片U2是AOS公司的PWM电源控制芯片AOZ1094AIL；所述电源芯片AOZ1037PI有VIN端子、LX端子、NC端子、FB端子、PGND端子、AGND端子、COMP端子、EN端子和PGOOD端子；所述电阻R4一端连接外部+5V电压，一端连接电容C2；所述电容C2的另一端接地；所述电阻R5一端连接端子COMP，一端连接电容C3；所述电容C3的另一端接地；所述电阻R6、电阻R7的中间连接点连接电源芯片的反馈端FB端子；所述电阻R6的另一端与电感L1和+V1.0电压连接；所述电阻R7另一端接地；所述电感L1的另一端与R8和LX端子连接；所述R8的另一端与C4连接；所述C4的另一端接地；所述NC端子和PGOOD端子置空。
7.根据权利要求6所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述电阻R6和电阻R7的阻值分别为475Ω和1.8kΩ，通过对阻值的配置来实现5V电源向1.0V电源的转换；其转换的逻辑公式为Vout=0.8V*（1+R6/R7）。
8.根据权利要求1所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述PCIE总线数据信号交换单元由PCIE总线信号交换芯片U3及电阻R9～R18构成；所述PCIE总线信号交换芯片U3是IDT公司89HPES6T6G2ZCALIR芯片，有1路上行端口和5路下行端口，所述PCIE信号交换芯片89HPES6T6G2ZCALIR由CCLKDS端子、CCLKUS端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、PERSTN端子、REFRES0～REFRES5端子、SSMBCLK端子、SSMBDAT端子、MSMBCLK端子、MSMBDAT端子、SW_MODE_0～SW_MODE_2端子、PE0RN00～PE5RN00端子、PE0TN00～PE5TN00端子 、PEREFCLKN端子、PEREFCLKP端子构成。
9.所述CCLKDS端子、CCLKUS端子、JTAG_TCL端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_TRST_N端子、SSMBCLK端子、SSMBDAT端子、SE_MODE_0端子分别通过电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18上拉到+3.3V电源；所述端子PERSTN连接XMC 15连接器，为芯片提供复位信号；所述端子JTAG_TRSN_N、端子PE0RN00～PE5RN00、端子MSMBCLK、端子MSMBDAT、端子SW_MODE_1、端子SW_MODE_2、100个Vss端子接地；所述端子PE0RN00、端子PN0RP00、端子PE0TN00、端子PE0RP00作为PCIE数字信号交换芯片的上行端口连接从XMC 15连接器输出的PCIEx1信号；所述端子PE1RN00、端子PN1RP00、端子PE1TN00、端子PE1RP00作为PCIE数字信号交换芯片的第1路下行端口连接XMC 16连接器；所述端子PE2RN00、端子PN2RP00、端子PE2TN00、端子PE2RP00作为PCIE数字信号交换芯片的第2路下行端口连接XMC 16连接器；所述端子PE3RN00、端子PN3RP00、端子PE3TN00、端子PE2RP00作为PCIE数字信号交换芯片的第3路下行端口连接XMC16连接器；所述端子PE4RN00、端子PN4RP00、端子PE4TN00、端子PE4RP00作为PCIE数字信号交换芯片的第4路下行端口连接XMC 16连接器；所述端子PE5RN00、端子PN5RP00、端子PE5TN00、端子PE5RP00作为PCIE数字信号交换芯片的第5路下行端口连接XMC 16连接器；所述PEREFCLKN端子和PEREFCLKP端子连接PCIE时钟缓冲器。
10.根据权利要求1所述一种基于XMC标准接口的5端口PCIE总线交换板，其特征在于所述PCIE总线时钟信号缓冲单元由PCIE总线时钟缓冲芯片U4和电阻R19～R53构成；PCIE总线时钟信号缓冲芯片U4选用的是IDT公司的9ZX21501BKLF芯片，有1路上行端口和18路下行端口，可以满足交换板6路PCIE总线时钟信号的需求；所述时钟缓冲芯片9ZX21501BKLF由VDD1～VDD5端子、VDDA端子、VDDR端子、CK_PWRGD_PD_N端子、SMB_A1_TR1端子、SMB_A0_TR1端子、SMBCLK端子、SMBDAT端子、端子CE5_N～CE12_N、端子DIF_IN、端子DIF_IN_N、DIF_IIN端子、DFB_IN_N端子、NC端子、100M_133M_N端子、HIBW_BYPM_LOBW_N端子、IREF端子、DFB_OUT、DFB_OUT_N端子、DIF_0～DIF_17端子、DIF_0_N～DIF_17_N端子、GNDA端子、GNDR端子、GND1～GND3端子和GND_PAD端子构成；所述端子VDD1～VDD5、端子VDDR、端子VDDA均连接到+3.3V电源；所述端子CK_PWRGD_PD_N通过电阻R19上拉到+3.3V电源；所述端子SMB_A1_TR1和端子SMB_A0_TR1分别通过电阻R20和电阻R21下拉到地端子；所述端子CE5_N～端子CE12_N均通过电阻R22下拉到地；所述端子DIF_IN和端子DIF_IN_N与XMC P15连接，为芯片输入上行的时钟信号；所述电阻R26和电阻R28的中心点连接DFB_IN端子；所述电阻R26的另一端连接DFB_OUT端子；所述R28的另一端接地；所述电阻R27和电阻R29的中心点连接DFB_IN_N端子；所述电阻R27的另一端连接DFB_OUT_N端子；所述电阻R29的另一端接地；所述100M_133M_N端子和HIBW_BYPM_LOBW_N端子分别通过电阻R23和电阻R24上拉到+3.3V电源；所述电阻R30和电阻R42的中心的连接到XMC P16连接器；所述电阻R30的另一端连接DIF_0端子；所述电阻R42的另一端接地；所述电阻R31和电阻R43的中心的连接到XMC P16连接器；所述电阻R31的另一端连接DIF_0_N端子；所述电阻R43另一端接地；所述电阻R32和电阻R44的中心的连接到XMC P16连接器；所述电阻R32的另一端连接DIF_1端子；所述电阻R44另一端接地；所述电阻R33和电阻R45的中心的连接到XMC P16连接器；所述电阻R33的另一端连接DIF_1_N端子；所述电阻R45的另一端接地；所述电阻R34和电阻R46的中心的连接到XMC P16连接器；所述电阻R34的另一端连接DIF_2端子；所述电阻R46另一端接地；所述电阻R35和电阻R47的中心的连接到XMC P16连接器；所述电阻R35的另一端连接DIF_2_N端子；所述电阻R47另一端接地；所述电阻R36和电阻R48的中心的连接到XMC P16连接器；所述电阻R36的另一端连接DIF_3端子；所述电阻R48另一端接地；所述电阻R37和电阻R49的中心的连接到XMC P16连接器；所述电阻R37的另一端连接DIF_3_N端子；所述电阻R48另一端接地；所述电阻R38和电阻R50的中心的连接到XMC P16连接器；所述电阻R38的另一端连接DIF_4端子；所述电阻R50另一端接地；所述电阻R39和电阻R51的中心的连接到XMC P16连接器；所述R39的另一端连接DIF_4_N端子；所述电阻R51另一端接地；所述电阻R40和电阻R52的中心的连接到XMC P16连接器；所述电阻R40的另一端连接DIF_5端子；所述电阻R52另一端接地；所述电阻R41和电阻R53的中心的连接到XMC P16连接器；所述电阻R41的另一端连接DIF_5_N端子；所述电阻R53另一端接地；所述端子GNDA、端子GNDR、端子GND1～GND3、端子GND_PAD接地；所述端子DIF_7～端子DIF_17、端子DIF_7_N～端子DIF_17_N、端子NC、端子SMBDAT、端子SMBCLK置空。
CN201910510564.2A 2019-06-13 2019-06-13 一种基于xmc标准接口的5端口pcie总线交换板 Withdrawn CN110275857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910510564.2A CN110275857A (zh) 2019-06-13 2019-06-13 一种基于xmc标准接口的5端口pcie总线交换板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910510564.2A CN110275857A (zh) 2019-06-13 2019-06-13 一种基于xmc标准接口的5端口pcie总线交换板

Publications (1)

Publication Number Publication Date
CN110275857A true CN110275857A (zh) 2019-09-24

Family

ID=67962109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910510564.2A Withdrawn CN110275857A (zh) 2019-06-13 2019-06-13 一种基于xmc标准接口的5端口pcie总线交换板

Country Status (1)

Country Link
CN (1) CN110275857A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202617157U (zh) * 2011-11-30 2012-12-19 中国航空工业集团公司第六三一研究所 一种pcie交换电路
CN107835108A (zh) * 2017-11-17 2018-03-23 西安电子科技大学 基于OpenWrt的MAC层协议栈验证平台
CN108804361A (zh) * 2018-05-22 2018-11-13 天津市英贝特航天科技有限公司 一种基于vpx总线架构的pcie交换装置
US20190012286A1 (en) * 2016-01-29 2019-01-10 Hewlett Packard Enterprise Development Lp Expansion bus devices
CN109286448A (zh) * 2018-09-28 2019-01-29 天津市英贝特航天科技有限公司 一种基于usb的标频信号发生和测试系统及工作方法
CN109495278A (zh) * 2018-09-30 2019-03-19 天津市英贝特航天科技有限公司 一种基于xmc标准接口的网卡
CN109840231A (zh) * 2017-11-27 2019-06-04 研祥智能科技股份有限公司 一种PCIe-SRIO转接设备及其方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202617157U (zh) * 2011-11-30 2012-12-19 中国航空工业集团公司第六三一研究所 一种pcie交换电路
US20190012286A1 (en) * 2016-01-29 2019-01-10 Hewlett Packard Enterprise Development Lp Expansion bus devices
CN107835108A (zh) * 2017-11-17 2018-03-23 西安电子科技大学 基于OpenWrt的MAC层协议栈验证平台
CN109840231A (zh) * 2017-11-27 2019-06-04 研祥智能科技股份有限公司 一种PCIe-SRIO转接设备及其方法
CN108804361A (zh) * 2018-05-22 2018-11-13 天津市英贝特航天科技有限公司 一种基于vpx总线架构的pcie交换装置
CN109286448A (zh) * 2018-09-28 2019-01-29 天津市英贝特航天科技有限公司 一种基于usb的标频信号发生和测试系统及工作方法
CN109495278A (zh) * 2018-09-30 2019-03-19 天津市英贝特航天科技有限公司 一种基于xmc标准接口的网卡

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IDT: ""89HPES6T6G2 Data Sheet"", 《WWW.ALLDATASHEET.COM》 *
IDT: ""9ZX21501B Datasheet"", 《WWW.ALLDATASHEET.COM》 *

Similar Documents

Publication Publication Date Title
US9785598B2 (en) USB hubs with galvanic isolation
CN103885919A (zh) 一种多dsp和fpga并行处理系统及实现方法
CN110362058A (zh) 用于多个接口进行测试的系统
CN114116563B (zh) 基于pcie总线的高速同步串口模块
CN201780572U (zh) 一种调试电路板
CN107480085A (zh) 多接口综合测试系统
CN110275857A (zh) 一种基于xmc标准接口的5端口pcie总线交换板
CN109495278A (zh) 一种基于xmc标准接口的网卡
CN103793353A (zh) 一种usb3.0的高速光纤数据采集设备
CN208314763U (zh) 一种用于PCIe信号机箱外部传输的Retimer板卡
CN103853684A (zh) 一种串行总线通信桥接器
CN207503207U (zh) 用于多接口的综合测试系统
CN203786725U (zh) 一种串行总线通信桥接器
CN110865956A (zh) 一种rs-422通信隔离电路
CN110362433A (zh) 能够进行多接口测试的系统
CN109710549A (zh) 可编程芯片内部基于通用i/o的mipi接口电路
CN101576868B (zh) 一种i2c总线通信驱动电路
CN106094625B (zh) 一种基于soc的采集传输装置
CN110278032A (zh) 一种基于光纤的PCIe数据传输装置及方法
CN112542193B (zh) 一种高速读取数据的spi接口的flash存储器
CN108199784A (zh) 多功能综合航电测试系统
CN112583401B (zh) 一种基于数字隔离器的隔离单线双向传输电路
CN101290607B (zh) 一种芯片调试接口装置
CN110474687A (zh) 一种基于xmc标准接口的光纤接口板
CN103150280A (zh) 一种总线接口转接板和数据传输系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190924

WW01 Invention patent application withdrawn after publication