CN208314763U - 一种用于PCIe信号机箱外部传输的Retimer板卡 - Google Patents
一种用于PCIe信号机箱外部传输的Retimer板卡 Download PDFInfo
- Publication number
- CN208314763U CN208314763U CN201821013766.3U CN201821013766U CN208314763U CN 208314763 U CN208314763 U CN 208314763U CN 201821013766 U CN201821013766 U CN 201821013766U CN 208314763 U CN208314763 U CN 208314763U
- Authority
- CN
- China
- Prior art keywords
- retimer
- connector
- card
- signal
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 230000008030 elimination Effects 0.000 abstract description 3
- 238000003379 elimination reaction Methods 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型涉及计算机信号传输设备技术领域，提供一种用于PCIe信号机箱外部传输的Retimer板卡，包括Retimer卡和Interposer卡；Retimer卡包括Retimer主芯片和第一连接器，Interposer卡包括一个第二连接器，Retimer主芯片通过第一连接器、第二连接器与Interposer卡连接，根组件RC通过CLK信号线、PERST_N信号线、I2C信号线分别与主芯片和第一连接器连接，Interposer卡通过PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备EP连接，从而实现PCIe信号传输过程中的时钟抖动和码间干扰的消除，保持信号传输能量。
Description
技术领域
本实用新型属于计算机信号传输设备技术领域，尤其涉及一种用于PCIe信号机箱外部传输的Retimer板卡。
背景技术
高速串行计算机扩展总线(Peripheral Component Interconnect express，PCIe)作为当今计算机体系结构的I/O局部总线标准，使用高速串行传送方式，能够支持更高传输速率和带宽要求的外部设备。
目前，PCIe Gen4.0的传输速率已达到16GT/s，比PCIe Gen3.0传输速率高出了一倍，由此可以预见PCIe的传输速率还将不断提高以满足市场需求。更高的数据传输速率将容易导致传输过程的损耗变大，因此高速信号的传输日益成为棘手的问题。为了使高速信号的SI达到更优化，通常会从以下三点来提高：(1)更优的low loss PCB材料；(2)更高规格的BTB Connector和Cable；(3)更严格的layout规则，但是这三点要求不仅增加了计算机成本，而且对设计者提出了较大的挑战。
实用新型内容
本实用新型的目的在于提供一种既能消除PCIe信号传输过程中的时钟抖动和码间干扰，又能保持信号传输能量的用于PCIe信号机箱外部传输的Retimer板卡。
本实用新型是这样实现的，一种用于PCIe信号机箱外部传输的Retimer板卡，包括Retimer卡和Interposer卡；
所述Retimer卡包括Retimer主芯片和第一连接器，所述Interposer卡包括一个第二连接器，所述Retimer主芯片通过所述第一连接器、第二连接器与所述Interposer卡连接，所述Retimer卡的Retimer主芯片通过PCIEX16与根组件RC连接，所述根组件RC通过对应的CLK信号线、PERST_N信号线、I2C信号线分别与所述主芯片和第一连接器连接，所述Interposer卡通过对应的PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备EP连接。
作为一种改进的方案，所述Retimer卡与所述Interposer卡之间通过Mini SASCable线连接。
作为一种改进的方案，所述Retimer卡通过第一金手指与所述根组件RC的PCIESlot连接。
作为一种改进的方案，所述Interposer通过第二金手指与所述终端设备EP的PCIESlot连接。
作为一种改进的方案，所述第一连接器和第二连接器均为External 4port MiniSAS HD Connector。
作为一种改进的方案，所述Retimer卡的Retimer主芯片为IDT 89HT0832P。
在本实用新型中，用于PCIe信号机箱外部传输的Retimer板卡包括Retimer卡和Interposer卡；Retimer卡包括Retimer主芯片和第一连接器，Interposer卡包括一个第二连接器，Retimer主芯片通过第一连接器、第二连接器与Interposer卡连接，Retimer主芯片通过PCIEX16与根组件RC连接，根组件RC通过CLK信号线、PERST_N信号线、I2C信号线分别与主芯片和第一连接器连接，Interposer卡通过PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备EP连接，从而实现PCIe信号传输过程中的时钟抖动和码间干扰的消除，保持信号传输能量。
附图说明
图1是本实用新型提供的用于PCIe信号机箱外部传输的Retimer板卡的结构示意图；
图2是本实用新型提供的Retimer卡的结构示意图；
图3是本实用新型提供的Interposer卡的结构示意图；
其中，1-Retimer卡，2-Interposer卡，3-Retimer主芯片，4-第一连接器，5-第二连接器，6-根组件RC，7-终端设备EP。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
图1示出了本实用新型提供的用于PCIe信号机箱外部传输的Retimer板卡的结构示意图，为了便于说明，图中仅给出了与本实用新型相关的部分。
用于PCIe信号机箱外部传输的Retimer板卡包括Retimer卡1和Interposer卡2；
结合图2和图3所示，所述Retimer卡1包括Retimer主芯片3和第一连接器4，所述第一连接器4与所述Retimer主芯片3通过PCIEX16连接，所述Interposer卡2包括一个第二连接器5，所述Retimer主芯片3通过所述第一连接器4、第二连接器5与所述Interposer卡2连接，所述Retimer卡1的Retimer主芯片3通过PCIEX16与根组件6RC连接，所述根组件6RC通过对应的CLK信号线、PERST_N信号线、I2C信号线分别与所述主芯片3和第一连接器4连接，所述Interposer卡2通过对应的PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备7EP连接。
其中，Retimer卡1与所述Interposer卡2之间通过Mini SAS Cable线连接。
如图2所示，Retimer主芯片3有32个支持PCIe3.0的差分channels，其最高支持16Lanes，因此，其整个链路配置可以为1x16、2x8或者4x4。
在本实用新型中，在Retimer卡1于根组件6RC之间、Interposer卡2与终端设备7EP之间均采用PCIEX16金手指连接，即：
结合图2和图3所示，金手指进入板卡的CLK、resert以及I2C信号分别给到Retimer主芯片3以及通过Mini SAS Cable给到Interposer卡2；
在Interposer卡2，将PCIe，reset、CLK、I2C信号通过金手指给到终端设备7EP。
在本实用新型中，用于PCIe信号机箱外部传输的Retimer板卡用于对计算机系统中PCIe总线信号进行重构并发送，尤其适用于PCIe信号在机箱外部的中继传输。
在本实用新型中，用于PCIe信号机箱外部传输的Retimer板卡包括Retimer卡1和Interposer卡2；Retimer卡1包括Retimer主芯片3和第一连接器4，Interposer卡2包括一个第二连接器5，Retimer主芯片3通过第一连接器4、第二连接器5与Interposer卡2连接，Retimer主芯片3通过PCIEX16与根组件6RC连接，根组件6RC通过CLK信号线、PERST_N信号线、I2C信号线分别与主芯片3和第一连接器4连接，Interposer卡2通过PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备7EP连接，从而实现PCIe信号传输过程中的时钟抖动和码间干扰的消除，保持信号传输能量。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，包括Retimer卡和Interposer卡；
所述Retimer卡包括Retimer主芯片和第一连接器，所述第一连接器与所述Retimer主芯片通过PCIEX16连接，所述Interposer卡包括一个第二连接器，所述Retimer主芯片通过所述第一连接器、第二连接器与所述Interposer卡连接，所述Retimer卡的Retimer主芯片通过PCIEX16与根组件RC连接，所述根组件RC通过对应的CLK信号线、PERST_N信号线、I2C信号线分别与所述主芯片和第一连接器连接，所述Interposer卡通过对应的PCIE、CLK信号线、PERST_N信号线、I2C信号线与终端设备EP连接。
2.根据权利要求1所述的用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，所述Retimer卡与所述Interposer卡之间通过Mini SAS Cable线连接。
3.根据权利要求2所述的用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，所述Retimer卡通过第一金手指与所述根组件RC的PCIE Slot连接。
4.根据权利要求3所述的用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，所述Interposer通过第二金手指与所述终端设备EP的PCIE Slot连接。
5.根据权利要求1所述的用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，所述第一连接器和第二连接器均为External 4 port Mini SAS HD Connector。
6.根据权利要求1所述的用于PCIe信号机箱外部传输的Retimer板卡，其特征在于，所述Retimer卡的Retimer主芯片为IDT 89HT0832P。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821013766.3U CN208314763U (zh) | 2018-06-28 | 2018-06-28 | 一种用于PCIe信号机箱外部传输的Retimer板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821013766.3U CN208314763U (zh) | 2018-06-28 | 2018-06-28 | 一种用于PCIe信号机箱外部传输的Retimer板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208314763U true CN208314763U (zh) | 2019-01-01 |
Family
ID=64717697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821013766.3U Active CN208314763U (zh) | 2018-06-28 | 2018-06-28 | 一种用于PCIe信号机箱外部传输的Retimer板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208314763U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112015445A (zh) * | 2019-05-31 | 2020-12-01 | 纬创资通股份有限公司 | 固件更新装置以及固件更新方法 |
| CN116932450A (zh) * | 2023-09-15 | 2023-10-24 | 厦门电科星拓科技有限公司 | PCIe Retimer系统时钟架构及其工作方法 |
-
2018
- 2018-06-28 CN CN201821013766.3U patent/CN208314763U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112015445A (zh) * | 2019-05-31 | 2020-12-01 | 纬创资通股份有限公司 | 固件更新装置以及固件更新方法 |
| US11132189B2 (en) * | 2019-05-31 | 2021-09-28 | Wistron Corporation | Firmware update device and firmware update method |
| CN112015445B (zh) * | 2019-05-31 | 2024-03-29 | 纬创资通股份有限公司 | 固件更新装置以及固件更新方法 |
| CN116932450A (zh) * | 2023-09-15 | 2023-10-24 | 厦门电科星拓科技有限公司 | PCIe Retimer系统时钟架构及其工作方法 |
| CN116932450B (zh) * | 2023-09-15 | 2023-11-24 | 厦门电科星拓科技有限公司 | PCIe Retimer系统时钟架构及其工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
| CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
| CN204883525U (zh) | 一种外置式转接卡 | |
| CN204904151U (zh) | 一种内置式转接卡 | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN112069111B (zh) | 一种兼容双向传输的Retimer转接卡电路设计 | |
| CN114116563B (zh) | 基于pcie总线的高速同步串口模块 | |
| CN107480085A (zh) | 多接口综合测试系统 | |
| CN110708324A (zh) | 一种实现fpga板卡间点对点通信方法及系统 | |
| CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
| CN101179340B (zh) | 低摆幅差分信号总线传输数字中频的方法和装置 | |
| CN108804361B (zh) | 一种基于vpx总线架构的pcie交换装置 | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| CN105373506A (zh) | 一种基于pcie总线的usb接口及实现方法 | |
| CN105354165A (zh) | 一种pcie网卡和服务器系统 | |
| CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN110362433A (zh) | 能够进行多接口测试的系统 | |
| CN108199784A (zh) | 多功能综合航电测试系统 | |
| CN112350916A (zh) | 基于fpga的pcie低频光纤桥接系统及方法 | |
| CN113377697A (zh) | 板对板桥接信号传输系统 | |
| CN206892854U (zh) | 一种提高pcie数据通道使用率的主板 | |
| US20150242356A1 (en) | PCI Express Expansion System | |
| CN218676026U (zh) | 一种lvds信号隔离电路结构 | |
| CN219085413U (zh) | 一种pc内嵌式的ate设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |