CN105373506A - 一种基于pcie总线的usb接口及实现方法 - Google Patents

一种基于pcie总线的usb接口及实现方法 Download PDF

Info

Publication number
CN105373506A
CN105373506A CN201510918412.8A CN201510918412A CN105373506A CN 105373506 A CN105373506 A CN 105373506A CN 201510918412 A CN201510918412 A CN 201510918412A CN 105373506 A CN105373506 A CN 105373506A
Authority
CN
China
Prior art keywords
pcie
interface
data
line
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510918412.8A
Other languages
English (en)
Other versions
CN105373506B (zh
Inventor
李羚梅
云天嵩
张鹏泉
曹晓冬
崔俊鹏
苏晓旭
杨光
蒋航
刘政鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201510918412.8A priority Critical patent/CN105373506B/zh
Publication of CN105373506A publication Critical patent/CN105373506A/zh
Application granted granted Critical
Publication of CN105373506B publication Critical patent/CN105373506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种基于PCIE总线的USB接口及实现方法，内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+、数据发送线PCIE_TX0-通过USB3.0接口J2的9引脚、8引脚发送出去；外部数据通过USB3.0接口J2的5引脚、6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0-、数据接收线PCIE_RX0+传输进来；时钟线CLK_PCIE-、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机同步；使用PCIE总线连接到USB3.0通用接口上，实现了更快的数据传输速度和更高的数据处理效率，同时实现点对点串行连接和数据的双向传输。

Description

一种基于PCIE总线的USB接口及实现方法
技术领域
本发明涉及一种基于PCIE总线的USB接口及实现方法，可用于电脑主机、单板机等具备PCIE总线协议且使用USB接口的设备上。
背景技术
PCI-Express(PCIE)是最新的总线和接口标准，采用点对点串行连接，使每个设备都有自己的专用连接，不需要向整个总线请求带宽，支持数据双向传输，而且可以把数据传输率提高到一个很高的频率。而USB3.0接口是最新的一种USB规范，最大传输带宽可达5.0Gbps。由于其数据传输速度快，数据处理效率高等优点，USB3.0接口也成为了目前主流计算机和板卡上的必备接口。现在，PCIE的技术规格允许实现X1,X2,X4,X8,X16和X32的通道规格。但通常来说，PCIEX1和PCIEX16是目前市场的主流规格，采用金手指连接。一般而言，PCIEX16作为显卡接口，PCIEX1用来接其他扩展卡。例如声卡，RAID卡等等。由此可见，PCIE的使用方式有很大的局限性，还需进行更大的扩展。
发明内容
鉴于现有技术的状况，本发明的目的是，基于PCIE总线的USB接口及实现方法，致力于对PCIE的用途及接法进行扩展，使用PCIE总线与USB3.0接口进行连接，从而整合两者的优点，以实现更快的数据传输速度和更高的数据处理效率，同时实现点对点串行连接和数据的双向传输。
本发明为实现上述目的，所采用的技术方案是：一种基于PCIE总线的USB接口，包括USB3.0接口J2，其特征在于：还包括PCIE通用芯片J1，所述PCIE通用芯片J1包括时钟线CLK_PCIE-、时钟线CLK_PCIE+、数据接收线PCIE_RX0-、数据接收线PCIE_RX0+、数据发送线PCIE_TX0-、数据发送线PCIE_TX0+、三个接地线GND_POWER，USB3.0接口J2共有11个引脚，所述USB3.0接口J2的1引脚、4引脚、7引脚为接地引脚，2引脚连接PCIE通用芯片J1的时钟线CLK_PCIE-，3引脚连接PCIE通用芯片J1的时钟线CLK_PCIE+，5引脚连接数据接收线PCIE_RX0-，6引脚连接数据接收线PCIE_RX0+，8引脚连接数据发送线PCIE_TX0-，9引脚连接数据发送线PCIE_TX0+，10引脚和11引脚连接机壳地，使用PCIE通用芯片J1连接USB3.0接口J2实现数据传输。
一种基于PCIE总线的USB接口的实现方法，其特征在于：步骤如下：内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+通过USB3.0接口J2的9引脚、内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0-通过USB3.0接口J2的8引脚发送出去；
外部数据通过USB3.0接口J2的5引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0-、外部数据通过USB3.0接口J2的6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0+传输进来；
时钟线CLK_PCIE-、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机同步；
使用PCIE总线连接到USB3.0通用接口上，实现了数据的接收和发送。
本发明的有益效果是：使用PCIE通用芯片连接非PCIE通用接口即USB3.0接口，能成功实现数据传输。即采用一种全新的连接方式，将PCIE总线与USB3.0接口连接，从而整合二者优点，实现了更快的数据传输速度和更高的数据处理效率，同时实现点对点串行连接和数据的双向传输。
该发明扩展了USB3.0接口的接线方法，在一定程度上解决了某些设备上USB资源不够用的问题。
附图说明
图1为本发明的电路连接图。
具体实施方式
如图1所示，基于PCIE总线的USB接口，包括USB3.0接口J2，还包括PCIE通用芯片J1。
PCIE通用芯片J1包括时钟线CLK_PCIE-、时钟线CLK_PCIE+、数据接收线PCIE_RX0-、数据接收线PCIE_RX0+、数据发送线PCIE_TX0-、数据发送线PCIE_TX0+、三个接地线GND_POWER。
USB3.0接口J2共有11个引脚，USB3.0接口J2的1引脚、4引脚、7引脚为接地引脚，2引脚连接PCIE通用芯片J1的时钟线CLK_PCIE-，3引脚连接PCIE通用芯片J1的时钟线CLK_PCIE+，5引脚连接数据接收线PCIE_RX0-，6引脚连接数据接收线PCIE_RX0+，8引脚连接数据发送线PCIE_TX0-，9引脚连接数据发送线PCIE_TX0+，10引脚和11引脚连接机壳地，使用PCIE通用芯片J1连接非PCIE通用接口即USB3.0接口J2，并能成功实现数据传输。
一种基于PCIE总线的USB接口的实现方法，步骤如下：内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+通过USB3.0接口J2的9引脚、内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0-通过USB3.0接口J2的8引脚发送出去。
外部数据通过USB3.0接口J2的5引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0-、外部数据通过USB3.0接口J2的6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0+传输进来。
时钟线CLK_PCIE-、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机等同步。
使用PCIE总线连接到USB3.0通用接口上，实现了数据的接收和发送。

Claims (2)

1.一种基于PCIE总线的USB接口，包括USB3.0接口J2，其特征在于：还包括PCIE通用芯片J1，所述PCIE通用芯片J1包括时钟线CLK_PCIE-、时钟线CLK_PCIE+、数据接收线PCIE_RX0-、数据接收线PCIE_RX0+、数据发送线PCIE_TX0-、数据发送线PCIE_TX0+、三个接地线GND_POWER，USB3.0接口J2共有11个引脚，所述USB3.0接口J2的1引脚、4引脚、7引脚为接地引脚，2引脚连接PCIE通用芯片J1的时钟线CLK_PCIE-，3引脚连接PCIE通用芯片J1的时钟线CLK_PCIE+，5引脚连接数据接收线PCIE_RX0-，6引脚连接数据接收线PCIE_RX0+，8引脚连接数据发送线PCIE_TX0-，9引脚连接数据发送线PCIE_TX0+，10引脚和11引脚连接机壳地，使用PCIE通用芯片J1连接USB3.0接口J2实现数据传输。
2.一种基于PCIE总线的USB接口的实现方法，其特征在于：步骤如下：内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+通过USB3.0接口J2的9引脚、内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0-通过USB3.0接口J2的8引脚发送出去；
外部数据通过USB3.0接口J2的5引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0-、外部数据通过USB3.0接口J2的6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0+传输进来；
时钟线CLK_PCIE-、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机同步；
使用PCIE总线连接到USB3.0通用接口上，实现了数据的接收和发送。
CN201510918412.8A 2015-12-14 2015-12-14 一种基于pcie总线的usb接口及实现方法 Active CN105373506B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510918412.8A CN105373506B (zh) 2015-12-14 2015-12-14 一种基于pcie总线的usb接口及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510918412.8A CN105373506B (zh) 2015-12-14 2015-12-14 一种基于pcie总线的usb接口及实现方法

Publications (2)

Publication Number Publication Date
CN105373506A true CN105373506A (zh) 2016-03-02
CN105373506B CN105373506B (zh) 2018-10-19

Family

ID=55375717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510918412.8A Active CN105373506B (zh) 2015-12-14 2015-12-14 一种基于pcie总线的usb接口及实现方法

Country Status (1)

Country Link
CN (1) CN105373506B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111625851A (zh) * 2020-05-21 2020-09-04 郑州信大捷安信息技术股份有限公司 一种mini PCIE密码卡、数据通信系统及方法
CN113051208A (zh) * 2020-12-29 2021-06-29 深圳微步信息股份有限公司 一种时钟控制电路及终端设备
CN114490471A (zh) * 2020-11-13 2022-05-13 神讯电脑(昆山)有限公司 一种转接器、一种存储器及一种主板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529988B1 (en) * 1999-10-28 2003-03-04 Matsushita Electrical Industrial Method and apparatus for compression of universal serial bus data transmission
CN103163948A (zh) * 2011-12-13 2013-06-19 深圳市杰和科技发展有限公司 一种低功耗高集成多扩展接口的主板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529988B1 (en) * 1999-10-28 2003-03-04 Matsushita Electrical Industrial Method and apparatus for compression of universal serial bus data transmission
CN103163948A (zh) * 2011-12-13 2013-06-19 深圳市杰和科技发展有限公司 一种低功耗高集成多扩展接口的主板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴金辉等: "USB 3.0控制器PD720200的特点及应用研究", 《现代农业科技》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111625851A (zh) * 2020-05-21 2020-09-04 郑州信大捷安信息技术股份有限公司 一种mini PCIE密码卡、数据通信系统及方法
CN114490471A (zh) * 2020-11-13 2022-05-13 神讯电脑(昆山)有限公司 一种转接器、一种存储器及一种主板
CN113051208A (zh) * 2020-12-29 2021-06-29 深圳微步信息股份有限公司 一种时钟控制电路及终端设备
CN113051208B (zh) * 2020-12-29 2023-09-19 深圳微步信息股份有限公司 一种时钟控制电路及终端设备

Also Published As

Publication number Publication date
CN105373506B (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
KR101220464B1 (ko) 광 연결을 이용한 고속 인터페이스 장치
TW201104446A (en) Memory card with SATA interface
CN104021107A (zh) 一种支持NVMe PCIE SSD系统设计方法
CN103793355A (zh) 基于多核dsp的通用数字信号处理板卡
CN103678211B (zh) Usb接口的信号传输方法及其装置
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
CN116647247B (zh) 一种适用于灵活连接的信号收发机及信号收发系统
US20130173838A1 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
JP2016532206A5 (zh)
CN102841633A (zh) 硬盘扩展装置及扩展模组
CN105373506A (zh) 一种基于pcie总线的usb接口及实现方法
CN108780430B (zh) 通过交替模式连接发送通用串行总线(usb)数据
CN204904151U (zh) 一种内置式转接卡
CN204883525U (zh) 一种外置式转接卡
CN104021809A (zh) Usb存储器
CN206907017U (zh) Usb信号延长器、usb信号传输系统
TW201303607A (zh) 硬碟轉接裝置
CN112069111B (zh) 一种兼容双向传输的Retimer转接卡电路设计
CN205354010U (zh) 一种基于pcie总线的usb接口
JP3126594U (ja) ＰＣＩ−Ｅｘｐｒｅｓｓマルチモード拡充カード、及び、該拡充カードを具える通信装置
CN201820218U (zh) 主机系统和数据传输电路
CN208314763U (zh) 一种用于PCIe信号机箱外部传输的Retimer板卡
EP3637270A1 (en) External electrical connector and computer system
CN204480247U (zh) 一种arm处理器的千兆网络和sata接口扩展装置
CN109240957A (zh) 一种m.2硬盘接口转usb接口电路及转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant