CN113377697A - 板对板桥接信号传输系统 - Google Patents

板对板桥接信号传输系统 Download PDF

Info

Publication number
CN113377697A
CN113377697A CN202110655304.1A CN202110655304A CN113377697A CN 113377697 A CN113377697 A CN 113377697A CN 202110655304 A CN202110655304 A CN 202110655304A CN 113377697 A CN113377697 A CN 113377697A
Authority
CN
China
Prior art keywords
speed
signals
board
low
speed signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110655304.1A
Other languages
English (en)
Inventor
刘叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN202110655304.1A priority Critical patent/CN113377697A/zh
Publication of CN113377697A publication Critical patent/CN113377697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

本发明提供一种板对板桥接信号传输系统，应用于一服务器系统，并包含一组高速连接器、一第一电路板与一第二电路板。第一电路板用以将M个第一低速信号转换成N个第一类高速信号，并利用高速连接器的K个高速端子传输N个第一类高速信号与P个第一高速信号。第二电路板用以将M个第二低速信号转换成N个第二类高速信号，并利用高速连接器的K个高速端子传输N个第二类高速信号与P个第二高速信号，其中，P加上M大于K，且P加上N小于或等于K。所述板对板桥接信号传输系统能够提升传输效率和/或降低成本。

Description

板对板桥接信号传输系统
技术领域
本发明涉及一种系统，特别是涉及一种板对板桥接信号传输系统。
背景技术
随着科技的发展，大数据、物联网、云端服务、5G等技术兴起，伴随而来的是数据量的大幅增长，因此，对服务器的需求大幅增加，服务器的技术也大幅发展。
服务器中传输的信号包括低速信号和高速信号，实际应用中，信号边沿的谐波频率比信号本身的频率高，信号快速变化的上升沿与下降沿(或称信号的跳变)会引发信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为信号为高速信号，否则，认为信号为低速信号。请参阅图1，图1显示为现有技术中板对板对接传输系统的结构示意图。如图所示，一种板对板对接传输系统PA1包含一第一电路板PA11、一第二电路板PA12与一组高速连接器PA13，其中，高速连接器PA13电性连接第一电路板PA11与第二电路板PA12。
第一电路板PA11包含一第一高速信号传输模块PA111与一第一低速信号传输模块PA112。第二电路板PA12包含一第二高速信号传输模块PA121与一第二低速信号传输模块PA122。其中，第一高速信号传输模块PA111与第二高速信号传输模块PA121利用高速端子PA131a传输彼此的第一高速信号与第二高速信号；第一低速信号传输模块PA112与第二低速信号传输模块PA122利用高速端子PA132a传输彼此的第一低速信号与第二低速信号。虽然第一低速信号与第二低速信号属于低速信号，但是不可能因为低速信号而采用低速连接器的低速端子，因为采用低速端子将无法传输第一高速信号与第二高速信号。因此，高速连接器PA13中会有一组高速端子专门负责传输高速信号，如图中的高速端子PA131a，而另一组高速端子则是专门负责传输低速信号，如图中的高速端子PA132a。
而所有高速端子PA131a、PA132a的数量需要大于等于高速信号与低速信号的数量总和。举例来说，第一高速信号与第二高速信号的数量为N对(pair)，也就是2N，第一低速信号与第二低速信号的数量为M，则高速端子PA131a、PA132a的数量就要大于等于2N加M。
服务器的技术发展，使得对于高速连接器的利用率也就越来越高，导致部分情况下的板对板信号传输的高速端子资源不够用，也就是业界常说的PIN的数量不够。在现有技术中，当高速端子资源不够用，则会采用高速端子PA131a、PA132a数量更多的高速连接器PA13。然而，高速连接器PA13的高速端子PA131a、PA132a的数量越多，其价格也会越高，占用的空间也会越大，甚至会影响到第一电路板PA11与第二电路板PA12的设计与空间设置。因此，现有技术存在改善的空间。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种板对板桥接信号传输系统，用于解决现有技术中存在的上述问题。
为实现上述目的及其他相关目的，本发明的第一方面提供一种板对板桥接信号传输系统，所述板对板桥接信号传输系统应用于一服务器系统，包含：一组高速连接器，具有K个高速端子；一第一电路板，电性连接所述高速连接器，包含：一第一复杂可程序化逻辑设备，利用一通讯协议将M个第一低速信号转换成N个第一类高速信号，并利用所述K个高速端子传输所述N个第一类高速信号；以及一第一高速信号传输模块，电性连接所述高速连接器，并利用所述K个高速端子传送P个第一高速信号；以及一第二电路板，电性连接所述高速连接器，包含：一第二复杂可程序化逻辑设备，利用所述通讯协议将M个第二低速信号转换成N个第二类高速信号，并利用所述K个高速端子传输所述N个第二类高速信号；以及一第二高速信号传输模块，电性连接所述高速连接器，用以利用所述K个高速端子传送P个第二高速信号；其中，P加上M大于K，且P加上N小于或等于K。
于所述第一方面的一实施例中，所述第一复杂可程序化逻辑设备包含：一第一低速信号收集模块，用以收集所述M个第一低速信号；以及一第一转换模块，电性连接所述第一低速信号收集模块，并利用所述通讯协议将所述M个第一低速信号对应地转换成所述N个第一类高速信号。
于所述第一方面的一实施例中，所述第二复杂可程序化逻辑设备包含：一第二低速信号收集模块，用以收集所述M个第二低速信号；以及一第二转换模块，电性连接所述第二低速信号收集模块，并利用所述通讯协议将所述M个第二低速信号对应地转换成所述N个第二类高速信号。
于所述第一方面的一实施例中，所述N个第一类高速信号为I2C信号。
于所述第一方面的一实施例中，所述N个第二类高速信号为I2C信号。
于所述第一方面的一实施例中，所述M个第一低速信号为边带(sideband)信号。
于所述第一方面的一实施例中，所述M个第二低速信号为边带(sideband)信号。
综上所述，相较于现有技术，本发明中将低速信号转换成类高速信号后可以达到更好的功效：在相同的高速端子的数量下，本发明可以传输比现有技术更多的信号数量，进而提升传输效率；在信号数量相同的情况下，本发明可以采用数量较少的高速端子的高速连接器，进而达到降低成本与节省空间的功效。
附图说明
图1显示为现有技术中板对板对接传输系统的结构示意图。
图2显示为本发明一实施例中所述板对板桥接信号传输系统的结构示意图。
元件标号说明
PA1 板对板对接传输系统
PA11 第一电路板
PA111 第一高速信号传输模块
PA112 第一低速信号传输模块
PA12 第二电路板
PA121 第二高速信号传输模块
PA122 第二低速信号传输模块
PA13 高速连接器
PA131a，PA132a 高速端子
1 板对板桥接信号传输系统
11 第一电路板
111 第一高速信号传输模块
112 第一复杂可程序化逻辑设备
1121 第一低速信号收集模块
1122 第一转换模块
12 第二电路板
121 第二高速信号传输模块
122 第二复杂可程序化逻辑设备
1221 第二低速信号收集模块
1222 第二转换模块
13 高速连接器
131 高速端子
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和申请专利范围，本发明的优点和特征将更清楚。需说明的是，图式均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图2，图2显示为本发明较佳实施例所提供的板对板桥接信号传输系统的结构示意图。如图所示，一种板对板桥接信号传输系统1包含一第一电路板11、一第二电路板12与一组高速连接器13，并应用于一服务器系统。本实施例中，“高速”和“低速”可以根据实际需求或者经验进行定义，例如，可以认为频率高于500MHz的信号为高速信号，低于500MHz的信号为低速信号，此时，能够支持高速信号的连接器称为高速连接器。
第一电路板11电性连接高速连接器13，并包含一第一高速信号传输模块111与一第一复杂可程序化逻辑设备(Complex Programmable Logic Device，CPLD)112。
第二电路板12电性连接高速连接器13，并包含一第二高速信号传输模块121与一第二复杂可程序化逻辑设备(Complex Programmable Logic Device，CPLD)122。
高速连接器13具有高速端子131，其数量有K个，其中，K为正整数。可以将本实施中的高速端子131视为现有技术中专门用来传输高速信号的高速端子PA131a。
第一高速信号传输模块111会接收并传输第一电路板11上的P个第一高速信号。其中，P为正整数，且第一高速信号与现有技术中的第一高速信号相同。
在本实施例中，第一复杂可程序化逻辑设备112包含一第一低速信号收集模块1121与一第一转换模块1122。
第一低速信号收集模块1121用以收集M个第一低速信号，其中，M为正整数。在本实施例中，第一低速信号可以为边带信号。
第一转换模块1122电性连接第一低速信号收集模块1121，并将第一低速信号收集模块1121所收集到的M个第一低速信号转换成N个第一类高速信号，其中，N为正整数。在本实施例中，第一转换模块1122是利用一通讯协议将M个第一低速信号转换成N个第一类高速信号，而第一类高速信号可以为I2C(Inter-Integrated Circuit)信号。
在本实施例中，第二复杂可程序化逻辑设备122包含一第二低速信号收集模块1221与一第二转换模块1222。
第二高速信号传输模块121会接收并传输第二电路板12上的P个第二高速信号。其中，第二高速信号与现有技术中的第二高速信号相同。
第二转换模块1222电性连接第二低速信号收集模块1221，并将第二低速信号收集模块1221所收集到的M个第二低速信号转换成N个第二类高速信号。在本实施例中，第二转换模块1222是利用通讯协议将M个第二低速信号转换成N个第二类高速信号，而第二类高速信号为I2C(Inter-Integrated Circuit)信号。
更详细的说明，第一高速信号的数量P加上第一低速信号的数量M会大于高速端子131的数量K。在现有技术中，会因为高速端子PA131a、PA132a的数量不足，而需要更换高速端子PA131a、PA132a数量较多的高速连接器PA13。但是，在本发明实施例中，利用第一转换模块1122将M个第一低速信号转换成N个第一类高速信号后，P加上N将会小于等于K，因而可以利用高速端子131传输上述第一高速信号与第一类高速信号。同理，第二电路板12的部分也相同，故不多加赘述。
以下将举例实际数字比较本发明与现有技术：若第一高速信号与第二高速信号的数量为22个，第一低速信号与第二低速信号的数量为10个，则现有技术采用的该组高速连接器PA13的高速端子PA131a、PA132a的总数量就需要至少32个。若以8pin的高速连接器来说，则该组高速连接器PA13就至少要包含四台高速连接器。而本发明可以将第一低速信号与第二低速信号转换成第一类高速信号与第二类高速信号，转换出来的数量势必会小于10个，因此，本发明的该组高速连接器13的高速端子131的数量势必不会超过32个。较佳地，本发明实施例可以将第一低速信号与第二低速信号的数量压低成2个。此时，高速端子131的数量仅需要24个，若以8pin的高速连接器来说，则本发明实施例的该组高速连接器13便仅需要包含3台高速连接器，故可以利用减少高速端子数量，达到降低成本以及减少占用空间的功效。
而利用第一复杂可程序化逻辑设备112与第二复杂可程序化逻辑设备122的差分信号进行类高速信号之间的传输，就可以尽可能的降低延时操作。
此外，第一复杂可程序化逻辑设备112与第二复杂可程序化逻辑设备122属于集成电路(Integrated Circuit，IC)，也可以供使用者利用固件更新来适应不同的用户需求与功能。
综上所述，本发明将低速信号转换成类高速信号后，相较于现有技术，可以达到更好的功效。在相同的高速端子的数量下，本发明可以传输比现有技术更多的信号数量，进而提升传输效率；在信号数量相同的情况下，本发明可以采用数量较少的高速端子的高速连接器，进而达到降低成本与节省空间的功效。
通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (7)

1.一种板对板桥接信号传输系统，其特征在于，应用于一服务器系统，包含：
一组高速连接器，具有K个高速端子；
一第一电路板，电性连接所述高速连接器，包含：
一第一复杂可程序化逻辑设备，利用一通讯协议将M个第一低速信号转换成N个第一类高速信号，并利用所述K个高速端子传输所述N个第一类高速信号；以及
一第一高速信号传输模块，电性连接所述高速连接器，并利用所述K个高速端子传送P个第一高速信号；以及
一第二电路板，电性连接所述高速连接器，包含：
一第二复杂可程序化逻辑设备，利用所述通讯协议将M个第二低速信号转换成N个第二类高速信号，并利用所述K个高速端子传输所述N个第二类高速信号；以及
一第二高速信号传输模块，电性连接所述高速连接器，用以利用所述K个高速端子传送P个第二高速信号；
其中，P加上M大于K，且P加上N小于或等于K。
2.根据权利要求1所述的板对板桥接信号传输系统，其特征在于，所述第一复杂可程序化逻辑设备包含：
一第一低速信号收集模块，用以收集所述M个第一低速信号；以及
一第一转换模块，电性连接所述第一低速信号收集模块，并利用所述通讯协议将所述M个第一低速信号对应地转换成所述N个第一类高速信号。
3.根据权利要求1所述的板对板桥接信号传输系统，其特征在于，所述第二复杂可程序化逻辑设备包含：
一第二低速信号收集模块，用以收集所述M个第二低速信号；以及
一第二转换模块，电性连接所述第二低速信号收集模块，并利用所述通讯协议将所述M个第二低速信号对应地转换成所述N个第二类高速信号。
4.根据权利要求1所述的板对板桥接信号传输系统，其特征在于：所述N个第一类高速信号为I2C信号。
5.根据权利要求1所述的板对板桥接信号传输系统，其特征在于：所述N个第二类高速信号为I2C信号。
6.根据权利要求1所述的板对板桥接信号传输系统，其特征在于：所述M个第一低速信号为边带信号。
7.根据权利要求1所述的板对板桥接信号传输系统，其特征在于：所述M个第二低速信号为边带信号。
CN202110655304.1A 2021-06-11 2021-06-11 板对板桥接信号传输系统 Pending CN113377697A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110655304.1A CN113377697A (zh) 2021-06-11 2021-06-11 板对板桥接信号传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110655304.1A CN113377697A (zh) 2021-06-11 2021-06-11 板对板桥接信号传输系统

Publications (1)

Publication Number Publication Date
CN113377697A true CN113377697A (zh) 2021-09-10

Family

ID=77574137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110655304.1A Pending CN113377697A (zh) 2021-06-11 2021-06-11 板对板桥接信号传输系统

Country Status (1)

Country Link
CN (1) CN113377697A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137861A1 (en) * 2013-10-23 2015-05-21 Apple Inc. Unified connector for multiple interfaces
CN104881390A (zh) * 2015-05-11 2015-09-02 杭州奕霖传感科技有限公司 通过串行并行总线相互转换以减少线缆数量的方法
CN105740196A (zh) * 2016-01-26 2016-07-06 广东威创视讯科技股份有限公司 高速串行发送数据预处理方法和系统
CN106909525A (zh) * 2017-01-13 2017-06-30 电子科技大学 一种基于vpx总线的控制交换模块
CN110838878A (zh) * 2019-10-22 2020-02-25 中船九江精达科技股份有限公司 一种集成了高速图像信号和串口信号的光纤旋转传输系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137861A1 (en) * 2013-10-23 2015-05-21 Apple Inc. Unified connector for multiple interfaces
CN104881390A (zh) * 2015-05-11 2015-09-02 杭州奕霖传感科技有限公司 通过串行并行总线相互转换以减少线缆数量的方法
CN105740196A (zh) * 2016-01-26 2016-07-06 广东威创视讯科技股份有限公司 高速串行发送数据预处理方法和系统
CN106909525A (zh) * 2017-01-13 2017-06-30 电子科技大学 一种基于vpx总线的控制交换模块
CN110838878A (zh) * 2019-10-22 2020-02-25 中船九江精达科技股份有限公司 一种集成了高速图像信号和串口信号的光纤旋转传输系统

Similar Documents

Publication Publication Date Title
CN107301148B (zh) USB Type-C接口转换模块、系统及连接方法
CN101820460B (zh) 实现spi接口的模块
CN216817397U (zh) 一种背板和转换卡
CN113377697A (zh) 板对板桥接信号传输系统
CN218938947U (zh) 基于硬件仿真加速器的jtag接口适配板及系统
CN208314763U (zh) 一种用于PCIe信号机箱外部传输的Retimer板卡
CN218647390U (zh) 一种接口扩展板卡
CN218866471U (zh) 一种基于cpu的多功能芯片电路
CN101667991A (zh) 一种设置预加重和/或均衡参数的方法及装置
TWI763542B (zh) 板對板橋接信號傳輸系統
CN110740085A (zh) 一种基于并机系统的通信方法、通信装置及终端
CN211628236U (zh) 一种PCIE Slimline连接器的带宽配置装置
CN203870516U (zh) 基于高速外设互联的网口转接卡
CN105068952A (zh) 一种sd接口复用装置、方法以及电子设备
CN109857695A (zh) 服务器主板的接口切换系统
CN114138063B (zh) 一种基于cpld减少连接器信号的传输方法和装置
CN215871361U (zh) 信号转换装置和电子设备
CN218071526U (zh) 网卡测试电路及测试板
CN210742935U (zh) 一种cpu系统
CN215987299U (zh) 网络安全设备
CN218938946U (zh) 接口转换装置及系统
CN214586864U (zh) 调试设备和调试系统
CN113595841B (zh) 一种peci总线扩展方法及系统
CN219778214U (zh) 基于飞腾平台实现无线和蓝牙功能的装置和系统
CN211930647U (zh) 一种100g插卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910

RJ01 Rejection of invention patent application after publication