CN210742935U - 一种cpu系统 - Google Patents

一种cpu系统 Download PDF

Info

Publication number
CN210742935U
CN210742935U CN201922266232.2U CN201922266232U CN210742935U CN 210742935 U CN210742935 U CN 210742935U CN 201922266232 U CN201922266232 U CN 201922266232U CN 210742935 U CN210742935 U CN 210742935U
Authority
CN
China
Prior art keywords
cpu
unit
units
cpus
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922266232.2U
Other languages
English (en)
Inventor
陈国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN POWERLEADER SOFTWARE DEVELOPMENT CO LTD
Original Assignee
SHENZHEN POWERLEADER SOFTWARE DEVELOPMENT CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN POWERLEADER SOFTWARE DEVELOPMENT CO LTD filed Critical SHENZHEN POWERLEADER SOFTWARE DEVELOPMENT CO LTD
Priority to CN201922266232.2U priority Critical patent/CN210742935U/zh
Application granted granted Critical
Publication of CN210742935U publication Critical patent/CN210742935U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本实用新型提供一种CPU系统,包括第一CPU单元和第二CPU单元,所述第一CPU单元与所述第二CPU单元相互连接;所述第一CPU单元包括第一CPU和第二CPU,所述第一CPU的输入端与所述第二CPU的输出端连接,所述第一CPU的输出端与所述第二CPU的输入端连接;所述第二CPU单元包括第三CPU和第四CPU,所述第三CPU的输入端与所述第四CPU的输出端连接,所述第三CPU的输出端与所述第四CPU的输入端连接;所述第一CPU与所述第三CPU相互连接,所述第二CPU与所述第四CPU相互连接。这样的系统连接结构简单,第一CPU与第二CPU之间可方便扩展多个CPU,系统稳定,性能高,可扩展性强,并且当某一颗CPU出现故障也方便拆除替换,维护方便。

Description

一种CPU系统
技术领域
本实用新型涉及服务器领域,具体涉及服务器中的一种CPU系统。
背景技术
服务器是计算机的一种,它比普通计算机运行更快、负载更高、价格更贵。服务器在网络中为其它客户机(如PC机、智能手机、ATM等终端甚至是火车系统等大型设备)提供计算或者应用服务。服务器具有高速的CPU运算能力、长时间的可靠运行、强大的I/O外部数据吞吐能力以及更好的扩展性。
在进行多路CPU系统设计时,不仅需要考虑高性能的计算能力,尽可能的发挥各路CPU用,减少资源的浪费,还需要考虑可扩展性能,方便扩展CPU数量。
在现有技术中,例如申请号为CN201720353378.9,名称为“一种基于Purley平台四路服务器主板”的实用新型专利,其方案是将四颗CPU交叉连接,四颗CPU之间可相互通信,在CPU数量限制的条件下,能充分发挥每一颗CPU的性能。但缺点在于,当需要扩展CPU时,为了能尽量与中间四颗CPU连接,只能从外围扩展,当数量较大时,整体系统将会比较庞大,且连接结构复杂,扩展难度高,并且当其中某一颗CPU出现故障时,拆卸也比较麻烦,更换不便。
实用新型内容
本实用新型的目的在于克服现有技术中的缺点,提供一种CPU系统,高性能、在保证各路CPU充分利用的情况下,连接结构简单、可扩展性强。
本实用新型的目的是通过以下技术方案来实现的:一种CPU系统,包括第一CPU单元和第二CPU单元,所述第一CPU单元与所述第二CPU单元相互连接;所述第一CPU单元包括第一CPU和第二CPU,所述第一CPU的输入端与所述第二CPU的输出端连接,所述第一CPU的输出端与所述第二CPU的输入端连接;所述第二CPU单元包括第三CPU和第四CPU,所述第三CPU的输入端与所述第四CPU的输出端连接,所述第三CPU的输出端与所述第四CPU的输入端连接;所述第一CPU与所述第三CPU相互连接,所述第二CPU与所述第四CPU相互连接。
本实用新型的有益效果是:通过所述第一CPU的输入端与所述第二CPU的输出端连接,所述第一CPU的输出端与所述第二CPU的输入端连接;所述第三CPU的输入端与所述第四CPU的输出端连接,所述第三CPU的输出端与所述第四CPU的输入端连接;所述第一CPU与所述第三CPU相互连接,所述第二CPU与所述第四CPU相互连接,第一CPU单元和第二CPU单元相互连接,采用级联的连接方式,连接结构简单,第一CPU与第二CPU之间可方便扩展多个CPU,系统稳定,性能高,可扩展性强,并且当某一颗CPU出现故障也方便拆除。相互直接连接的CPU之间通信速度更快,相互配合的工作效率也更高。
进一步,所述第一CPU单元与所述第二CPU单元之间还设置有第三CPU单元,所述第三CPU单元分别与所述第一CPU单元、所述第二CPU单元连接;所述第三CPU单元包括第五CPU和第六CPU,所述第五CPU的输入端与所述第六CPU的输出端连接,所述第五CPU的输出端与所述第六CPU的输入端连接,所述第五CPU分别与所述第一CPU、第三CPU连接,所述第六CPU分别与所述第二CPU、第四CPU连接。
采用上述进一步方案的有益效果是,在所述第一CPU单元和第二CPU单元之间可以方便的扩展第三CPU单元,所述第三CPU单元包括第五CPU和第六CPU,第五CPU和第六CPU的连接方式与所述第一CPU和所述第二CPU的连接方式相同,所述第五CPU分别与所述第一CPU、第三CPU连接,所述第六CPU分别与所述第二CPU、第四CPU连接,即可以方便的扩展CPU、又结构十分简单,多个CPU之间还可以相互通信,能充分利用各个CPU,且性能稳定。
进一步,所述第三CPU单元为多组,所述各组第三CPU单元的第五CPU之间相互连接,所述各组第三CPU单元的第六CPU之间相互连接;
其中所述第一组第三CPU单元的第五CPU与所述第一CPU连接,所述第一组第三CPU单元的第六CPU与所述第二CPU连接,所述最后一组第三CPU单元的第五CPU与所述第三CPU连接,所述最后一组第三CPU单元的第六CPU与所述第四CPU连接。采用上述进一步方案的有益效果是,可方便的扩展多组CPU单元,且多组CPU单元之间的连接结构简单,可扩展性强,可满足对不同规格的CPU的需求,同时维修更换简便。
进一步,所述第一CPU与第二CPU、第三CPU与第四CPU、第五CPU与第六CPU之间通过高速线缆进行通信。
采用上述进一步方案的有益效果是,第一CPU与第二CPU、第三CPU与第四CPU、第五CPU与第六CPU之间的通信采用高速线缆有效降低走线的损耗,提升工作效率,增强系统稳定性。
进一步,所述第一CPU、第二CPU、第三CPU、第四CPU、第五CPU、第六CPU的输入端和输出端均设置有接线器,所述接线器用于连接所述高速线缆。
采用上述进一步方案的有益效果是,设置所述接线器用于连接高速线缆,而不是直接将高速线缆与CPU的输出端和输入端直接连接,当接线处损坏时可直接更换或维修接线器而不是维修CPU,使得维修更经济、更方便。
进一步,所述第一CPU单元与所述第二CPU单元之间的通信采用QPI总线。
采用上述进一步方案的有益效果是,第一CPU单元与所述第二CPU单元之间的通信采用QPI,处理器间峰值带宽可达96GB/s速度,速度快,可靠性高,并且每条总线连接的速度可不同,更具弹性。
进一步,所述第三CPU单元与所述第一CPU单元以及第二CPU单元之间通过QPI总线进行通信。
采用上述进一步方案的有益效果是,所述第三CPU单元与所述第一CPU单元以及第二CPU单元之间的通信采用QPI总线,处理器间峰值带宽可达96GB/s速度,速度快,可靠性高,并且每条总线连接的速度可不同,更具弹性。
进一步,所述第一CPU、第二CPU、第三CPU、第四CPU、第五CPU、第六CPU的型号相同或者不同。
采用上述进一步方案的有益效果是,可满足不同CPU系统规格的需求,弹性更高。
附图说明
图1为本实用新型一个实施例的连接示意图;
图2为本实用新型第一CPU单元和第二CPU单元的连接示意图。
图中:1、接线器;2、第五CPU;3、高速线缆;4、第一CPU;5、第二CPU;6、第六CPU;7、第三CPU;8、第四CPU。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案,但本实用新型的保护范围不局限于以下实施方式。
实施例1
如图2所示,一种CPU系统,包括第一CPU4单元和第二CPU5单元,第一CPU4单元与第二CPU5单元相互连接;
第一CPU4单元包括第一CPU4和第二CPU5,第一CPU4的输入端与第二CPU5的输出端连接,第一CPU4的输出端与第二CPU5的输入端连接;第二CPU5单元包括第三CPU7和第四CPU8,第三CPU7的输入端与第四CPU8的输出端连接,第三CPU7的输出端与第四CPU8的输入端连接;第一CPU4与第三CPU7相互连接,第二CPU5与第四CPU8相互连接。
通过第一CPU4的输入端与第二CPU5的输出端连接,第一CPU4的输出端与第二CPU5的输入端连接;第三CPU7的输入端与第四CPU8的输出端连接,第三CPU7的输出端与第四CPU8的输入端连接;第一CPU4与第三CPU7相互连接,第二CPU5与第四CPU8相互连接,第一CPU4单元和第二CPU5单元相互连接,且连接结构简单,第一CPU4与第二CPU5之间可方便扩展多个CPU,第一CPU与第二CPU之间可方便扩展多个CPU,系统稳定,性能高,可扩展性强,并且当某一颗CPU出现故障也方便拆除。相互直接连接的CPU之间通信速度更快,相互配合的工作效率也更高。
第一CPU4单元与第二CPU5单元之间还设置有第三CPU7单元,第三CPU7单元分别与第一CPU4单元、第二CPU5单元连接;第三CPU7单元包括第五CPU2和第六CPU6,第五CPU2的输入端与第六CPU6的输出端连接,第五CPU2的输出端与第六CPU6的输入端连接,第五CPU2分别与第一CPU4、第三CPU7连接,第六CPU6分别与第二CPU5、第四CPU8连接。在第一CPU单元和第二CPU单元之间可以方便的扩展第三CPU单元,第三CPU单元包括第五CPU和第六CPU,第五CPU和第六CPU的连接方式与第一CPU和第二CPU的连接方式相同,第五CPU分别与第一CPU、第三CPU连接,第六CPU分别与第二CPU、第四CPU连接,即可以方便的扩展CPU、又结构十分简单,多个CPU之间还可以相互通信,能充分利用各个CPU,且性能稳定。
第三CPU单元为多组,各组第三CPU单元的第五CPU之间相互连接,各组第三CPU单元的第六CPU之间相互连接;
其中第一组第三CPU单元的第五CPU与第一CPU连接,第一组第三CPU单元的第六CPU与第二CPU连接,最后一组第三CPU单元的第五CPU与第三CPU连接,最后一组第三CPU单元的第六CPU与第四CPU连接。可方便的扩展多组CPU单元,且多组CPU单元之间的连接结构简单,可扩展性强,可满足对不同规格的CPU的需求,同时维修更换简便。
在本实施例中,第三CPU7单元设置两组,整体系统为8颗CPU,采用的CPU型号为Intel Xeon E7-8890,连接关系如图1所示。
第一CPU4与第二CPU5、第三CPU7与第四CPU8、第五CPU2与第六CPU6之间的通信采用高速线缆3。第一CPU4与第二CPU5、第三CPU7与第四CPU8、第五CPU2与第六CPU6之间的通信采用高速线缆3有效降低走线的损耗,增强系统稳定性。
第一CPU单元与第二CPU单元之间的通信采用QPI总线。第一CPU4单元与第二CPU5单元之间的通信采用QPI,处理器间峰值带宽可达96GB/s速度,速度快,可靠性高,并且每条总线连接的速度可不同,更具弹性。
第三CPU单元与第一CPU单元以及第二CPU单元之间通过QPI总线进行通信。第三CPU7单元与第一CPU4单元以及第二CPU5单元之间的通信采用QPI总线,处理器间峰值带宽可达96GB/s速度,速度快,可靠性高,并且每条总线连接的速度可不同,更具弹性。
第一CPU4、第二CPU5、第三CPU7、第四CPU8、第五CPU2、第六CPU6的型号相同或者不同。可满足不同CPU系统规格的需求,弹性更高。
第一CPU4、第二CPU5、第三CPU7、第四CPU8、第五CPU2、第六CPU6的输入端和输出端均设置有接线器1,接线器1用于连接高速线缆3。设置接线器1用于连接高速线缆3,而不是直接将高速线缆3与CPU的输出端和输入端直接连接,当接线处损坏时可直接更换或维修接线器1而不是维修CPU,使得维修更经济、更方便。
本实用新型的实施原理:如图1所示,第一CPU4单元、第二CPU5单元、第三CPU7单元相互通信,8颗CPU既可单独与外界通信,又可组合与外界通信,提供更强大的处理性能。
以上仅是本实用新型的优选实施方式,应当理解本实用新型并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围,则都应在本实用新型所附权利要求的保护。

Claims (8)

1.一种CPU系统,其特征在于,包括第一CPU单元和第二CPU单元,所述第一CPU单元与所述第二CPU单元相互连接;
所述第一CPU单元包括第一CPU和第二CPU,所述第一CPU的输入端与所述第二CPU的输出端连接,所述第一CPU的输出端与所述第二CPU的输入端连接;
所述第二CPU单元包括第三CPU和第四CPU,所述第三CPU的输入端与所述第四CPU的输出端连接,所述第三CPU的输出端与所述第四CPU的输入端连接;
所述第一CPU与所述第三CPU相互连接,所述第二CPU与所述第四CPU相互连接。
2.根据权利要求1所述的CPU系统,其特征在于,所述第一CPU单元与所述第二CPU单元之间还设置有第三CPU单元,所述第三CPU单元包括第五CPU和第六CPU,所述第五CPU的输入端与所述第六CPU的输出端连接,所述第五CPU的输出端与所述第六CPU的输入端连接,所述第五CPU分别与所述第一CPU、第三CPU连接,所述第六CPU分别与所述第二CPU、第四CPU连接。
3.根据权利要求2所述的CPU系统,其特征在于,所述第三CPU单元为多组,所述各组第三CPU单元的第五CPU之间相互连接,所述各组第三CPU单元的第六CPU之间相互连接;
其中所述第一组第三CPU单元的第五CPU与所述第一CPU连接,所述第一组第三CPU单元的第六CPU与所述第二CPU连接,所述最后一组第三CPU单元的第五CPU与所述第三CPU连接,所述最后一组第三CPU单元的第六CPU与所述第四CPU连接。
4.根据权利要求3所述的CPU系统,其特征在于,所述第一CPU与第二CPU、第三CPU与第四CPU、第五CPU与第六CPU之间通过高速线缆进行通信。
5.根据权利要求4所述的CPU系统,其特征在于,所述第一CPU、第二CPU、第三CPU、第四CPU、第五CPU、第六CPU的输入端和输出端均设置有接线器,所述接线器用于连接所述高速线缆。
6.根据权利要求1-5任一所述的CPU系统,其特征在于,所述第一CPU单元与所述第二CPU单元之间通过QPI总线进行通信。
7.根据权利要求6所述的CPU系统,其特征在于,所述第三CPU单元与所述第一CPU单元以及第二CPU单元之间通过QPI总线进行通信。
8.根据权利要求7所述的CPU系统,其特征在于,所述第一CPU、第二CPU、第三CPU、第四CPU、第五CPU、第六CPU为相同型号或者不同型号。
CN201922266232.2U 2019-12-17 2019-12-17 一种cpu系统 Active CN210742935U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922266232.2U CN210742935U (zh) 2019-12-17 2019-12-17 一种cpu系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922266232.2U CN210742935U (zh) 2019-12-17 2019-12-17 一种cpu系统

Publications (1)

Publication Number Publication Date
CN210742935U true CN210742935U (zh) 2020-06-12

Family

ID=71011603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922266232.2U Active CN210742935U (zh) 2019-12-17 2019-12-17 一种cpu系统

Country Status (1)

Country Link
CN (1) CN210742935U (zh)

Similar Documents

Publication Publication Date Title
CN103092807B (zh) 节点控制器、并行计算服务器系统以及路由方法
CN106776457B (zh) 一种服务器跨板共享信号的控制系统及方法
CN211062041U (zh) 一种基于pcie交换的多单元服务器
CN212135411U (zh) 一种io模组及ocp转接板
CN104035525A (zh) 一种计算节点
CN110362058A (zh) 用于多个接口进行测试的系统
CN205263801U (zh) 一种pcie信号的切换板卡
CN105022715A (zh) 一种服务器背板互连方法和系统
CN210742935U (zh) 一种cpu系统
CN203133718U (zh) 一种刀片服务器背板
CN219574741U (zh) 一种耦合gpu服务器架构、数据中心
CN218647390U (zh) 一种接口扩展板卡
US10539992B2 (en) Redundant power extender
CN207503207U (zh) 用于多接口的综合测试系统
CN104699655A (zh) 网络芯片及云服务器系统
CN110362433A (zh) 能够进行多接口测试的系统
CN214675214U (zh) 一种边缘计算终端
CN211506475U (zh) 一种OCP网卡mutil-host的连接装置
CN1979461A (zh) 多处理器模块
CN209928341U (zh) 一种支持4张显卡的服务器平衡装置
CN113568847A (zh) 一种网卡与处理器的互联装置及服务器
CN203870516U (zh) 基于高速外设互联的网口转接卡
CN107122268B (zh) 一种基于numa多物理层分区处理系统
CN109992060B (zh) 层叠式多路服务器系统及服务器
CN218446658U (zh) 一种高算力的板卡组件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant