CN113568847A

CN113568847A - 一种网卡与处理器的互联装置及服务器

Info

Publication number: CN113568847A
Application number: CN202111104852.1A
Authority: CN
Inventors: 张跃文
Original assignee: Suzhou Inspur Intelligent Technology Co Ltd
Current assignee: Suzhou Inspur Intelligent Technology Co Ltd
Priority date: 2021-09-22
Filing date: 2021-09-22
Publication date: 2021-10-29
Anticipated expiration: 2041-09-22
Also published as: CN113568847B

Abstract

本发明公开了一种网卡与处理器的互联装置及服务器，互联装置包括：第一转接板；第二转接板；分别与第一转接板和第二转接板对应连接的第一网卡和第二网卡；与第一转接板以及第二转接板连接的主板，主板包括：第一处理器；与第一处理器连接的第一一选多数据选择器；与第一一选多数据选择器连接的第一多选一数据选择器；第二处理器；与第二处理器连接的第二一选多数据选择器；与第二一选多数据选择器连接的第二多选一数据选择器；BMC，所述BMC配置为同时输出多个SEL信号到对应的数据选择器以控制所述第一处理器和所述第二处理器与相应网卡的导通。通过本发明的方案，实现了网卡的多主机与单主机之间的灵活切换。

Description

一种网卡与处理器的互联装置及服务器

技术领域

本发明涉及服务器技术领域，尤其涉及一种网卡与处理器的互联装置及服务器。

背景技术

伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域。服务器在各行各业的应用场景越来越多，市场对服务器的需求也更加多样；其中网络服务涉及生活中的方方面面，互联网厂家对服务器的网络性能也越来越关注，网络技术的发展也越来越迅速，各式各样的服务器网卡也进入市场供各个厂商选用。

OCP(Open Computing Project，开源计算机项目)是由Facebook主导、众多 IT 企业参与的一套开源硬件。通过针对数据中心定制的硬件设计规范，以减少互联网厂家在硬件设备的投入，降低设备维护更新投入的人力资金等成本，将更多的资金投入到数据中心的建设。OCP NIC (Network Interface Card，网络接口卡，简称网卡)项目统一规范了主板上用来提供高速网络接口的卡的形态，包括接口、外形尺寸、组装方式等，目前最新的OCPNIC3.0规范也获得了大多数互联网公司以及NIC供应商的支持，互联网厂商也纷纷依据此规范进行自家产品的参考设计。

Multi-Host（多主机）是基于Single-Host（单主机）的基础上演变而来，在Single-Host中，一个OCP网卡只与单独一个处理器CPU相连；而在使用Mutli-Host技术的设计中，一个OCP网卡至少需要与两个CPU相连。Multi-Host优点在于能够在多个CPU的内核间平衡网络通信的性能，可以使多个计算、存储节点通过单一的网卡和外界互连。在双路服务器设计中，为了能够支持OCP网卡的 Multi-Host应用模式，需要从多个处理器引出OCP网卡的高速信号。

目前多数服务器设计中，支持OCP网卡与单个处理器相连的single-host应用模式，在设计阶段就固定了PCB走线、硬件连接、机构设计等方面的设计，设计相对单一，也不能在应用中更改连接关系，应用人员只能被动接受，不能根据实际场景灵活配置。在处理大规模的网络通信应用中，对单个处理器的负载压力过大，可能会影响处理器的工作性能或者使用寿命。因此在现有的服务器设计中，也逐渐有一些互联网厂商通过增加高速连接器的方式实现OCP网卡的Multi-Host，使用这种方式实现OCP网卡的Multi-Host设计中，需要额外增加高速信号连接器和线缆，由于增加高速信号连接器会需要主板端额外的空间，并且线缆在两个高速连接器相连时也会占据主板上方空间，当需要多个OCP网卡都需要支持Multi-Host，高速连接器数量和Cable数量也都成比例增加，会增加主板设计难度以及设计成本。

发明内容

有鉴于此，本发明提出了一种网卡与处理器的互联装置及服务器，解决了通过增加高速信号连接器和线缆实现OCP网卡的Multi-Host，会占用主板额外空间，增加设计难度和设计成本的问题，通过本发明的装置在不额外使用高速连接器和连接器间线缆的情况下，实现了OCP网卡的Multi-Host以及Multi-Host与Single-Host之间的灵活切换。

基于上述目的，本发明实施例的一方面提供了一种网卡与处理器的互联装置，具体包括：

第一转接板；

第二转接板；

分别与所述第一转接板和所述第二转接板对应连接的第一网卡和第二网卡；

与所述第一转接板以及所述第二转接板连接的主板，所述主板包括：

第一处理器；

与所述第一处理器连接的第一一选多数据选择器；

与所述第一一选多数据选择器连接的第一多选一数据选择器；

第二处理器；

与所述第二处理器连接的第二一选多数据选择器；

与所述第二一选多数据选择器连接的第二多选一数据选择器；

分别与所述第一一选多数据选择器、所述第二多选一数据选择器、所述第二一选多数据选择器、所述第一多选一数据选择器连接的BMC；

其中，所述BMC配置为同时输出多个SEL信号到对应的一选多数据选择器以及对应的多选一数据选择器以控制所述第一处理器和所述第二处理器与相应网卡的导通。

在一些实施方式中，所述主板还包括分别与所述第一处理器、所述第一多选一数据选择器连接的第一转接板连接器，以及分别与所述第二处理器、所述第二多选一数据选择器连接的第二转接板连接器，所述主板通过所述第一转接板连接器和所述第二转接板连接器分别与对应的转接板连接。

在一些实施方式中，所述第一处理器和所述第二处理器分别包括第一PCIe接口以及第二PCIe接口，其中，第一处理器的第一PCIe接口与所述第一转接板连接器连接，第一处理器的第二PCIe接口与所述第一一选多数据选择器连接，第二处理器的第一PCIe接口与所述第二转接板连接器连接，第二处理器的第二PCIe接口与所述第二一选多数据选择器连接。

在一些实施方式中，所述第一一选多数据选择器和所述第二一选多数据选择器分别包括控制信号输入端、信号输入端、第一输出端以及第二输出端；

所述第一多选一数据选择器和所述第二多选一数据选择器分别包括控制信号输入端、第一信号输入端、第二信号输入端以及输出端；

其中，所述第一一选多数据选择器的信号输入端与所述第一处理器的第二PCIe接口连接，所述第一一选多数据选择器的第一输出端与所述第一多选一多数据选择器的第一信号输入端连接，所述第一一选多数据选择器的第二输出端与所述第二多选一多数据选择器的第二信号输入端连接，所述第二一选多数据选择器的信号输入端与所述第二处理器的第二PCIe接口连接，所述第二一选多数据选择器的第一输出端与所述第二多选一多数据选择器的第一信号输入端连接，所述第二一选多数据选择器的第二输出端与所述第一多选一多数据选择器的第二信号输入端连接。

在一些实施方式中，所述第一一选多数据选择器和所述第二一选多数据选择器以及所述第一多选一数据选择器和所述第二多选一数据选择器的控制信号输入端分别配置为接收所述BMC输出的第一控制信号、第二控制信号、第三控制信号以及第四控制信号，并通过各自对应的控制信号控制对应的一选多数据选择器与多选一数据选择器的导通状态。

在一些实施方式中，所述第一一选多数据选择器和所述第二一选多数据选择器配置为响应于接收到的控制信号为低电平，控制所述第一一选多数据选择器和所述第二一选多数据选择器的信号输入端分别与所述第一一选多数据选择器和所述第二一选多数据选择器的第一输出端导通并且控制所述第一多选一数据选择器和所述第二多选一数据选择器的第一信号输入端分别与所述第一多选一数据选择器和所述第二多选一数据选择器的输出端导通。

在一些实施方式中，所述第一一选多数据选择器和所述第二一选多数据选择器配置为响应于接收到的控制信号为高电平，控制所述第一一选多数据选择器和所述第二一选多数据选择器的信号输入端分别与所述第一一选多数据选择器和所述第二一选多数据选择器的第二输出端导通并且控制所述第一多选一数据选择器和所述第二多选一数据选择器的第二信号输入端分别与所述第一多选一数据选择器和所述第二多选一数据选择器的输出端导通。

在一些实施方式中，所述主板还包括输入输出扩展器，所述输入输出扩展器分别与所述BMC、所述第一转接板连接器和所述第二转接板连接器相连，所述输入输出扩展器配置为将所述网卡与所述处理器的连接情况发送给所述BMC。

在一些实施方式中，所述第一转接板和所述第二转接板均包括金手指，并且通过所述金手指与所述主板连接。

本发明实施例的另一方面，还提供了一种服务器，包括如上所述的装置。

本发明具有以下有益技术效果：通过BMC控制一选多以及多选一多数据选择器的选通状态，使处理器与网卡间的信号连接状态可以灵活配置，实现了OCP网卡的Multi-Host以及Multi-Host与Single-Host之间的灵活切换。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的网卡与处理器的互联装置的一实施例的结构示意图；

图2为本发明提供的网卡与处理器的互联装置的一实施例的结构示意图；

图3为本发明提供的服务器的一实施例的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种网卡与处理器的互联装置的实施例。如图1所示，互联装置100包括：

第一转接板110；

第二转接板120；

分别与所述第一转接板110和所述第二转接板120对应连接的第一网卡130和第二网卡140；

与所述第一转接板110以及所述第二转接板120连接的主板150，所述主板150包括：

第一处理器152；

与所述第一处理器152连接的第一一选多数据选择器158；

与所述第一一选多数据选择器158连接的第一多选一数据选择器162；

第二处理器154；

与所述第二处理器154连接的第二一选多数据选择器164；

与所述第二一选多数据选择器164连接的第二多选一数据选择器166；

分别与所述第一一选多数据选择器、所述第二多选一数据选择器、所述第二一选多数据选择器、所述第一多选一数据选择器连接的BMC 156；

其中，所述BMC 156配置为同时输出多个SEL信号到对应的一选多数据选择器以及对应的多选一数据选择器以控制所述第一处理器和所述第二处理器与相应网卡的导通。

第一处理器和第二处理器（以下提及的处理器可以至第一处理器和第二处理器中的任一个）可以输出多种不同类型的信号，例如VGA接口信号、AGP接口信号、Memory 接口信号、HUB 接口信号、LAN LINK接口信号、EEPROM 接口信号、USB 接口信号、Serial ATA接口信号、PCI接口信号等，通过不同的接口可以传输不同的信号到各个设备。

本实施例中的网卡与处理器之间主要通过PCIe信号传输数据。

通过BMC控制一选多以及多选一多数据选择器的选通状态，使处理器与网卡间的信号连接状态可以灵活配置，实现了OCP网卡的Multi-Host以及Multi-Host与Single-Host之间的灵活切换。

下面通过具体的实施例对本发明的多个实施方式进行具体的说明。

如图2所示，为网卡和处理器互联装置的又一结构示意图。

如图2所示，互连装置包括：2个OCP转接板，分别为OCP1转接板和OCP2转接板，2个OCP转接板均包括金手指；分别与2个OCP转接板对应的2个OCP网卡，分别为OCP1网卡和OCP2网卡；主板MB；2个OCP网卡分别通过对应的OCP转接板与主板MB相连。

主板MB包括：2个处理器CPU，分别为CPU0和CPU1，每个CPU都有两个PCIe接口，用于输出x8 PCIe差分信号；2个OCP转接板连接器，分别为OCP1转接板连接器和OCP2转接板连接器，OCP1转接板连接器和OCP2转接板连接器各自包括电源接口POWER，PCIe接口以及其它信号接口Miscellaneous Signals；4个数据选择器MUX，分别为MUX1、MUX2、MUX3、MUX4，其中，MUX1、MUX2为一路输入两路输出的数据选择器，MUX3、MUX4为两路输入一路输出的数据选择器，MUX1的OUT1连接到MUX3的IN1，MUX1的OUT2连接到MUX4的IN2、MUX2的OUT1连接到MUX4的IN1，MUX2的OUT2连接到MUX3的IN2，其中，CPU 0输出1组x8的PCIe信号到MUX1的IN，CPU 1都输出1组x8的PCIe信号MUX2的IN，CPU 0、CPU 1的另外1组x8的PCIe信号分别对应输出到OCP1转接板连接器和OCP2转接板连接器；BMC，用于传输多个SEL信号分别给对应的MUX的控制信号输入端，以控制MUX之间的导通状态，例如，可以设置默认状态下MUX接收到的SEL为低电平时，MUX1和MUX2芯片的选通状态为输入IN和输出OUT1相连，MUX3和MUX4芯片的选通状态为输入IN1和输出OUT相连；当SEL为高电平时，MUX1和MUX2芯片的选通状态为输入IN和输出OUT2相连，MUX3和MUX4芯片的选通状态为输入IN2和输出OUT相连，通过BMC控制SEL的电平高或者低，进而控制MUX芯片的选通状态，从而改变主板端PCIe链路的关系；2个电源模块POWER分别连接到对应的OCP转接板连接器的电源接口，用于给网卡供电。

更进一步的，主板还包括输入输出扩展器IO EXPANDER，分别与BMC以及2个OCP转接板连接器连接，用于将OCP网卡与CPU之间的连接情况，例如处理器CPU的哪一组PCIe信号连接了哪一个OCP网卡，或者CPU与OCP网卡之间的连接出现了异常等等。

下面对BMC分别控制SEL1-SEL4电平处于不同状态时，OCP转接卡连接器PCIe的不同连接状态进行说明，详见表1。

表1

MUX_SEL [1,2,3,4]	MUX1状态	MUX2状态	MUX3状态	MUX4状态	OCP1/OCP2状态
						0000	IN<->OUT1	IN<->OUT1	IN1<->OUT	IN1<->OUT	Dual Single Host(x16)
1111	IN<->OUT2	IN<->OUT2	IN2<->OUT	IN2<->OUT	Dual Multi-Host(x16)
						0011	IN<->OUT1	IN<->OUT1	IN2<->OUT	IN2<->OUT	Dual Single Host(x8)
1100	IN<->OUT2	IN<->OUT2	IN1<->OUT	IN1<->OUT	Dual Single Host(x8)
						1110	IN<->OUT2	IN<->OUT2	IN2<->OUT	IN1<->OUT	OCP1 Multi-Host (x16) OCP2 Single-Host (x8)
0110	IN<->OUT1	IN<->OUT2	IN2<->OUT	IN1<->OUT	OCP1 Multi-Host (x16) OCP2 Single-Host (x8)
						0111	IN<->OUT1	IN<->OUT2	IN2<->OUT	IN2<->OUT	OCP1 Multi-Host (x16) OCP2 Single-Host (x88)
0001	IN<->OUT1	IN<->OUT1	IN1<->OUT	IN2<->OUT	OCP1 Single-Host (x16) OCP2 Single-Host (x8)
						0100	IN<->OUT1	IN<->OUT2	IN1<->OUT	IN1<->OUT	OCP1 Single-Host (x16) OCP2 Single-Host (x8)
0101	IN<->OUT1	IN<->OUT2	IN1<->OUT	IN2<->OUT	OCP1 Single-Host (x16) OCP2 Single-Host (x8)
						0010	IN<->OUT1	IN<->OUT1	IN2<->OUT	IN1<->OUT	OCP1 Single-Host (x8) OCP2 Single-Host (x16)
1000	IN<->OUT2	IN<->OUT1	IN1<->OUT	IN1<->OUT	OCP1 Single-Host (x8) OCP2 Single-Host (x16)
						1010	IN<->OUT2	IN<->OUT1	IN2<->OUT	IN1<->OUT	OCP1 Single-Host (x8) OCP2 Single-Host (x16)
1001	IN<->OUT2	IN<->OUT1	IN1<->OUT	IN2<->OUT	OCP1 Single-Host (x8) OCP2 Multi-Host (x16)
						1011	IN<->OUT2	IN<->OUT1	IN2<->OUT	IN2<->OUT	OCP1 Single-Host (x8) OCP2 Multi-Host (x16)
1101	IN<->OUT2	IN<->OUT2	IN1<->OUT	IN2<->OUT	OCP1 Single-Host (x8) OCP2 Multi-Host (x16)

由上表可知，当MUX接收的BMC输出的SEL信号，即MUX_SEL[1，2，3，4]分别处于不同电平状态时，与OCP1和OCP2转接板连接器相连的PCIe信号共有16种不同的组合，当转接板连接器通过转接板与OCP网卡相连时，又有8种不同的连接关系。

以下对电平状态为[0000]、[1111]、[0011]、[1110]四种情况进行讨论。

一、当MUX_SEL[1，2，3，4]输出电平均为低电平0时，MUX1的输入IN与输出OUT1相连，MUX1的输出OUT1又与MUX3的输入IN1相连，MUX3的IN1与OUT为选通状态，即CPU0的一组PCIe x8经过MUX1、MUX3芯片与OCP1转接卡连接器相连。又因OCP1转接卡连接器的两组PCIex8均来自CPU0，即单个CPU。当与OCP网卡连接的OCP转接卡与OCP1转接卡连接器相连时，OCP仅支持Single-Host (PCIe x16)。CPU1的连接方式与CPU0相似，组成x16的两组PCIe x8信号也是均来自CPU1，当连接OCP2网卡时，也仅支持Single-Host(PCIe x16)。

二、当MUX_SEL[1，2，3，4]输出电平均为低电平1时，MUX1的输入IN与输出OUT2相连，MUX1的输出OUT2又与MUX4的输入IN2相连，MUX4的IN2与OUT为选通状态，CPU0的一组PCIe x8经过MUX1和MUX4芯片连接到OCP2转接卡连接器上。又因OCP2转接卡连接器有一组x8在电路上直接与CPU1的一组PCIe x8信号相连，OCP2连接器上的两组PCIe x8一组来自CPU0，一组来自CPU1，即两个不同的CPU。当与OCP网卡连接的OCP转接卡与OCP2转接卡连接器相连时，OCP支持Multi-Host (PCIe x16)。与OCP1相连的两组PCIe信号的连接方式与OCP2相似，PCIe信号也是分别来自CPU0和CPU1。当连接OCP1网卡时，也支持Multi-Host(PCIe x16)。

三、当MUX_SEL[1，2，3，4]输出电平为 [0，0，1，1]时，此时MUX1的输入IN与输出OUT1相连，MUX1的输出OUT1又与MUX3的输入IN1相连，但此时MUX3的IN1和OUT1并不是选通状态，所以CPU0的一组x8 并不能经过MUX连接到OCP转接板上，与OCP1转接板相连的只有一组直接与CPU0相连的x8 信号，即连接的OCP1网卡仅支持 PCIe x8。同理，与OCP2转接板连接的PCIe信号，只有与CPU1直接连接的一组x8信号，当连接OCP2网卡时，仅支持PCIe x8。

四、MUX_SEL[1，2，3，4]输出电平为[1，1，1，0]时，MUX2的输入IN与输出OUT2相连，MUX2的输出OUT2又与MUX3的输入IN2相连，MUX3的IN2与OUT为选通状态，CPU1的一组PCIex8经过MUX2和MUX3芯片连接到OCP1转接卡连接器上。又因OCP1转接卡连接器有一组x8在电路上直接与CPU1的一组PCIe x8信号相连，OCP1连接器上的两组PCIe x8一组来自CPU0，一组来自CPU1，即两个不同的CPU。当与OCP网卡连接的OCP转接卡与OCP1转接卡连接器相连时，OCP网卡支持Multi-Host (PCIe x16)。由于MUX4的选通状态为IN1到OUT选通，来自CPU0的一组PCIe x8并不能连接到OCP2转接板连接器上。与OCP2转接卡相连的PCIe信号只有直接与CPU1直接相连的一组PCIe x8信号，当连接OCP网卡时，仅支持PCIe x8。

更进一步的，在使用BMC控制MUX_SEL电平状态时，可以将四个信号的高低电平与板载的拨码开关或者Header相关联，当需要配置MUX_SEL电平状态时，可以直接通过控制外接电平高低状态，进而影响MUX_SEL的电平状态。

本实施例通过BMC控制各个数据选择器的选通状态，使处理器与网卡间的信号连接状态可以灵活配置，实现了OCP网卡的Multi-Host以及Multi-Host与Single-Host之间的灵活切换。

基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种服务器300，包括本申请所述的互联装置310。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体（ROM）或随机存储记忆体（RAM）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims

1.一种网卡与处理器的互联装置，其特征在于，包括：

第一转接板；

第二转接板；

第一处理器；

与所述第一处理器连接的第一一选多数据选择器；

第二处理器；

与所述第二处理器连接的第二一选多数据选择器；

2.根据权利要求1所述的装置，其特征在于，所述主板还包括分别与所述第一处理器、所述第一多选一数据选择器连接的第一转接板连接器，以及分别与所述第二处理器、所述第二多选一数据选择器连接的第二转接板连接器，所述主板通过所述第一转接板连接器和所述第二转接板连接器分别与对应的转接板连接。

3.根据权利要求2所述的装置，其特征在于，所述第一处理器和所述第二处理器分别包括第一PCIe接口以及第二PCIe接口，其中，第一处理器的第一PCIe接口与所述第一转接板连接器连接，第一处理器的第二PCIe接口与所述第一一选多数据选择器连接，第二处理器的第一PCIe接口与所述第二转接板连接器连接，第二处理器的第二PCIe接口与所述第二一选多数据选择器连接。

4.根据权利要求3所述的装置，其特征在于，所述第一一选多数据选择器和所述第二一选多数据选择器分别包括控制信号输入端、信号输入端、第一输出端以及第二输出端；

5.根据权利要求4所述的装置，其特征在于，所述第一一选多数据选择器和所述第二一选多数据选择器以及所述第一多选一数据选择器和所述第二多选一数据选择器的控制信号输入端分别配置为接收所述BMC输出的第一控制信号、第二控制信号、第三控制信号以及第四控制信号，并通过各自对应的控制信号控制对应的一选多数据选择器与多选一数据选择器的导通状态。

6.根据权利要求4所述的装置，其特征在于，所述第一一选多数据选择器和所述第二一选多数据选择器配置为响应于接收到的控制信号为低电平，控制所述第一一选多数据选择器和所述第二一选多数据选择器的信号输入端分别与所述第一一选多数据选择器和所述第二一选多数据选择器的第一输出端导通并且控制所述第一多选一数据选择器和所述第二多选一数据选择器的第一信号输入端分别与所述第一多选一数据选择器和所述第二多选一数据选择器的输出端导通。

7.根据权利要求4所述的装置，其特征在于，所述第一一选多数据选择器和所述第二一选多数据选择器配置为响应于接收到的控制信号为高电平，控制所述第一一选多数据选择器和所述第二一选多数据选择器的信号输入端分别与所述第一一选多数据选择器和所述第二一选多数据选择器的第二输出端导通并且控制所述第一多选一数据选择器和所述第二多选一数据选择器的第二信号输入端分别与所述第一多选一数据选择器和所述第二多选一数据选择器的输出端导通。

8.根据权利要求1所述的装置，其特征在于，所述主板还包括输入输出扩展器，所述输入输出扩展器分别与所述BMC、所述第一转接板连接器和所述第二转接板连接器相连，所述输入输出扩展器配置为将所述网卡与所述处理器的连接情况发送给所述BMC。

9.根据权利要求1所述的装置，其特征在于，所述第一转接板和所述第二转接板均包括金手指，并且通过所述金手指与所述主板连接。

10.一种服务器，其特征在于，包括如权利要求1-9任一项所述的装置。