CN220305792U - 一种转接结构及验证系统 - Google Patents
一种转接结构及验证系统 Download PDFInfo
- Publication number
- CN220305792U CN220305792U CN202322110682.9U CN202322110682U CN220305792U CN 220305792 U CN220305792 U CN 220305792U CN 202322110682 U CN202322110682 U CN 202322110682U CN 220305792 U CN220305792 U CN 220305792U
- Authority
- CN
- China
- Prior art keywords
- protocol
- memory module
- memory
- slot
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims description 29
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 claims description 26
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 18
- 239000004744 fabric Substances 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 9
- 238000011161 development Methods 0.000 abstract description 18
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请提供了一种转接结构及验证系统,应用于计算机技术领域。该转接结构包括:转接插头,转接插槽以及电压转换模块。转接插头包括第一电源端子且转接插头与主板上设置的内存插槽适配;转接插槽包括第二电源端子,转接插槽与转接插头连接,并与第二内存模块适配;电压转换模块的输入端与第一电源端子相连,其输出端与第二电源端子相连,电压转换模块用于将输入端的工作电压转换为第二内存模块的工作电压。本申请提供的技术方案,能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。
Description
技术领域
本申请涉及计算机技术领域,具体涉及一种转接结构及验证系统。
背景技术
处理器作为计算机系统运算和控制的核心,是计算设备中不可或缺的芯片模块。随着处理器技术的发展,处理器的功能也越来越强大,已能够兼容多种双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory,DDRSDRAM)协议(以下简称为DDR协议),从而实现与不同类型的内存模块相互通信。
在批量生产或实际应用中,需要对处理器能否有效兼容多种DDR协议进行验证。现有验证过程中,用于验证处理器的前述兼容功能的主板上仅设置了一种类型的内存插槽,即一块主板仅支持一种DDR协议的验证,为了实现对多种DDR协议的验证,则需要设计多块主板,存在开发周期长且成本高的问题。
实用新型内容
有鉴于此,本申请致力于提供一种转接结构及验证系统,通过该转接结构和该验证系统能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。
第一方面,本申请提供了一种转接结构,包括:
转接插头,所述转接插头包括第一电源端子且所述转接插头与主板上设置的内存插槽适配,所述内存插槽用于插接第一内存模块;
转接插槽,所述转接插槽包括第二电源端子,所述转接插槽与所述转接插头连接,并与第二内存模块适配,所述第二内存模块的工作电压与所述第一内存模块的工作电压不同;
电压转换模块,所述电压转换模块的输入端与所述第一电源端子相连,所述电压转换模块的输出端与所述第二电源端子相连,所述电压转换模块用于将输入端的工作电压转换为所述第二内存模块的工作电压。
本申请提供的转接结构,可以分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接插接至主板内存插槽中的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板上的内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此开发周期短且开发成本低。另外,通过电压转换模块,解决了不同内存模块所需工作电压不同的问题。
可选地,所述第一内存模块支持以下DDR协议中的一种:DDR5协议、DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
本申请中,通过第一内存模块和第二内存模块可支持的DDR协议类型可知,该转接结构可在多种验证场景下被使用,具有适用范围广的特点。
可选地,所述转接插头还包括:第一信号端子,所述第一信号端子和所述第一电源端子的排布与所述主板上设置的内存插槽适配;
所述转接插槽还包括:第二信号端子,所述第二信号端子和所述第二电源端子的排布与所述第二内存模块适配;
所述第一信号端子与对应相同功能的第二信号端子相连。
本申请提供的转接结构中,通过将转接插头中的信号端子与转接插头中的信号端子互连,可以实现转接的内存模块与处理器之间的正常通信。
可选地,所述第一内存模块支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块支持DDR5协议;
或,所述第一内存模块支持DDR5-RDIMM协议,所述第二内存模块支持DDR5-UDIMM协议。
对于本申请提供的转接结构,通过电压转换模块,解决了第一内存模块与第二内存模块之间由于所需的工作电压不同,导致无法复用对方电源端子的问题。
可选地,所述转接插头还包括:第一信号端子;
所述转接插槽还包括:第二信号端子和第三信号端子,所述第二信号端子与所述转接插头中对应相同功能的第一信号端子相连,所述第三信号端子对应的功能信号与各所述第一信号端子对应的功能信号均不相同;
所述转接结构还包括第一连接器,用于将所述第三信号端子与所述主板上的功能信号端口连接,所述功能信号端口为所述内存插槽以外用于支持所述第二内存模块工作的端口。
对于本申请提供的转接结构,通过第一连接器,解决了第一内存模块与第二内存模块之间由于支持的功能信号所有不同,导致无法完全复用对方信号端子的问题。
可选地,所述转接结构还包括:板体;
所述转接插头设置于所述板体的第一端,所述转接插槽设置于所述板体的第二端,所述第一端与所述第二端相对设置;
所述电压转换模块设置于所述板体的所述第一端与所述第二端之间。
本申请提供的转接结构中,以板体支撑转接插头、转接插槽和电压转换模块,可提升转接结构的结实度和稳定性。
第二方面,本申请提供了一种验证系统,包括:主板和第一方面中所述的转接结构,所述验证系统用于通过所述主板和所述转接结构验证所述主板上的处理器对多种DDR协议的兼容性;
其中,通过在所述主板上的内存插槽中插接第一内存模块,验证所述处理器对所述第一内存模块支持的DDR协议的兼容性;通过在所述内存插槽中插接所述转接结构,验证所述处理器对插接至所述转接结构上的第二内存模块支持的DDR协议的兼容性。
本申请提供的验证系统中的转接结构,可以分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接插接至主板内存插槽中的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板上的内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此开发周期短且开发成本低。
可选地,所述第一内存模块支持DDR5协议,所述第二内存模块支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;
或,所述第一内存模块(300)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块(400)支持DDR5协议;
或,所述第一内存模块(300)支持DDR5-RDIMM协议,所述第二内存模块(400)支持DDR5-UDIMM协议。
可选地,在支持DDR5协议的内存模块通过所述内存插槽或通过所述转接结构和所述内存插槽,与所述主板连接的情况下,所述处理器的内存接口配置为与所述内存模块支持的DDR协议适配的I3C通信协议;
在支持DDR4协议、DDR3协议、DDR2协议、DDR1协议中的其中一种DDR协议的内存模块通过所述内存插槽或通过所述转接结构和所述内存插槽,与所述主板连接的情况下,所述处理器的内存接口配置为与所述内存模块支持的DDR协议适配的I2C通信协议。
本申请提供的验证系统中,通过适应性调整内存接口支持的通知协议,可以使得不同类型的内存模块能够与处理器正常通信,保证二者之间的信息交互正常进行。
基于上述内容可知,本申请提供的转接结构可以分别与主板上的内存插槽(以下简称为主板内存插槽)和一内存模块连接,该内存模块可以通过该转接结构与主板内存插槽电连接,进而与主板上的处理器互连,从而达到验证处理器能否有效兼容该内存模块支持的DDR协议的目的。由此可见,在本申请中,在现有主板可以完成一种DDR协议验证的基础上,还可以通过转接结构验证另一种DDR协议,通过更换转接结构即可建立不同内存模块与处理器之间的连接,进而完成不同DDR协议的验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此能够达到开发周期短且成本低的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种转接结构的示意图;
图2是本申请实施例提供的第一内存模块与主板之间的连接关系示意图之一;
图3是本申请实施例提供的第一内存模块与主板之间的连接关系示意图之二;
图4是本申请实施例提供的第二内存模块与主板之间的连接关系示意图之一;
图5是本申请实施例提供的第二内存模块与主板之间的连接关系示意图之一;
图6是本申请实施例提供的另一种转接结构的示意图;
图7是本申请实施例提供的验证系统的结构示意图;
图8是本申请实施例提供的主板的结构示意图;
其中,附图标记说明如下:
100、转接结构;101、转接插头;102、转接插槽;103、电压转换模块;104、第一连接器;105、板体;
200、主板;201、主板内存插槽;202、处理器;203、电源模块;2021、控制单元;2022、DDR控制器;2023、内存接口;20221、配置寄存器;
300、第一内存模块;
400、第二内存模块。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
处理器(如CPU)作为计算机系统运算和控制的核心,是计算设备中不可或缺的芯片模块,而随机存取存储器(Random Access Memory,RAM)作为能够与处理器直接交换数据的内存模块,也成为计算设备不可或缺的硬件结构。目前,常用的内存模块为支持DDR协议的内存模块。随着处理器技术的发展,处理器的功能也越来越强大,已能够兼容多种DDR协议,从而实现与不同类型的内存模块相互通信。
在批量生产或实际应用中,通常需要对处理器能否有效兼容多种DDR协议进行验证。例如,在完成处理器设计以后,先试生产一部分处理器,并对试生产的处理器进行测试,其中一项测试则是验证处理器能否有效兼容多种DDR协议,也即测试该处理器的内存通道能否有效兼容两种及两种以上DDR协议。
由于处理器由主板承载,因此一般是通过主板验证处理器对多种DDR协议的兼容性。现有验证过程中,用于验证处理器的前述兼容功能的主板上仅设置了一种类型的内存插槽,即一种块主板仅支持一种DDR协议的验证,为了实现对多种DDR协议的验证,则需要设计多块主板,存在开发周期长且成本高的问题。
为了解决现有技术存在的问题,本申请提供了一种转接结构及包括该转接结构的验证系统。该转接结构上分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接与主板内存插槽插接的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。通过更换转接结构即可建立不同内存模块与处理器之间的连接,进而完成不同DDR协议的验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,开发周期短且开发成本低。
下面对本申请提供的转接结构和验证系统进行具体描述。
依据本申请的一个方面,提供了一种转接结构100,参见图1,图1是该转接结构100的示意图。
如图1所示,该转接结构100可以包括:转接插头101、转接插槽102以及电压转换模块103。
该转接插头101与用于插接第一内存模块300的主板内存插槽201适配。通过该转接插头101,该转接结构100可与主板内存插槽201插接。具体地,该转接插头101包括第一信号端子和第一电源端子,两种端子的排布与主板内存插槽201中的端子适配,换言之,两种端子可与主板内存插槽201中的端子对应连接,也可理解为:两种端子的排布与第一内存模块300上的端子的排布相同。其中,这里所述的第一内存模块300上的端子是指用于插接至主板内存插槽201中的端子。其中,该第一内存模块300支持一种DDR协议。可选地,第一信号端子和第一电源端子可以是金手指结构。
由于主板内存插槽201中的端子与处理器202之间具有连接关系,且转接插头101上的端子(即第一信号端子和第一电源端子)可与主板内存插槽201中的端子对应连接,因此,本申请实施例提供的转接结构100通过与主板内存插槽201插接,可与处理器202连接。
该转接插槽102与第二内存模块400适配,该第二内存模块400可插接于该转接插槽102中。具体地,该转接插槽102中设置有与第二内存模块400适配的端子,换言之,转接插槽102中的端子的排布与第二内存模块400上的端子的排布相同,转接插槽102中的端子可与第二内存模块400上的端子对应连接。其中,第二内存模块400支持另一种DDR协议,也即:第二内存模块400与第一内存模块300支持不同的DDR协议。此外,第二内存模块400的工作电压也与第一内存模块300的工作电压不同。可选地,第二内存模块400上的端子可以是金手指结构。
进一步的,该转接插槽102与转接插头101连接,如转接插槽102中的至少部分信号端子与转接插头101中的信号端子对应连接。其中,该转接插槽102中的端子还包括:第二电源端子。
由于第二内存模块400的工作电压与第一内存模块300的工作电压不同,因此,第二电源端子无法直接与转接插头101中的第一电源端子相连,所以本申请实施例中,在转接结构100中设计了电压转换模块103,该电压转换模块103的输入端与第一电源端子相连,其输出端与第二电源端子相连,该电源转换模块可将输入端的工作电压(即第一内存模块300所需的工作电压)转换为第二内存模块400所需的工作电压,使得第二内存模块400可正常工作。
下面结合图2至图5,说明本申请实施例中如何基于转接结构100,实现在一块主板上验证处理器对多种DDR协议的兼容性。
参见图2,图2为第一内存模块300与主板200之间的连接关系示意图。在验证过程中,可将第一内存模块300与主板内存插槽201插接,使得第一内存模块300上的端子与主板内存插槽201内的端子一一对应连接,实现第一内存模块300与主板200之间的互连,以便验证处理器202能否有效兼容第一内存模块300支持的DDR协议。具体地,参见图3,图3为第一内存模块300与主板200之间连接关系的另一示意图。如图3所示,在验证过程中,处理器202中的控制单元2021可以通过DDR控制器2022中的配置寄存器20221将DDR控制器2022的接口协议配置为第一内存模块300支持的DDR协议。
参见图4,图4为第二内存模块400与主板200之间的连接关系示意图。在验证过程中,可通过转接结构100中的转接插头101,将转接结构100与主板内存插槽201插接,并可通过转接结构100中的转接插槽102,将第二内存模块400与转接结构100插接。第二内存模块400上的端子通过转接结构100,与主板内存插槽201中的端子连接,从而实现与主板200之间的互连,以便验证处理器202能否有效兼容第二内存模块400支持的DDR协议。具体地,参见图5,图5为第一内存模块300与主板200之间连接关系的另一示意图。如图5所示,在验证过程中,处理器202中的控制单元2021可以通过DDR控制器2022中的配置寄存器20221将DDR控制器2022的接口协议配置为第二内存模块400支持的DDR协议。
由此可见,本申请实施例中,在现有主板200可以完成一种DDR协议验证的基础上,还可以通过转接结构100验证另一种DDR协议,通过更换转接结构100即可建立不同内存模块与处理器202之间的连接,进而完成不同DDR协议验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板200的方案而言,该转接结构100相对于主板200200结构更加简单,因此开发周期短且开发成本低。另外,通过电压转换模块103,克服了不同内存模块所需的工作电压不同的问题,使得通过转接结构100转接的内存模块(即第二内存模块400)也可获得所需的工作电压。
在一种可能的实施方式中,第一内存模块300支持的DDR协议可以是以下其中一种:DDR5协议、DDR4协议、DDR3协议、DDR2协议、DDR1协议。第二内存模块400支持的DDR协议可以是以下其中一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
由于支持不同DDR协议的内存模块所需的工作电压可能所有不同,因此,需要通过电压转换模块103进行工作电压的转换,以为通过转接结构100转接的内存模块提供所需的工作电压。
具体地,在内存模块支持DDR5协议时,该内存模块可以是DDR5内存模块;在内存模块支持DDR4协议时,该内存模块可以是DDR4内存模块;在内存模块支持DDR3协议时,该内存模块可以是DDR3内存模块;在内存模块支持DDR2协议时,该内存模块可以是DDR2内存模块;在内存模块支持DDR1协议时,该内存模块可以是DDR1内存模块。
本申请实施例中,由前述第一内存模块300和第二内存模块400可支持的DDR协议类型可知,该转接结构100可被设计为多种不同DDR协议之间的转接,具有适用范围广的特点。
在前述第一内存模块300和第二内存模块400可支持的DDR协议基础上,转接插槽102还可以包括:第二信号端子。其中,第二信号端子和第二电源端子的排布与第二内存模块400适配。
基于引脚复用功能(即PAD复用功能),第二信号端子与对应相同功能的转接插头101中的第一信号端子相连。由于第一信号端子可与主板内存插槽201中的端子对应连接,因此,与转接插槽102插接的第二内存模块400,可以基于与第二信号端子之间的连接,以及第二信号端子与第一信号端子之间的连接关系,与主板内存插槽201间接连接,从而与处理器202相连,以便验证处理器202能否有效兼容第二内存模块400支持的DDR协议。
第二电源端子可以通过电压转换模块103与第一电源端子连接,由于第一电源端子可与主板内存插槽201中的电源端子对应连接,因此,与转接插槽102插接的第二内存模块400,可以基于与第二电源端子之间的连接,以及第二电源端子与第一电源端子之间的连接关系,与对应的电源模块连接。该电源模块的输出电压可以通过电压转换模块103转换为第二内存模块400所需的工作电压。
在一种可能的实施方式中,第一内存模块300支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;第二内存模块400支持DDR5协议。
由于支持DDR5协议的内存模块与支持DDR4协议、DDR3协议、DDR2协议或DDR1协议的内存模块所需的工作电压不同,因此,需要通过电压转换模块103进行工作电压的转换,以为支持DDR5协议的内存模块提供所需的工作电压。
可选地,第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议。
由于支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块所需的工作电压不同,因此,需要通过电压转换模块103进行工作电压的转换,以为转接的内存模块提供所需的工作电压。
可选地,在第一内存模块300支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议,第二内存模块400支持DDR5协议的情况下,或在第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议的情况下,第一内存模块300与第二内存模块400之间除了所需的工作电压不同,支持的功能信号也有所不同,因此,本申请实施例还对此提出了一种解决方案,如下所述。
其中,转接插槽102还包括:第二信号端子和第三信号端子。
第二信号端子与转接插头101中对应相同功能的第一信号端子相连,第三信号端子对应的功能信号与各第一信号端子对应的功能信号均不相同。
如图6所示,转接结构100还包括第一连接器104,用于将第三信号端子与主板200上的功能信号端口连接,功能信号端口为主板内存插槽201以外用于支持第二内存模块400工作的端口。
本申请实施例中,通过第一连接器104,解决了支持DDR5协议的内存模块,无法全部复用用于插接支持DDRx(x=1、2、3或4)协议的内存模块的内存插槽中信号端子的问题,使得支持DDR5协议的内存模块可以在验证过程中正常工作。以及解决了支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块之间,由于支持的功能信号不同,而导致无法全部复用对方的信号端子的问题。
可选地,该转接结构100还可以包括连接线缆,也可以称为外围线路。该连接线缆的一端与第一连接器104相连,另一端用于连接主板200上对应的功能端口。
在本申请实施例中,该连接线缆的长度受空间限制程度小,可以设计其具有较长的长度,以使转接结构100可以应用至设置有相同内存内插槽的不同类型主板200上,提高转接结构100的适配性。
可选地,该连接线缆与第一连接器104和目标功能端口为插拔连接,以达到便于拆卸和连接的目的。
可选地,主板200上可设置第二连接器,所需的功能信号端口与第二连接器连接,第二连接器与第一连接器104连接。通过设置第二连接器,可将主板200上的连接点(即所需的功能信号端口)集中,便于进行连接操作。
可选地,在支持DDR5协议的内存模块通过主板内存插槽201或通过转接结构100和主板内存插槽201,与主板200连接的情况下,处理器202的内存接口2023配置为与内存模块支持的DDR协议适配的I3C通信协议。
在支持DDR4协议、DDR3协议、DDR2协议、DDR1协议中的其中一种DDR协议的内存模块通过主板内存插槽201或通过转接结构100和主板内存插槽201,与主板200连接的情况下,处理器202的内存接口2023配置为与内存模块支持的DDR协议适配的I2C通信协议。
本申请实施例中,通过适应性调整内存接口2023支持的通知协议,可以使得不同类型的内存模块能够与处理器202正常通信,保证二者之间的信息交互正常进行。
在一种可能的实施方式中,如图1所示,该转接结构100还可以包括:板体105。
其中,转接插头101设置于板体105的第一端,转接插槽102设置于板体105的第二端,第一端与第二端相对设置。电压转换模块103设置于板体105的第一端与第二端之间。可选的,该板体105可以是印制电路板。
本申请实施例中,以板体105支撑转接插头101、转接插槽102和电压转换模块103,可提升转接结构100的结实度和稳定性。
依据本申请的另一个方面,提供了一种验证系统,参见图7,图7为该验证系统的结构示意图。
如图7所示,该验证系统可以包括:主板200和转接结构100。该验证系统用于通过主板200和转接结构100,验证主板200上的处理器202对多种DDR协议的兼容性。其中,主板200上包括处理器202,处理器202与主板内存插槽201连接。
具体地,通过在主板内存插槽201中插接第一内存模块300,可验证处理器202对第一内存模块300支持的DDR协议的兼容性。通过在主板内存插槽201中插接转接结构100,以及在转接结构100上插接第二内存模块400,可验证处理器202对插接至转接结构100上的第二内存模块400支持的DDR协议的兼容性。关于转接结构100的具体结构以及基于转接结构100的验证过程,具体可参见前一实施例中对转接结构100和验证过程的描述,这里便不再赘述。
其中,该验证系统还可包括:第一内存模块300和第二内存模块400。
在一种可能的实施方式中,第一内存模块300支持的DDR协议可以是以下其中一种:DDR5协议、DDR4协议、DDR3协议、DDR2协议、DDR1协议。第二内存模块400支持的DDR协议可以是以下其中一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
由于支持不同DDR协议的内存模块所需的工作电压可能所有不同,因此,需要通过电压转换模块103进行工作电压的转换,以为通过转接结构100转接的内存模块提供所需的工作电压。
本申请实施例中,由前述第一内存模块300和第二内存模块400可支持的DDR协议类型可知,该转接结构100可被设计为多种不同DDR协议之间的转接,具有适用范围广的特点。
在前述第一内存模块300和第二内存模块400可支持的DDR协议基础上,转接插槽102还可以包括:第二信号端子。其中,第二信号端子和第二电源端子的排布与第二内存模块400适配。
基于引脚复用功能(即PAD复用功能),第二信号端子与对应相同功能的转接插头101中的第一信号端子相连。由于第一信号端子可与主板内存插槽201中的端子对应连接,因此,与转接插槽102插接的第二内存模块400,可以基于与第二信号端子之间的连接,以及第二信号端子与第一信号端子之间的连接关系,与主板内存插槽201间接连接,从而与处理器202相连,以便验证处理器202能否有效兼容第二内存模块400支持的DDR协议。
第二电源端子可以通过电压转换模块103与第一电源端子连接,由于第一电源端子可与主板内存插槽201中的电源端子对应连接,因此,与转接插槽102插接的第二内存模块400,可以基于与第二电源端子之间的连接,以及第二电源端子与第一电源端子之间的连接关系,与对应的电源模块连接。该电源模块的输出电压可以通过电压转换模块103转换为第二内存模块400所需的工作电压。
在一种可能的实施方式中,第一内存模块300支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;第二内存模块400支持DDR5协议。
由于支持DDR5协议的内存模块与支持DDR4协议、DDR3协议、DDR2协议或DDR1协议的内存模块所需的工作电压不同,因此,需要通过电压转换模块103进行工作电压的转换,以为支持DDR5协议的内存模块提供所需的工作电压。
可选地,第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议。
由于支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块所需的工作电压不同,因此,需要通过电压转换模块103进行工作电压的转换,以为转接的内存模块提供所需的工作电压。
可选地,在第一内存模块300支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议,第二内存模块400支持DDR5协议的情况下,或在第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议的情况下,第一内存模块300与第二内存模块400之间除了所需的工作电压不同,支持的功能信号也有所不同,因此,本申请实施例还对此提出了一种解决方案,如下所述。
其中,转接插槽102还包括:第二信号端子和第三信号端子。
第二信号端子与转接插头101中对应相同功能的第一信号端子相连,第三信号端子对应的功能信号与各第一信号端子对应的功能信号均不相同。
如图6所示,转接结构100还包括第一连接器104,用于将第三信号端子与主板200上的功能信号端口连接,功能信号端口为主板内存插槽201以外用于支持第二内存模块400工作的端口。
本申请实施例中,通过第一连接器104,解决了支持DDR5协议的内存模块,无法全部复用用于插接支持DDRx(x=1、2、3或4)协议的内存模块的内存插槽中功能信号端子的问题,使得支持DDR5协议的内存模块可以在验证过程中正常工作。以及解决了支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块之间,由于支持的功能信号不同,而导致无法全部复用对方的功能信号端子的问题。
可选地,在支持DDR5协议的内存模块通过主板内存插槽201或通过转接结构100和主板内存插槽201,与主板200连接的情况下,处理器202的内存接口2023配置为与内存模块支持的DDR协议适配的I3C通信协议。
在支持DDR4协议、DDR3协议、DDR2协议、DDR1协议中的其中一种DDR协议的内存模块通过主板内存插槽201或通过转接结构100和主板内存插槽201,与主板200连接的情况下,处理器202的内存接口2023配置为与内存模块支持的DDR协议适配的I2C通信协议。
本申请实施例中,通过适应性调整内存接口2023支持的通知协议,可以使得不同类型的内存模块能够与处理器202正常通信,保证二者之间的信息交互正常进行。
在一种可能的实施方式中,如图8所示,该验证系统中的主板200可以包括:用于为第一内存模块300提供工作电压的电源模块203,该电源模块203与主板内存插槽201中的电源端子连接。该电源模块203可以为主板200电源模块203或第一内存模块300的专用电源模块203。
其中,该主板200电源模块203主要用于为主板200上的计算机系统提供工作电压,如提供12V的工作电压。
本申请实施例中,当可与主板200内存模块直接插接的内存模块所需的工作电压,与主板200电源模块203提供的工作电压相同的情况下,可以将主板200电源模块203与主板内存插槽201中的电源端子连接,由主板200电源模块203为该内存模块提供工作电压。例如,在该内存模块为DDR5内存模块的情况下,DDR5内存模块所需的工作电压为12V,则可由该主板200电源模块203为DDR5内存模块提供12V的工作电压。
本申请实施例中,当可与主板内存插槽201直接插接的内存模块所需的工作电压与主板200电源模块203提供的工作电压不同的情况下,可以为该内存模块设计专用电源模块203,该专用电源模块203仅用于为该内存模块提供所需的工作电压。例如,在该内存模块为DDR4内存模块的情况下,DDR4内存模块所需的工作电压为1.2V。则可由该专用电源模块203为DDR4内存模块提供1.2V的工作电压。
综上所述,本申请提供的技术方案,相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板200的方案而言,能够达到开发周期短且成本低的目的。且能够通过电压转换模块103解决不同内存模块所需工作电压不同的问题。
本领域技术人员能够理解,本申请所披露的内容可以出现多种变型和改进。例如,以上所描述的各种设备或组件可以通过硬件实现,也可以通过软件、固件、或者三者中的一些或全部的组合实现。
此外,虽然本申请对根据本申请的实施例的电路中的某些单元做出了各种引用,然而,任何数量的不同单元可以被使用并运行在客户端和/或服务器上。单元仅是说明性的,并且电路和方法的不同方面可以使用不同单元。
除非另有定义,这里使用的所有术语具有与本申请所属领域的普通技术人员共同理解的相同含义。还应当理解,诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义,而不应用理想化或极度形式化的意义来解释,除非这里明确地这样定义。
以上是对本申请的说明,而不应被认为是对其的限制。尽管描述了本申请的若干示例性实施例,但本领域技术人员将容易地理解,在不背离本申请的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此,所有这些修改都意图包含在权利要求书所限定的本申请范围内。应当理解,上面是对本申请的说明,而不应被认为是限于所公开的特定实施例,并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本申请由权利要求书及其等效物限定。
Claims (10)
1.一种转接结构,其特征在于,包括:
转接插头(101),所述转接插头(101)包括第一电源端子且所述转接插头(101)与主板(200)上设置的内存插槽(201)适配,所述内存插槽(201)用于插接第一内存模块(300);
转接插槽(102),所述转接插槽(102)包括第二电源端子,所述转接插槽(102)与所述转接插头(101)连接,并与第二内存模块(400)适配,所述第二内存模块(400)的工作电压与所述第一内存模块(300)的工作电压不同;
电压转换模块(103),所述电压转换模块(103)的输入端与所述第一电源端子相连,所述电压转换模块(103)的输出端与所述第二电源端子相连,所述电压转换模块(103)用于将输入端的工作电压转换为所述第二内存模块(400)的工作电压。
2.根据权利要求1所述的转接结构,其特征在于,所述第一内存模块(300)与所述第二内存模块(400)支持不同的DDR协议。
3.根据权利要求2所述的转接结构,其特征在于,所述第一内存模块(300)支持以下DDR协议中的一种:DDR5协议、DDR4协议、DDR3协议、DDR2协议、DDR1协议;
所述第二内存模块(400)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
4.根据权利要求1所述的转接结构,其特征在于,所述转接插头(101)还包括:第一信号端子,所述第一信号端子和所述第一电源端子的排布与所述主板(200)上设置的内存插槽(201)适配;
所述转接插槽(102)还包括:第二信号端子,所述第二信号端子和所述第二电源端子的排布与所述第二内存模块适配;
所述第一信号端子与对应相同功能的第二信号端子相连。
5.根据权利要求2所述的转接结构,其特征在于,所述第一内存模块(300)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块(400)支持DDR5协议;
或,所述第一内存模块(300)支持DDR5-RDIMM协议,所述第二内存模块(400)支持DDR5-UDIMM协议。
6.根据权利要求4所述的转接结构,其特征在于,所述转接插头(101)还包括:第一信号端子;
所述转接插槽(102)还包括:第二信号端子和第三信号端子,所述第二信号端子与所述转接插头(101)中对应相同功能的第一信号端子相连,所述第三信号端子对应的功能信号与各所述第一信号端子对应的功能信号均不相同;
所述转接结构(100)还包括第一连接器(104),用于将所述第三信号端子与所述主板(200)上的功能信号端口连接,所述功能信号端口为所述内存插槽(201)以外用于支持所述第二内存模块(400)工作的端口。
7.根据权利要求1所述的转接结构,其特征在于,所述转接结构(100)还包括:板体(105);
所述转接插头(101)设置于所述板体(105)的第一端,所述转接插槽(102)设置于所述板体(105)的第二端,所述第一端与所述第二端相对设置;
所述电压转换模块(103)设置于所述板体(105)的所述第一端与所述第二端之间。
8.一种验证系统,其特征在于,包括:主板(200)和权利要求1至6任一项所述的转接结构(100),所述验证系统用于通过所述主板(200)和所述转接结构(100)验证所述主板(200)上的处理器(202)对多种DDR协议的兼容性;
其中,通过在所述主板(200)上的内存插槽(201)中插接第一内存模块(300),验证所述处理器(202)对所述第一内存模块(300)支持的DDR协议的兼容性;
通过在所述内存插槽(201)中插接所述转接结构(100),验证所述处理器(202)对插接至所述转接结构(100)上的第二内存模块(400)支持的DDR协议的兼容性。
9.根据权利要求8所述的验证系统,其特征在于,所述第一内存模块(300)支持DDR5协议,所述第二内存模块(400)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;
或,所述第一内存模块(300)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块(400)支持DDR5协议;
或,所述第一内存模块(300)支持DDR5-RDIMM协议,所述第二内存模块(400)支持DDR5-UDIMM协议。
10.根据权利要求9所述的验证系统,其特征在于,在支持DDR5协议的内存模块通过所述内存插槽(201)或通过所述转接结构(100)和所述内存插槽(201),与所述主板(200)连接的情况下,所述处理器(202)的内存接口配置为与所述内存模块支持的DDR协议适配的I3C通信协议;
在支持DDR4协议、DDR3协议、DDR2协议、DDR1协议中的其中一种DDR协议的内存模块通过所述内存插槽(201)或通过所述转接结构(100)和所述内存插槽(201),与所述主板(200)连接的情况下,所述处理器(202)的内存接口配置为与所述内存模块支持的DDR协议适配的I2C通信协议。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322110682.9U CN220305792U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322110682.9U CN220305792U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220305792U true CN220305792U (zh) | 2024-01-05 |
Family
ID=89371786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322110682.9U Active CN220305792U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220305792U (zh) |
-
2023
- 2023-08-07 CN CN202322110682.9U patent/CN220305792U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6934785B2 (en) | High speed interface with looped bus | |
JP4142950B2 (ja) | メモリ制御器とメモリ・モジュールとの間にバッファされたデイジー・チェーン接続を達成するための装置 | |
JP3128932U (ja) | Cpuカード及びコンピュータ | |
US20050270298A1 (en) | Daughter card approach to employing multiple graphics cards within a system | |
CN105119849A (zh) | 一种交换机架构及应用于交换机架构的数据管理方法 | |
CN213365380U (zh) | 一种服务器主板及服务器 | |
CN213276460U (zh) | 一种双路服务器主板及服务器 | |
CN212135411U (zh) | 一种io模组及ocp转接板 | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN211239961U (zh) | 插卡式视频处理设备和显示系统 | |
US20040148449A1 (en) | Computer expansion device with USB interface | |
KR100761832B1 (ko) | 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 | |
US12007928B2 (en) | Signal bridging using an unpopulated processor interconnect | |
CN213276461U (zh) | 一种双路服务器主板及服务器 | |
CN220305792U (zh) | 一种转接结构及验证系统 | |
CN220305791U (zh) | 一种转接结构及验证系统 | |
CN116107943A (zh) | 一种信号传输电路及计算设备 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN114168513A (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
CN211506475U (zh) | 一种OCP网卡mutil-host的连接装置 | |
CN114281732B (zh) | 一种upi到pcie的转换方法、装置及电子设备 | |
CN216817395U (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
CN221551212U (zh) | 处理器主板和处理器系统 | |
CN111159078B (zh) | 一种电子设备 | |
CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |