CN111159078B - 一种电子设备 - Google Patents
一种电子设备 Download PDFInfo
- Publication number
- CN111159078B CN111159078B CN201911398969.8A CN201911398969A CN111159078B CN 111159078 B CN111159078 B CN 111159078B CN 201911398969 A CN201911398969 A CN 201911398969A CN 111159078 B CN111159078 B CN 111159078B
- Authority
- CN
- China
- Prior art keywords
- connection
- processing
- processing device
- connection interface
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
本申请公开了一种电子设备,包括:至少两个第一处理装置,每个所述第一处理装置具有多个第一直连传输通道;第二处理装置,所述第二处理装置与所述第一处理装置的处理功能不同;通信装置,用于传输数据;第一连接接口,由第一数量的第二直连传输通道组成,所述第一数量的第二直连传输通道来自至少两个所述第一处理装置分别提供的至少一个第一直连传输通道;其中,所述第一连接接口用于连接所述第二处理装置和所述通信装置,以使得所述第二处理装置和所述通信装置连接到所述至少两个第一处理装置中的任一所述第一处理装置。
Description
技术领域
本申请涉及设备结构技术领域,尤其涉及一种电子设备。
背景技术
为了实现快速数据传输,通常采用通信装置连接在服务器等电子设备中的第一处理装置上,进而通过通信装置直接对连接在该第一处理装置上的其他的第二处理装置数据读写,而此时需要保证第二处理装置和通信装置连接于同一个第一处理装置。
但是对于多路服务器来说,为了实现第一处理装置均同时连接通信装置和第二处理装置,对于每个第一处理装置中均需要被占用传输带宽对应的传输通道,这些被占用的传输通道无法用于其他数据传输,导致数据传输效率较低。
发明内容
有鉴于此,本申请提供一种电子设备,如下:
一种电子设备,包括:
至少两个第一处理装置,每个所述第一处理装置具有多个第一直连传输通道;
第二处理装置,所述第二处理装置与所述第一处理装置的处理功能不同;
通信装置,用于传输数据;
第一连接接口,由第一数量的第二直连传输通道组成,所述第一数量的第二直连传输通道来自至少两个所述第一处理装置分别提供的至少一个第一直连传输通道;
其中,所述第一连接接口用于连接所述第二处理装置和所述通信装置,以使得所述第二处理装置和所述通信装置连接到所述至少两个第一处理装置中的任一所述第一处理装置。
上述电子设备,优选的,所述第二处理装置为至少两个,且每个所述第二处理装置对应一所述第一处理装置连接;
其中,所述通信装置包括第二连接接口,所述第二连接接口具有所述第一数量的第三直连传输通道,其中,所述通信装置能够通过所述第二连接接口插接在所述第一连接接口中,以使得所述通信装置能够分别与每个所述第二处理装置通过所述第一连接接口连接到同一所述第一处理装置。
上述电子设备,优选的,所述第二处理装置通过第三连接接口连接对应的所述第一处理装置;
其中,所述第三连接接口由第二数量的第四直连传输通道组成,所述第二数量的第四直连传输通道来自所述第三连接接口连接的第一处理装置所提供的第一直连传输通道。
上述电子设备,优选的,所述通信装置为至少两个,且每个所述通信装置对应一所述第一处理装置连接;
其中,所述第二处理装置包括第四连接接口,所述第四连接接口具有所述第一数量的第五直连传输通道,其中,所述第二处理装置能够通过所述第四连接接口插接在所述第一连接接口中,以使得所述第二处理装置能够分别与每个所述通信装置通过所述第一连接接口连接到同一所述第一处理装置。
上述电子设备,优选的,所述通信装置通过第五连接接口连接对应的所述第一处理装置;
其中,所述第五连接接口由第二数量的第六直连传输通道组成,所述第二数量的第六直连传输通道来自所述第五连接接口连接的第一处理装置所提供的第一直连传输通道。
上述电子设备,优选的,所述第二处理装置和所述通信装置连接到所述至少两个第一处理装置中的任一所述第一处理装置的情况下,所述第二处理装置和所述通信装置能够连接到同一所述第一处理装置的传输管理组件。
上述电子设备,优选的,所述第一连接接口具有多个接口地址,一个所述接口地址对应所述至少两个第一处理装置中的一个所述第一处理装置;
其中,所述第一连接接口通过被切换到启动状态的目标接口地址连接相应的第一处理装置,以使得所述第二处理装置和所述通信装置能够连接到所述目标连接地址对应的第一处理装置。
上述电子设备,优选的,所述目标接口地址对应的第一处理装置通过其在所述第一连接接口上对应的第二直连传输通道与所述第二处理装置和/或所述通信装置进行通信。
上述电子设备,优选的,所述第二连接接口中的所述第一数量的第三直连传输通道来自至少两个网卡分别提供的至少一个直连传输通道,以使得所述至少两个网卡中的任意一个网卡能够通过所述第二连接接口和所述第二连接接口所插接的第一连接接口分别与每个所述第二处理装置连接到同一所述第一处理装置。
上述电子设备,优选的,所述通信装置包括第一连接端和第二连接端,所述第一连接端能够通过所述第二连接接口插接在所述第一连接接口,以使得所述第一连接端连接所述电子设备;
所述第二连接端能够用于连接其他设备,以使得所述电子设备与其他设备之间通过所述通信装置进行通信。
从上述技术方案可以看出,本申请公开的一种电子设备,通过将多个第一处理装置的直连传输通道组成连接接口,即每个第一处理装置提供一个或多个直连传输通道组成一个连接接口,以便于在连接第二处理装置或通信装置,进而使得电子设备中的第二处理装置和通信装置能够同时连接到连接接口中所对应的多个第一处理装置中的任一第一处理装置,由此在实现通信装置和第二处理装置直连到任一第一处理装置的同时,能够避免第一处理装置中过多的直连传输通道被占用,从而提高电子设备中第一处理装置的传输效率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种电子设备的结构示意图;
图2为本申请实施例中第一连接接口的示例图;
图3-图5分别为本申请实施例的另一结构示意图;
图6为本申请实施例中第一连接接口和第二连接接口的示例图;
图7-图8分别为本申请实施例的又一结构示意图;
图9为本申请实施例中第一连接接口和第四连接接口的示例图;
图10为本申请实施例的又一结构示意图;
图11为本申请实施例中通过第一连接接口进行数据传输的示例图;
图12为本申请实施例中第一连接接口的接口地址的示例图;
图13为本申请实施例中通过第一连接接口的接口地址进行数据传输的示例图;
图14为本申请实施例中通过第一连接接口和第二连接接口进行数据传输的示例图;
图15-图16分别为本申请实施例中通过通信装置连接多设备的示例图;
图17为本申请实施例适用于两个CPU的服务器的示例图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参考图1,为本申请实施例提供的一种电子设备的结构示意图。该电子设备可以为能够装配通信装置如网卡等并进行数据传输的电子设备,如计算机或服务器等。本实施例中的技术方案主要用于对电子设备中处理装置的连接接口进行改进,以便于其他处理装置和通信装置能够连接到连接接口所对应的任一处理装置的同时,避免处理装置中过多的传输通道被占用,以提高电子设备传输数据的效率。
具体的,本实施例中的电子设备中可以包括以下结构:
至少两个第一处理装置1,每个第一处理装置1具有多个第一直连传输通道。这里的第一处理装置1可以为能够进行数据处理的中央处理器CPU(central processing unit)等装置,该第一直连传输通道可以为处理器上的传输通道lane,如针脚等。
第二处理装置2,第二处理装置2与第一处理装置1的处理功能不同,例如,第二处理装置2可以为图形处理器GPU(Graphics Processing Unit),主要用于对电子设备所涉及的图形相关数据进行处理。
其中,第二处理装置2可以为一个或多个。
通信装置3,用于传输数据。其中,通信装置3可以为远程直接数据存取RDMA(Remote Direct Memory Access)网卡等装置,能够建立电子设备与其他设备之间的通信连接,并实现数据通信。
第一连接接口4,由第一数量的第二直连传输通道组成,此时第一数量的第二直连传输通道来自至少两个所述第一处理装置1分别提供的至少一个第一直连传输通道。
需要说明的是,电子设备中的至少两个第一处理装置1分别提供一个或多个第一直连传输通道,进而组成第一连接接口4,第一连接接口4中具有第一数量的第二直连传输通道,如16位lane,这里的第一数量与第二处理装置2或通信装置3上连接其他部件的接口传输通道的数量相同。
优选情况下,电子设备中的所有第一处理装置1分别提供一个或多个第一直连传输通道组成第一连接接口4,此时,第一处理装置1中只有少于第一数量的直连传输通道被占用,而并非每个第一处理装置1中均有第一数量的直连传输通道被占用。如图2中所示,以电子设备中包含2个CPU为例,CPU1和CPU2分别提供8位lane,以组成一个具有16位lane的PCIe Slot,以便于连接GPU或者网卡等部件。
在本实施例中,第一连接接口4用于连接第二处理装置2和通信装置3,以使得第二处理装置2和通信装置3连接到至少两个第一处理装置1中的任一第一处理装置1。
如图3中所示,第一连接接口4上连接通信装置3,相应的第二处理装置2连接在第一处理装置1上,此时,通信装置3和第二处理装置2通过第一连接接口4能够连接到同一个第一处理装置1上,即第二处理装置2所连接的第一处理装置1上。
或者,如图4中所示,第一连接接口4上连接第二处理装置2,相应的,通信装置3连接在第一处理装置1上,此时,通信装置3和第二处理装置2通过第一连接接口4能够连接到同一个第一处理装置1上,即通信装置3所连接的第一处理装置1上。
由上述方案可知,本申请实施例提供的一种电子设备,通过将多个第一处理装置的直连传输通道组成连接接口,即每个第一处理装置提供一个或多个直连传输通道组成一个链接接口,以便于在连接第二处理装置或通信装置,进而使得电子设备中的第二处理装置和通信装置能够同时连接到连接接口中所对应的多个第一处理装置中的任一第一处理装置,由此在实现通信装置和第二处理装置直连到任一第一处理装置的同时,能够避免第一处理装置中过多的直连传输通道被占用,从而提高电子设备中第一处理装置的传输效率。
需要说明的是,电子设备中的提供第一直连传输通道组成第一连接接口4的第一处理装置1之间关于各自所提供的第一直连传输通道的数量相同或者不同。
在具体实现中,电子设备中的第二处理装置2有至少两个,且每个第二处理装置2分别对应一个第一处理装置1连接,如图5中所示,此时,通信装置3是包括第二连接接口5的,这里的第二连接接口5具有第一数量的第三直连传输通道,这里第二连接接口5中的直连传输通道是与第一连接接口4中的直连传输通道相匹配的。如图6中所示,网卡中具有包含16位lane的第二连接接口5,能够与第一连接接口4匹配连接。
基于此,通信装置3能够通过第二连接接口5插接在第一连接接口4中,以使得通信装置3能够分别与每个第二处理装置2通过第一连接接口4连接到同一个第一处理装置1中,从而在某个连接通信装置3和第二处理装置2的第一处理装置1处于工作运行状态时,通信装置3和第二处理装置2通过第一连接接口4能够处于同一个第一处理装置1的控制下进行相应的数据传输和数据处理。
相应的,第二处理装置2可以通过第三连接接口6连接到对应的第一处理装置1。其中,第三连接接口6由第二数量的第四直连传输通道组成,这里的第二数量可以与前面的第一数量相同或者不同,但是第二数量的第四直连传输通道是来自第三连接接口6所连接的第一处理装置1所提供的第一直连传输通道,如图7中所示,也就是说,电子设备中的每个第一处理装置1分别提供第二数量的第一直连传输通道组成第三连接接口6,该第三连接接口6通过其内的第四直连传输通道(第一直连传输通道)连接第二处理装置2。
在另一种实现中,电子设备中的通信装置3有至少两个,且每个通信理装置分别对应一个第一处理装置1连接,如图8中所示,此时,第二处理装置2是包括第四连接接口7的,这里的第四连接接口7具有第一数量的第五直连传输通道,这里第四连接接口7中的直连传输通道是与第一连接接口4中的直连传输通道相匹配的,如图9中所示,GPU中包含具有16位lane的第四连接接口7,能够与第一连接接口4匹配连接。
基于此,第二处理装置2能够通过第四连接接口7插接在第一连接接口4中,以使得第二处理装置2能够分别与每个通信装置3通过第一连接接口4连接到同一个第一处理装置1中,从而在某个连接第二处理装置2和通信装置3的第一处理装置1处于工作运行状态时,第二处理装置2和通信装置3通过第一连接接口4能够处于同一个第一处理装置1的控制下进行相应的数据传输和数据处理。
相应的,通信装置3可以通过第五连接接口8连接到对应的第一处理装置1。其中,第五连接接口8由第二数量的第六直连传输通道组成,这里的第二数量可以与前面的第一数量相同或者不同,但是第二数量的第六直连传输通道是来自第五连接接口8所连接的第一处理装置1所提供的第一直连传输通道,如图10中所示,也就是说,电子设备中的每个第一处理装置1分别提供第二数量的第一直连传输通道组成第五连接接口8,该第五连接接口8通过其内的第六直连传输通道(第一直连传输通道)连接通信装置3。
基于以上实现,第二处理装置2和通信装置3连接到电子设备中的至少两个第一处理装置中的任一第一处理装置1的情况下,第二处理装置2和通信装置3是能够连接到同一第一处理装置1的传输管理组件上的,也就是说,本实施例中通过第一连接接口4的设置,第二处理装置2能够与通信装置通过同一第一处理装置1的传输管理组件进行数据传输管理。
例如,这里的传输管理组件可以为CPU中的RC(Root Complex)组件,如图11中所示,GPU能够与网卡通过第一连接接口4连接到同一CPU的RC,而这里的RC能够在其所属的CPU处于工作时,为CPU与传输总线如PCIe总线等提供通信媒介。
在具体实现中,第一连接接口4具有多个接口地址,其中每个接口地址对应电子设备中的一个第一处理装置1。如图12中所示,电子设备中的两个CPU分别提供8位lane组成第一连接接口4,而第一连接接口4有两个接口地址A和B,接口地址A对应于CPU1,接口地址B对应于CPU2。
相应的,第一连接接口4通过被切换到启动状态的目标接口地址连接相应的第一处理装置1,以使得第二处理装置2和通信装置3能够连接到目标连接地址对应的第一处理装置1。也就是说,第一处理装置1处于运行状态时,切换其在第一连接接口4中对应的目标接口地址处于启动状态,此时,目标接口地址对应的第一处理装置1通过其在第一连接接口4上对应的第二直连传输通道与第二处理装置2和/或通信装置3进行通信。
如图13中所示,第一连接接口4的接口地址A和接口地址B分别能够被电子设备中的CPU1和CPU2进行启动状态的切换,在CPU1处于运行状态时,CPU1切换其对应的接口地址A处于启动状态,此时,CPU1上连接的GPU和连接在第一连接接口4上的网卡能够通过第一连接接口4中与CPU1对应的lane进行通信;或者,在CPU2处于运行状态时,CPU2切换其对应的接口地址B处于启动状态,此时,CPU2上连接的GPU和连接在第一连接接口4上的网卡能够通过第一连接接口4中与CPU2对应的lane进行通信。
在一种实现方式中,通信装置3可以为单个网卡,该网卡中具有第二连接接口5,该第二连接接口5中具有第一数量的第三直连传输通道,由此能够与第一连接接口4相连接;
或者,通信装置3可以为多个网卡,通信装置3的第二连接接口5中的第一数量的第三直连传输通道来自通信装置3中的至少两个网卡分别提供的至少一个直连传输通道,以使得通信装置3中的任意一个网卡均能够通过第二连接接口5和第二连接接口所插接的第一连接接口4分别与每个第二处理装置2连接到同一第一处理装置1。
其中,通信装置3中的第二连接接口5由通信装置3中的各个网卡的直连传输通道拼接形成,而形成的第二连接接口5连接到第一连接接口4时,通信装置3中的任一网卡均能够通过第二连接接口5中对应的直连传输通道与第一处理装置1连接,进而连接第一处理装置所连接的第二连接装置2,由此,通信装置3中的任意一个网卡能够通过第二连接接口5和第二连接接口所插接的第一连接接口4分别与每个第二处理装置2连接到同一第一处理装置1。如图14中所示,通信装置3中的任一网卡均能够通过第二连接接口5与每个CPU连接,进而连接到相应的GPU,由此,通信装置3中的任意一个网卡能够通过第二连接接口5和第二连接接口所插接的第一连接接口4分别与每个GPU连接到同一CPU。
基于以上实现,通信装置3以第二连接接口5所在的连接端为第一连接端X,以能够连接其他设备的连接端为第二连接端Y,由此,第一连接端X能够通过第二连接接口5插接在第一连接接口4,以使得第一连接端X能够连接当前的电子设备及相应的各处理器;
另外,第二连接端Y能够用于连接其他设备,以使得当前的电子设备能够与其他设备通过通信装置3进行通信,如图15中所示。
此时,通信装置3能够用以连接两个设备。具体的,在多个设备之间通过通信装置互相直连,如图16中所示,服务器s1、服务器s2、服务器s3和服务器s4之间通过通信装置的第一连接端和第二连接端依次连接,形成直连的服务器集群,由此实现本地方式的数据传输,提高数据传输效率。
以下以包含两个CPU的服务器为例,对本申请的技术方案进行举例说明:
在一种方式中,CPU0提供x8 lane,CPU1提供x8 lane,以合并成一个特殊的x16PCIe Slot(插槽),如图17中所示,用于插接RDMA网卡,其他的PCIe Slot可以用于连接其他部件,如GPU等。
在另一种方式中,由于PCIe Slot中的lane来自2个CPU,所以PCIe Slot里面对应有2个RC,可以采用以下两种方式进行连接:
1、Bifurcation方式,即在硬件上进行改进,在PCIe Slot中2个x8各自工作,互不干涉,各对应1个RC。
2、软件方式,可以自由切换CPU0或CPU1的RC,来进行工作。
基于此,在以上特殊的PCIe Slot上插RDMA网卡可以采用方式1进行数据传输,此时需要制作特殊RDMA网卡,即2张网卡拼接在一块印制电路板PCB(Printed CircuitBoard)板上,再插在特殊的PCIe Slot上;
或者,在以上特殊的PCIe Slot上插RDMA网卡采用方式1进行数据传输,此时的网卡可以采用普通RDMA网卡即可。
由此,在插上网卡后,CPU0和CPU1上出的所有PCIe Slot和特殊Slot都可以保持在同一个RC下(CPU0或CPU1内的RC)。
因此,在本申请的技术方案中,在特殊PCIe Slot插上RDMA网卡,CPU0和CPU1上出的其它所有PCIe Slot都可以与特殊Slot保持在同一个RC下,即可以使用GPU直连RDMA。
基于此,网卡中包括两个连接端,参考图16中所示结构,网卡的两个连接端各自插接在一台服务器上,可以使基于RDMA的网络数据交换,变成本地的数据交换(使用网卡上连接端之间的数据线通信),使延迟降低,性能提升。同时,本申请中仅使用一张RDMA网卡就可以代替之前的2张网卡实现RDMA数据交换的策略。
例如,当多个服务器集中在一起,密度大,距离近时,可采用多个以上网卡将每个服务器连接(每个服务器的网卡都有两个连接端),实现数据快速交换,而不需要经过网络。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种电子设备,包括:
至少两个第一处理装置,每个所述第一处理装置具有多个第一直连传输通道;
第二处理装置,所述第二处理装置与所述第一处理装置的处理功能不同;
通信装置,用于传输数据;
第一连接接口,由第一数量的第二直连传输通道组成,所述第一数量的第二直连传输通道来自至少两个所述第一处理装置分别提供的至少一个第一直连传输通道;所述第一数量与第二处理装置或通信装置上连接其他部件的接口传输通道的数量相同;
其中,所述第一连接接口用于连接所述第二处理装置和所述通信装置,以使得所述第二处理装置和所述通信装置连接到所述至少两个第一处理装置中的任一所述第一处理装置。
2.根据权利要求1所述的电子设备,所述第二处理装置为至少两个,且每个所述第二处理装置对应一所述第一处理装置连接;
其中,所述通信装置包括第二连接接口,所述第二连接接口具有所述第一数量的第三直连传输通道,其中,所述通信装置能够通过所述第二连接接口插接在所述第一连接接口中,以使得所述通信装置能够分别与每个所述第二处理装置通过所述第一连接接口连接到同一所述第一处理装置。
3.根据权利要求2所述的电子设备,所述第二处理装置通过第三连接接口连接对应的所述第一处理装置;
其中,所述第三连接接口由第二数量的第四直连传输通道组成,所述第二数量的第四直连传输通道来自所述第三连接接口连接的第一处理装置所提供的第一直连传输通道。
4.根据权利要求1所述的电子设备,所述通信装置为至少两个,且每个所述通信装置对应一所述第一处理装置连接;
其中,所述第二处理装置包括第四连接接口,所述第四连接接口具有所述第一数量的第五直连传输通道,其中,所述第二处理装置能够通过所述第四连接接口插接在所述第一连接接口中,以使得所述第二处理装置能够分别与每个所述通信装置通过所述第一连接接口连接到同一所述第一处理装置。
5.根据权利要求4所述的电子设备,所述通信装置通过第五连接接口连接对应的所述第一处理装置;
其中,所述第五连接接口由第二数量的第六直连传输通道组成,所述第二数量的第六直连传输通道来自所述第五连接接口连接的第一处理装置所提供的第一直连传输通道。
6.根据权利要求1所述的电子设备,所述第二处理装置和所述通信装置连接到所述至少两个第一处理装置中的任一所述第一处理装置的情况下,所述第二处理装置和所述通信装置能够连接到同一所述第一处理装置的传输管理组件。
7.根据权利要求1所述的电子设备,所述第一连接接口具有多个接口地址,一个所述接口地址对应所述至少两个第一处理装置中的一个所述第一处理装置;
其中,所述第一连接接口通过被切换到启动状态的目标接口地址连接相应的第一处理装置,以使得所述第二处理装置和所述通信装置能够连接到所述目标连接地址对应的第一处理装置。
8.根据权利要求7所述的电子设备,所述目标接口地址对应的第一处理装置通过其在所述第一连接接口上对应的第二直连传输通道与所述第二处理装置和/或所述通信装置进行通信。
9.根据权利要求2所述的电子设备,所述第二连接接口中的所述第一数量的第三直连传输通道来自至少两个网卡分别提供的至少一个直连传输通道,以使得所述至少两个网卡中的任意一个网卡能够通过所述第二连接接口和所述第二连接接口所插接的第一连接接口分别与每个所述第二处理装置连接到同一所述第一处理装置。
10.根据权利要求2所述的电子设备,所述通信装置包括第一连接端和第二连接端,所述第一连接端能够通过所述第二连接接口插接在所述第一连接接口,以使得所述第一连接端连接所述电子设备;
所述第二连接端能够用于连接其他设备,以使得所述电子设备与其他设备之间通过所述通信装置进行通信。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911398969.8A CN111159078B (zh) | 2019-12-30 | 2019-12-30 | 一种电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911398969.8A CN111159078B (zh) | 2019-12-30 | 2019-12-30 | 一种电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111159078A CN111159078A (zh) | 2020-05-15 |
CN111159078B true CN111159078B (zh) | 2022-05-06 |
Family
ID=70559650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911398969.8A Active CN111159078B (zh) | 2019-12-30 | 2019-12-30 | 一种电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111159078B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107341057A (zh) * | 2017-07-07 | 2017-11-10 | 郑州云海信息技术有限公司 | 一种数据处理方法及装置 |
CN107766148A (zh) * | 2017-08-31 | 2018-03-06 | 北京百度网讯科技有限公司 | 一种异构集群及任务处理方法和装置 |
CN108463077A (zh) * | 2018-04-03 | 2018-08-28 | 郑州云海信息技术有限公司 | 一种互联板卡组合 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110401466B (zh) * | 2019-06-25 | 2021-06-29 | 苏州浪潮智能科技有限公司 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
-
2019
- 2019-12-30 CN CN201911398969.8A patent/CN111159078B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107341057A (zh) * | 2017-07-07 | 2017-11-10 | 郑州云海信息技术有限公司 | 一种数据处理方法及装置 |
CN107766148A (zh) * | 2017-08-31 | 2018-03-06 | 北京百度网讯科技有限公司 | 一种异构集群及任务处理方法和装置 |
CN108463077A (zh) * | 2018-04-03 | 2018-08-28 | 郑州云海信息技术有限公司 | 一种互联板卡组合 |
Also Published As
Publication number | Publication date |
---|---|
CN111159078A (zh) | 2020-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3128932U (ja) | Cpuカード及びコンピュータ | |
US8484399B2 (en) | System and method for configuring expansion bus links to generate a double-bandwidth link slot | |
US20170172007A1 (en) | Multi-slot plug-in card | |
CN213276460U (zh) | 一种双路服务器主板及服务器 | |
CN110554983A (zh) | 交换电路板 | |
CN109410117B (zh) | 图形处理器系统 | |
CN213276461U (zh) | 一种双路服务器主板及服务器 | |
CN113312304A (zh) | 一种互联装置、主板及服务器 | |
US12007928B2 (en) | Signal bridging using an unpopulated processor interconnect | |
CN111159078B (zh) | 一种电子设备 | |
JP3100337U (ja) | バックプレーン | |
US9338918B2 (en) | Socket interposer and computer system using the socket interposer | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN211506475U (zh) | 一种OCP网卡mutil-host的连接装置 | |
CN107122268B (zh) | 一种基于numa多物理层分区处理系统 | |
CN220305791U (zh) | 一种转接结构及验证系统 | |
KR20070024671A (ko) | 온 트레이스 커패시터를 이용하는 고속 메모리 모듈 | |
CN220305792U (zh) | 一种转接结构及验证系统 | |
CN221573142U (zh) | 处理器主板和处理器系统 | |
CN213024170U (zh) | 计算设备 | |
CN117333348B (zh) | 图形处理器的线路板及服务器系统 | |
CN221551212U (zh) | 处理器主板和处理器系统 | |
CN114020661B (zh) | 一种存储设备及其配置方法 | |
CN214896408U (zh) | 一种主板及计算机设备 | |
CN116010316A (zh) | 一种接口复用电路、方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |