CN220305791U - 一种转接结构及验证系统 - Google Patents
一种转接结构及验证系统 Download PDFInfo
- Publication number
- CN220305791U CN220305791U CN202322109863.XU CN202322109863U CN220305791U CN 220305791 U CN220305791 U CN 220305791U CN 202322109863 U CN202322109863 U CN 202322109863U CN 220305791 U CN220305791 U CN 220305791U
- Authority
- CN
- China
- Prior art keywords
- memory module
- memory
- protocol
- terminal
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 51
- 230000006870 function Effects 0.000 claims abstract description 31
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims description 26
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 claims description 14
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 claims description 14
- 239000004744 fabric Substances 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 abstract description 16
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请提供一种转接结构及验证系统,应用于计算机技术领域。其中,该转接结构包括:转接插头、转接插槽以及第一连接器;转接插头包括第一端子,且转接插头与主板上设置的内存插槽适配;转接插槽包括第二端子和第三端子,第二端子与转接插头中对应相同功能的第一端子相连,第三端子对应的功能与各第一端子对应的功能均不相同;第一连接器用于将第三端子与主板上的功能端口连接。本申请提供的技术方案,能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。
Description
技术领域
本申请涉及计算机技术领域,具体涉及一种转接结构及验证系统。
背景技术
处理器作为计算机系统运算和控制的核心,是计算设备中不可或缺的芯片模块。随着处理器技术的发展,处理器的功能也越来越强大,已能够兼容多种双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory,DDRSDRAM)协议(以下简称为DDR协议),从而实现与不同类型的内存模块相互通信。
在批量生产或实际应用中,需要对处理器能否有效兼容多种DDR协议进行验证。现有验证过程中,用于验证处理器的前述兼容功能的主板上仅设置了一种类型的内存插槽,即一块主板仅支持一种DDR协议的验证,为了实现对多种DDR协议的验证,则需要设计多块主板,存在开发周期长且成本高的问题。
实用新型内容
有鉴于此,本申请致力于提供一种转接结构及验证系统,通过该转接结构和该验证系统能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。
第一方面,本申请提供一种了转接结构,包括:转接插头、转接插槽以及第一连接器;
所述转接插头包括第一端子,且所述转接插头与主板上设置的内存插槽适配,所述内存插槽用于插接第一内存模块;
所述转接插槽与第二内存模块适配,所述转接插槽包括第二端子和第三端子,所述第二端子与所述转接插头中对应相同功能的第一端子相连,所述第三端子对应的功能与各所述第一端子对应的功能均不相同;
所述第一连接器用于将所述第三端子与所述主板上的功能端口连接,所述功能端口为所述内存插槽以外用于支持所述第二内存模块工作的端口。
本申请提供的转接结构,可以分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接插接至主板内存插槽中的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板上的内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此能够达到开发周期短且开发成本低的目的。
可选地,所述第一内存模块支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块支持DDR5协议。
对于本申请提供的转接结构,通过第一连接器,解决了支持DDR5协议的内存模块,无法全部复用用于插接支持DDRx(x=1、2、3或4)协议的内存模块的内存插槽中端子的问题,使得支持DDR5协议的内存模块可以在验证过程中正常工作。
可选地,所述第一内存模块支持DDR5-UDIMM协议,所述第二内存模块支持DDR5-RDIMM协议;
或,所述第一内存模块支持DDR5-RDIMM协议,所述第二内存模块支持DDR5-UDIMM协议。
对于本申请提供的转接结构,通过第一连接器,解决了支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块之间,由于支持的功能信号与所需的工作电压不同,导致无法全部复用对方端子的问题。
可选地,所述第三端子包括信号端子和电源端子中的至少一种。
对于本申请提供的转接结构,通过第一连接器,能够解决第二内存模块的电源端子和/或一些信号端子,无法复用主板内存插槽中端子的问题,使得第二内存模块可以在验证过程中正常工作。
可选地,所述转接结构还包括:连接线缆,所述连接线缆的一端与所述第一连接器相连,所述连接线缆的另一端用于连接所述功能端口。
在本申请中,该连接线缆的长度受空间限制程度小,可以设计其具有较长的长度,以使转接结构可以应用至设置有相同内存内插槽的不同类型的主板上,提高转接结构的适配性。
可选地,所述转接结构还包括:板体;
所述转接插头设置于所述板体的第一端,所述转接插槽设置于所述板体的第二端,所述第一端与所述第二端相对设置;
所述第一连接器设置于所述板体的所述第一端与所述第二端之间。
本申请中,以板体支撑转接插头、转接插槽和第一连接器,可提升转接结构的结实度和稳定性。
第二方面,本申请提供了一种验证系统,包括:主板和第一方面中所述的转接结构,所述验证系统用于通过所述主板和所述转接结构验证所述主板上的处理器对多种DDR协议的兼容性;
其中,通过在所述主板上的内存插槽中插接第一内存模块,验证所述处理器对所述第一内存模块支持的DDR协议的兼容性;通过在所述内存插槽中插接所述转接结构,验证所述处理器对插接至所述转接结构上的第二内存模块支持的DDR协议的兼容性。
本申请提供的验证系统中的转接结构,可以分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接插接至主板内存插槽中的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板上的内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此能够达到开发周期短且成本低的目的。
可选地,在所述第一内存模块与所述内存插槽插接的情况下,所述处理器的内存接口配置为与所述第一内存模块支持的DDR协议适配的I2C通信协议;
在所述第二内存模块通过所述转接结构与所述内存插槽连接的情况下,所述处理器的内存接口配置为与所述第二内存模块支持的DDR协议适配的I3C通信协议。
本申请实施例中,通过适应性调整内存接口支持的通知协议,可以使得不同类型的内存模块能够与处理器正常通信,保证二者之间的信息交互正常进行。
可选地,所述主板上设置有第二连接器,所述第二连接器分别与所述功能端口和所述第一连接器连接。
本申请实施例中,通过设置第二连接器,可将主板上的连接点(即对应的功能端口)集中,便于进行连接操作。
可选地,所述主板包括:所述第一内存模块的专用电源模块和主板电源模块,所述第三端子包括电源端子;
所述专用电源模块与所述内存插槽中的电源端子连接,在所述第一内存模块与所述内存插槽插接的情况下,所述专用电源模块为所述第一内存模块提供工作电压;
在所述转接结构与所述内存插槽插接的情况下,所述主板电源模块通过所述功能端口与所述转接插槽中的电源端子连接,为插接于所述转接结构上的第二内存模块提供工作电压。
基于上述内容可知,本申请提供的转接结构可以分别与主板上的内存插槽(以下简称主板内存插槽)和一内存模块连接,该内存模块可以通过该转接结构与主板内存插槽电连接,进而与主板上的处理器互连,从而达到验证处理器能否有效兼容该内存模块支持的DDR协议的目的。由此可见,在本申请中,在现有主板可以完成一种DDR协议验证的基础上,还可以通过转接结构验证另一种DDR协议,通过更换转接结构即可建立不同内存模块与处理器之间的连接,进而完成不同DDR协议的验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此能够达到开发周期短且成本低的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种转接结构的示意图;
图2是本申请实施例提供的第一内存模块与主板之间的连接关系示意图之一;
图3是本申请实施例提供的第一内存模块与主板之间的连接关系示意图之二;
图4是本申请实施例提供的第二内存模块与主板之间的连接关系示意图之一;
图5是本申请实施例提供的第二内存模块与主板之间的连接关系示意图之一;
图6是本申请实施例提供的转接结构与主板之间的连接关系示意图;
图7是本申请实施例提供的验证系统的结构示意图;
其中,附图标记说明如下:
100、转接结构;101、转接插头;102、转接插槽;103、第一连接器;104、板体;105、连接线缆;1011、第一端子;1021、第二端子;1022、第三端子;
200、主板;201、主板内存插槽;202、处理器;203、第二连接器;204、专用电源模块;205、主板电源模块;2021、控制单元;2022、DDR控制器;2023、内存接口;20221、配置寄存器;
300、第一内存模块;
400、第二内存模块。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
处理器(如CPU)作为计算机系统运算和控制的核心,是计算设备中不可或缺的芯片模块,而随机存取存储器(Random Access Memory,RAM)作为能够与处理器直接交换数据的内存模块,也成为计算设备不可或缺的硬件结构。目前,常用的内存模块为支持DDR协议的DDR内存模块。随着处理器技术的发展,处理器的功能也越来越强大,已能够兼容多种DDR协议,从而实现与不同类型的内存模块相互通信。
在批量生产或实际应用中,通常需要对处理器能否有效兼容多种DDR协议进行验证。例如,在完成处理器设计以后,先试生产一部分处理器,并对试生产的处理器进行测试,其中一项测试则是验证处理器能否有效兼容多种DDR协议,也即测试该处理器的内存通道能否有效兼容两种及两种以上DDR协议。
由于处理器由主板承载,因此一般是通过主板验证处理器器对多种DDR协议的兼容性。现有验证过程中,用于验证处理器的前述兼容功能的主板上仅设置了一种类型的内存插槽,即一种块主板仅支持一种DDR协议的验证,为了实现对多种DDR协议的验证,则需要设计多块主板,存在开发周期长且成本高的问题。
为了解决现有技术存在的问题,本申请提供了一种转接结构及包括该转接结构的验证系统。该转接结构上分别设置有与主板上的内存插槽适配的转接插头和与一内存模块(非可直接与主板内存插槽插接的内存模块)适配的转接插槽。通过将该内存模块与转接结构插接以及将转接结构与主板上的内存插槽插接,可以实现该内存模块与主板上的处理器互连,从而验证处理器能否有效兼容该内存模块对应的DDR协议。通过更换转接结构即可建立不同内存模块与处理器之间的连接,进而完成不同DDR协议的验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板的方案而言,该转接结构相对于主板结构更加简单,因此能够达到开发周期短且成本低的目的。
下面对本申请提供的转接结构和验证系统进行具体描述。
依据本申请的一个方面,提供了一种转接结构100,参见图1,图1是该转接结构100的示意图。
如图1所示,该转接结构100可以包括:转接插头101、转接插槽102以及第一连接器103。
该转接插头101与用于插接第一内存模块300的主板内存插槽201适配。通过该转接插头101,该转接结构100可与主板内存插槽201插接。具体地,该转接插头101包括第一端子1011,该转接插头101上的第一端子1011可与主板内存插槽201中的端子对应连接,换言之,第一端子1011的排布与第一内存模块300上的端子的排布相同,其中,这里所述的第一内存模块300上的端子包括用于插接至主板内存插槽201中的端子。
由于主板内存插槽201中的端子与主板200(具体如与主板200上的处理器202、电源模块等)连接,且转接插头101上的第一端子1011可与主板内存插槽201中的端子对应连接,因此,本申请实施例提供的转接结构100通过与主板内存插槽201插接,可与主板200连接,即与处理器202连接。其中,该第一内存模块300支持一种DDR协议。可选地,该第一端子1011可以是金手指结构。
该转接插槽102与第二内存模块400适配,该第二内存模块400可插接于该转接插槽102中。具体地,该转接插槽102中设置有与第二内存模块400适配的端子,这些端子可与第二内存模块400上的端子对应连接。其中,该第二内存模块400支持另一种DDR协议,换言之,第二内存模块400与第一内存模块300支持不同的DDR协议。可选地,第二内存模块400上的端子可以是金手指结构。
为了实现第二内存模块400与主板200之间的连接,转接插槽102内与第二内存模块400适配的端子还需能够与主板200互连,互连实现如下所述:
如图1所示,该转接插槽102内与第二内存模块400适配的端子包括:第二端子1021和第三端子1022。
其中,第二端子1021为可基于引脚复用功能(即PAD复用功能)复用转接插头101中的第一端子1011的端子,因此,该第二端子1021可与转接插头101中对应相同功能的第一端子1011相连,以便与主板200连接,从而支持第二内存模块400工作。
其中,第三端子1022为无法基于PAD复用功能复用转接插头101中的第一端子1011的端子(也就是无法复用主板内存插槽201中的端子),也即第三端子1022对应的功能与各第一端子1011对应的功能均不相同,因此在本申请实施例中,第三端子1022通过第一连接器103与主板200上对应的功能端口(以下简称为目标功能端口)连接,换言之,第一连接器103用于将第三端子1022与目标功能端口连接,目标功能端口即为主板内存插槽201以外用于支持第二内存模块400工作的端口。
下面结合图2至图5,说明本申请实施例中如何基于转接结构100,实现在一块主板200上验证处理器202对多种DDR协议的兼容性。
参见图2,图2为第一内存模块300与主板200之间的连接关系示意图。在验证过程中,可将第一内存模块300与主板内存插槽201插接,使得第一内存模块300上的端子与主板内存插槽201内的端子对应连接,实现第一内存模块300与主板200之间的互连,以便验证处理器202能否有效兼容第一内存模块300支持的DDR协议。具体地,参见图3,图3为第一内存模块300与主板200之间连接关系的另一示意图。如图3所示,在验证过程中,处理器202中的控制单元2021可以通过DDR控制器2022中的配置寄存器20221将DDR控制器2022的接口协议配置为第一内存模块300支持的DDR协议。
参见图4,图4为第二内存模块400与主板200之间的连接关系示意图。在验证过程中,可通过转接结构100中的转接插头101,将转接结构100与主板内存插槽201插接,并可通过转接结构100中的转接插槽102,将第二内存模块400与转接结构100插接。第二内存模块400上的端子通过转接结构100,分别与主板内存插槽201中的端子和主板200上的目标功能端口连接,从而实现与主板200之间的互连,以便验证处理器202能否有效兼容第二内存模块400支持的DDR协议。具体地,参见图5,图5为第一内存模块300与主板200之间连接关系的另一示意图。如图5所示,在验证过程中,处理器202中的控制单元2021可以通过DDR控制器2022中的配置寄存器20221将DDR控制器2022的接口协议配置为第二内存模块400支持的DDR协议。
由此可见,本申请实施例中,在现有主板200可以完成一种DDR协议验证的基础上,还可以通过转接结构100验证另一种DDR协议,通过更换转接结构100即可建立不同内存模块与处理器202之间的连接,进而完成不同DDR协议验证。相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板200的方案而言,该转接结构100相对于主板200结构更加简单,因此开发周期短且开发成本低。另外,通过第一连接器103,解决了因主板内存插槽201中缺少与第二内存模块400上的部分端子具有相同功能的端子,而导致可能无法使转接的内存模块(即第二内存模块400)正常工作的问题。
在一种可能的实施方式中,转接插头101中的第三端子1022可以包括信号端子和电源端子中的至少一种,换言之,在转接插头101上的第一端子1011缺少与第二内存模块400上的部分信号端子具有相同功能的信号端子的情况下,可以通过第一连接器103与主板200上对应的功能信号端口连接,以使该功能信号在第二内存模块400与主板200之间正常传输;在主板内存插槽201中缺少与第二内存模块400上的电源端子具有相同功能的电源端子的情况下,可以通过第一连接器103与主板200上对应的电源功能端口连接,以使相应的电源模块为第二内存模块400提供工作电压。
本申请实施例中,通过第一连接器103,解决了第二内存模块400的电源端子和/或一些信号端子,无法复用主板内存插槽201中端子的问题,使得第二内存模块400可以在验证过程中正常工作。
在一种可能的实施方式中,第一内存模块300支持的DDR协议可以是以下其中一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
其中,在第一内存模块300支持DDR4协议时,第一内存模块300可以是DDR4内存模块;在第一内存模块300支持DDR3协议时,第一内存模块300可以是DDR3内存模块;在第一内存模块300支持DDR2协议时,第一内存模块300可以是DDR2内存模块;在第一内存模块300支持DDR1协议时,第一内存模块300可以是DDR1内存模块。
第二内存模块400支持的DDR协议可以是DDR5协议。在第二内存模块400支持DDR5协议时,第二内存模块400可以是DDR5内存模块。具体地,DDR5内存模块可以包括:带寄存器的双列直插内存模块(Registered Dual In-line Memory Module,RDIMM)和无缓冲双列直插内存模块(Unbuffered Dual In-Line Memory Modules,UDIMM)。
由于支持DDR5协议的内存模块所需的工作电压和支持的功能信号,与支持DDR4协议、DDR3协议、DDR2协议或DDR1协议的内存模块所需的工作电压和支持的功能信号有所不同,例如,DDR5-RDIMM内存模块所需的工作电压为12V,而DDR4内存模块所需的工作电压为1.2V,显然,DDR5-RDIMM内存模块上的电源端子难以复用用于插接DDR4内存模块的主板内存插槽201中的电源端子;再例如,DDR5-RDIMM内存模块相比于DDR4内存模块增加了一些功能信号,显然,由于DDR4内存模块不支持这些功能信号,因此,DDR5-RDIMM内存模块的这些信号端子也难以复用用于插接DDR4内存模块的主板内存插槽201中的信号端子,因此,需要通过第一连接器103,将支持DDR5协议的内存模块上的电源端子与主板200上对应的电源端口连接,将支持DDR5协议的内存模块上的一些信号端子与主板200上对应的信号端口连接。其中,在该实施例中,转接插槽102中的第三端子1022包括信号端子和电源端子。
本申请实施例中,通过第一连接器103,解决了支持DDR5协议的内存模块,无法全部复用用于插接支持DDRx(x=1、2、3或4)协议的内存模块的内存插槽中端子的问题,使得支持DDR5协议的内存模块可以在验证过程中正常工作。
进一步的,由于DDR5协议对应的内存接口协议,与DDR4协议、DDR3协议、DDR2协议和DDR1协议对应的内存接口协议不同,因此,在第一内存模块300与主板内存插槽201插接的情况下,图3所示的内存接口2023可配置为与第一内存模块300支持的DDR协议(即DDR4协议、DDR3协议、DDR2协议或DDR1协议)适配的I2C通信协议,以便第一内存模块300可与处理器202正常通信。在第二内存模块400通过转接结构100与主板内存插槽201连接的情况下,图5所示的内存接口2023可配置为与第二内存模块400支持的DDR协议(即DDR5协议)适配的I3C通信协议,以便第二内存模块400可与处理器202正常通信。
本申请实施例中,通过适应性调整内存接口2023支持的通知协议,可以使得不同类型的内存模块能够与处理器202正常通信,保证二者之间的信息交互正常进行。
在一种可能的实施方式中,第一内存模块300支持DDR5-UDIMM协议,第二内存模块400支持DDR5-RDIMM协议;或,第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议。
其中,支持DDR5-UDIMM协议的内存模块可以是DDR5-UDIMM内存模块,支持DDR5-RDIMM协议的内存模块可以是DDR5-RDIMM内存模块。
由于支持DDR5-UDIMM协议的内存模块与支持DDR5-RDIMM协议的内存模块所需的工作电压和支持的功能信号有所不同,因此,在进行转接时,两种内存模块难以完全复用对方的端子,所以在本申请实施例中,可以通过第一连接器103,将第二内存模块400上的电源端子与主板200上对应的电源端口连接,将第二内存模块400中无法复用第一内存模块300上端子的一些信号端子,与主板200上对应的信号端口连接。其中,在该实施例中,转接插槽102中的第三端子1022包括信号端子和电源端子。
对于本申请提供的转接结构100,通过第一连接器103,解决了支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块之间,由于支持的功能信号与所需的工作电压不同,而导致无法全部复用对方端子的问题。
在一种可能的实施方式中,如图6所示,该转接结构100还可以包括连接线缆105,也可以称为外围线路。该连接线缆105的一端与第一连接器103相连,另一端用于连接主板200上对应的功能端口。
在本申请实施例中,该连接线缆105的长度受空间限制程度小,可以设计其具有较长的长度,以使转接结构100可以应用至设置有相同内存内插槽的不同类型主板200上,提高转接结构100的适配性。
可选地,该连接线缆105与第一连接器103和目标功能端口为插拔连接,以达到便于拆卸和连接的目的。
可选地,如图6所示,主板200上可设置第二连接器203,目标功能端口与第二连接器203连接,第二连接器203可通过连接线缆105与第一连接器103连接。通过设置第二连接器203,可将主板200上的连接点(即目标功能端口)集中,便于进行连接操作。
在一种可能的实施方式中,如图1所示,该转接结构100还可以包括:板体104。
其中,转接插头101设置于板体104的第一端,转接插槽102设置于板体104的第二端,第一端与第二端相对设置。第一连接器103设置于板体104的第一端与第二端之间。可选的,该板体104可以是印制电路板。
本申请实施例中,以板体104支撑转接插头101、转接插槽102和第一连接器103,可提升转接结构100的结实度和稳定性。
依据本申请的另一个方面,提供了一种验证系统,参见图7,图7为该验证系统的结构示意图。
如图7所示,该验证系统可以包括:主板200和转接结构100。该验证系统用于通过主板200和转接结构100,验证主板200上的处理器202对多种DDR协议的兼容性。其中,主板200上包括处理器202,处理器202与主板内存插槽201连接。
具体地,通过在主板内存插槽201中插接第一内存模块300,可验证处理器202对第一内存模块300支持的DDR协议的兼容性。通过在主板内存插槽201中插接转接结构100,以及在转接结构100上插接第二内存模块400,可验证处理器202对插接至转接结构100上的第二内存模块400支持的DDR协议的兼容性。关于转接结构100的具体结构以及基于转接结构100的验证过程,具体可参见前一实施例中对转接结构100和验证过程的描述,这里便不再赘述。
在一种可能的实施方式中,转接插头101中的第三端子1022(即无法基于PAD复用功能复用转接插头101中的第一端子1011的端子)可以包括信号端子和电源端子中的至少一种,换言之,在转接插头101上的第一端子1011缺少与第二内存模块400上的部分信号端子具有相同功能的信号端子的情况下,可以通过第一连接器103与主板200上对应的功能信号端口连接,以使该功能信号在第二内存模块400与主板200之间正常传输;在主板内存插槽201中缺少与第二内存模块400上的电源端子具有相同功能的电源端子的情况下,可以通过第一连接器103与主板200上对应的电源功能端口连接,以使相应的电源模块为第二内存模块400提供工作电压。
本申请实施例中,通过第一连接器103,解决了第二内存模块400的电源端子和/或一些信号端子,无法复用主板内存插槽201中端子的问题,使得第二内存模块400可以在验证过程中正常工作。
在一种可能的实施方式中,第一内存模块300支持的DDR协议可以是以下其中一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议。
其中,在第一内存模块300支持DDR4协议时,第一内存模块300可以是DDR4内存模块;在第一内存模块300支持DDR3协议时,第一内存模块300可以是DDR3内存模块;在第一内存模块300支持DDR2协议时,第一内存模块300可以是DDR2内存模块;在第一内存模块300支持DDR1协议时,第一内存模块300可以是DDR1内存模块。
第二内存模块400支持的DDR协议可以是协议。在第二内存模块400支持时,第二内存模块400可以是内存模块。具体地,DDR5内存模块可以包括:RDIMM内存模块和UDIMM内存模块。
由于支持DDR5协议的内存模块所需的工作电压和支持的功能信号,与支持DDR4协议、DDR3协议、DDR2协议或DDR1协议的内存模块所需的工作电压和支持的功能信号有所不同,例如,DDR5-RDIMM内存模块所需的工作电压为12V,DDR4内存模块所需的工作电压为1.2V,显然,DDR5-RDIMM内存模块上的电源端子难以复用用于插接DDR4内存模块的主板内存插槽201中的电源端子;再例如,DDR5-RDIMM内存模块相比于DDR4内存模块增加了一些功能信号,显然,由于DDR4内存模块不支持这些功能信号,因此,DDR5-RDIMM内存模块的这些信号端子也难以复用用于插接DDR4内存模块的主板内存插槽201中的信号端子,因此,需要通过第一连接器103,将支持DDR5协议的内存模块上的电源端子与主板200上对应的电源端口连接,将支持DDR5协议的内存模块上的一些信号端子与主板200上对应的信号端口连接。其中,在该实施例中,转接插槽102中的第三端子1022包括信号端子和电源端子。
本申请实施例中,通过第一连接器103,解决了支持DDR5协议的内存模块,无法全部复用用于插接支持DDRx(x=1、2、3或4)协议的内存模块的内存插槽中端子的问题,使得支持DDR5协议的内存模块可以在验证过程中正常工作。
进一步的,由于DDR5协议对应的内存接口协议,与DDR4协议、DDR3协议、DDR2协议和DDR1协议对应的内存接口协议不同,因此,在第一内存模块300与主板内存插槽201插接的情况下,图7所示的内存接口2023可配置为与第一内存模块300支持的DDR协议(即DDR4协议、DDR3协议、DDR2协议或DDR1协议)适配的I2C通信协议,以便第一内存模块300可与处理器202正常通信。在第二内存模块400通过转接结构100与主板内存插槽201连接的情况下,图7所示的内存接口2023可配置为与第二内存模块400支持的DDR协议(即DDR5协议)适配的I3C通信协议,以便第二内存模块400可与处理器202正常通信。
本申请实施例中,通过适应性调整内存接口2023支持的通知协议,可以使得不同类型的内存模块能够与处理器202正常通信,保证二者之间的信息交互正常进行。
在一种可能的实施方式中,第一内存模块300支持DDR5-UDIMM协议,第二内存模块400支持DDR5-RDIMM协议;或,第一内存模块300支持DDR5-RDIMM协议,第二内存模块400支持DDR5-UDIMM协议。
其中,支持DDR5-UDIMM协议的内存模块可以是DDR5-UDIMM内存模块,支持DDR5-RDIMM协议的内存模块可以是DDR5-RDIMM内存模块。
由于支持DDR5-UDIMM协议的内存模块与支持DDR5-RDIMM协议的内存模块所需的工作电压和支持的功能信号有所不同,因此,在进行转接时,两种内存模块难以完全复用对方的端子,所以在本申请实施例中,可以通过第一连接器103,将第二内存模块400上的电源端子与主板200上对应的电源端口连接,将第二内存模块中无法复用第一内存模块上端子的一些信号端子,与主板200上对应的信号端口连接。其中,在该实施例中,转接插槽102中的第三端子1022包括信号端子和电源端子。
对于本申请提供的转接结构100,通过第一连接器103,解决了支持DDR5-RDIMM协议的内存模块与支持DDR5-UDIMM协议的内存模块之间,由于支持的功能信号与所需的工作电压不同,而导致无法全部复用对方端子的问题。
在一种可能的实施方式中,第三端子1022包括电源端子,换言之,第一内存模块300所需的工作电压与第二内存模块400所需的工作电压不同,第二内存模块400上的电源端子难以复用用于插接主板内存插槽201中的电源端子。
如图6所示,该验证系统中的主板200可以包括:第一内存模块300的专用电源模块204和主板电源模块205。
其中,该专用电源模块204仅用于为第一内存模块300提供所需的工作电压。该专用电源模块204与主板内存插槽201中的电源端子连接,在第一内存模块300与内存插槽插接的情况下,该专用电源模块204为第一内存模块300提供工作电压。例如,在第一内存模块300为DDR4内存模块的情况下,该专用电源模块204为DDR4内存模块提供1.2V的工作电压。
其中,该主板电源模块205主要用于为主板200上的计算机系统提供工作电压,也可用于为第二内存模块400提供所需的工作电压。在转接结构100与内存插槽插接的情况下,主板电源模块205通过功能端口与转接插槽102中的电源端子连接,为插接于转接结构100上的第二内存模块400提供工作电压。例如,在第二内存模块400为DDR5内存模块的情况下,该主板电源模块205为DDR5内存模块提供12V的工作电压。
可选地,如图6所示,主板200上可设置第二连接器203,目标功能端口与第二连接器203连接,第二连接器203通过外围线路与第一连接器103连接。通过设置第二连接器203,可将主板200上的连接点(即目标功能端口)集中,便于进行连接操作。
综上所述,本申请提供的技术方案,相比于现有技术中为实现对多种DDR协议进行验证而设计不同主板200的方案而言,能够达到开发周期短且成本低的目的。且能够解决因主板内存插槽201中缺少与一些内存模块上的部分端子具有相同功能的端子,而导致验证过程中,这些内存模块无法正常工作的问题。
本领域技术人员能够理解,本申请所披露的内容可以出现多种变型和改进。例如,以上所描述的各种设备或组件可以通过硬件实现,也可以通过软件、固件、或者三者中的一些或全部的组合实现。
此外,虽然本申请对根据本申请的实施例的电路中的某些单元做出了各种引用,然而,任何数量的不同单元可以被使用并运行在客户端和/或服务器上。单元仅是说明性的,并且电路和方法的不同方面可以使用不同单元。
除非另有定义,这里使用的所有术语具有与本申请所属领域的普通技术人员共同理解的相同含义。还应当理解,诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义,而不应用理想化或极度形式化的意义来解释,除非这里明确地这样定义。
以上是对本申请的说明,而不应被认为是对其的限制。尽管描述了本申请的若干示例性实施例,但本领域技术人员将容易地理解,在不背离本申请的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此,所有这些修改都意图包含在权利要求书所限定的本申请范围内。应当理解,上面是对本申请的说明,而不应被认为是限于所公开的特定实施例,并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本申请由权利要求书及其等效物限定。
Claims (11)
1.一种转接结构,其特征在于,包括:转接插头(101)、转接插槽(102)以及第一连接器(103);
所述转接插头(101)包括第一端子(1011),且所述转接插头(101)与主板(200)上设置的内存插槽(201)适配,所述内存插槽(201)用于插接第一内存模块(300);
所述转接插槽(102)与第二内存模块(400)适配,所述转接插槽(102)包括第二端子(1021)和第三端子(1022),所述第二端子(1021)与所述转接插头(101)中对应相同功能的第一端子(1011)相连,所述第三端子(1022)对应的功能与各所述第一端子(1011)对应的功能均不相同;
所述第一连接器(103)用于将所述第三端子(1022)与所述主板(200)上的功能端口连接,所述功能端口为所述内存插槽(201)以外用于支持所述第二内存模块(400)工作的端口。
2.根据权利要求1所述的转接结构,其特征在于,所述第一内存模块(300)与所述第二内存模块(400)支持不同的DDR协议。
3.根据权利要求2所述的转接结构,其特征在于,所述第一内存模块(300)支持以下DDR协议中的一种:DDR4协议、DDR3协议、DDR2协议、DDR1协议;所述第二内存模块(400)支持DDR5协议。
4.根据权利要求2所述的转接结构,其特征在于,所述第一内存模块(300)支持DDR5-UDIMM协议,所述第二内存模块(400)支持DDR5-RDIMM协议;
或,所述第一内存模块(300)支持DDR5-RDIMM协议,所述第二内存模块(400)支持DDR5-UDIMM协议。
5.根据权利要求1所述的转接结构,其特征在于,所述第三端子(1022)包括信号端子和电源端子中的至少一种。
6.根据权利要求1所述的转接结构,其特征在于,所述转接结构(100)还包括:连接线缆(105),所述连接线缆(105)的一端与所述第一连接器(103)相连,所述连接线缆(105)的另一端用于连接所述功能端口。
7.根据权利要求1所述的转接结构,其特征在于,所述转接结构(100)还包括:板体(104);
所述转接插头(101)设置于所述板体(104)的第一端,所述转接插槽(102)设置于所述板体(104)的第二端,所述第一端与所述第二端相对设置;
所述第一连接器(103)设置于所述板体(104)的所述第一端与所述第二端之间。
8.一种验证系统,其特征在于,包括:主板(200)和权利要求1至6任一项所述的转接结构(100),所述验证系统用于通过所述主板(200)和所述转接结构(100)验证所述主板(200)上的处理器(202)对多种DDR协议的兼容性;
其中,通过在所述主板(200)上的内存插槽(201)中插接第一内存模块(300),验证所述处理器(202)对所述第一内存模块(300)支持的DDR协议的兼容性;通过在所述内存插槽(201)中插接所述转接结构(100),验证所述处理器(202)对插接至所述转接结构(100)上的第二内存模块(400)支持的DDR协议的兼容性。
9.根据权利要求8所述的验证系统,其特征在于,在所述第一内存模块(300)与所述内存插槽(201)插接的情况下,所述处理器(202)的内存接口配置为与所述第一内存模块(300)支持的DDR协议适配的I2C通信协议;
在所述第二内存模块(400)通过所述转接结构(100)与所述内存插槽(201)连接的情况下,所述处理器(202)的内存接口配置为与所述第二内存模块(400)支持的DDR协议适配的I3C通信协议。
10.根据权利要求8所述的验证系统,其特征在于,所述主板(200)上设置有第二连接器(203),所述第二连接器(203)分别与所述功能端口和所述第一连接器(103)连接。
11.根据权利要求8所述的验证系统,其特征在于,所述主板(200)包括:所述第一内存模块(300)的专用电源模块(204)和主板电源模块(205),所述第三端子(1022)包括电源端子;
所述专用电源模块(204)与所述内存插槽(201)中的电源端子连接,在所述第一内存模块(300)与所述内存插槽(201)插接的情况下,所述专用电源模块(204)为所述第一内存模块(300)提供工作电压;
在所述转接结构(100)与所述内存插槽(201)插接的情况下,所述主板电源模块(205)通过与所述第三端子(1022)对应的功能端口与所述转接插槽(102)中的电源端子连接,为插接于所述转接结构(100)上的第二内存模块(400)提供工作电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322109863.XU CN220305791U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322109863.XU CN220305791U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220305791U true CN220305791U (zh) | 2024-01-05 |
Family
ID=89353381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322109863.XU Active CN220305791U (zh) | 2023-08-07 | 2023-08-07 | 一种转接结构及验证系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220305791U (zh) |
-
2023
- 2023-08-07 CN CN202322109863.XU patent/CN220305791U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7177211B2 (en) | Memory channel test fixture and method | |
JP3128932U (ja) | Cpuカード及びコンピュータ | |
US20100274956A1 (en) | Systems and apparatus for main memory | |
US20030140190A1 (en) | Auto-SCSI termination enable in a CPCI hot swap system | |
US10175296B2 (en) | Testing a board assembly using test cards | |
CN109947682B (zh) | 一种服务器主板及服务器 | |
CN105119849A (zh) | 一种交换机架构及应用于交换机架构的数据管理方法 | |
CN213276460U (zh) | 一种双路服务器主板及服务器 | |
CN213365380U (zh) | 一种服务器主板及服务器 | |
CN212135411U (zh) | 一种io模组及ocp转接板 | |
CN115167629A (zh) | 一种双路服务器cpu主板 | |
KR100761832B1 (ko) | 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 | |
US12007928B2 (en) | Signal bridging using an unpopulated processor interconnect | |
CN213276461U (zh) | 一种双路服务器主板及服务器 | |
CN112306938B (zh) | 一种ocp卡和多主机卡的热插拔方法及装置 | |
CN220305791U (zh) | 一种转接结构及验证系统 | |
CN220305792U (zh) | 一种转接结构及验证系统 | |
CN216388068U (zh) | 一种pcie接口验证板及测试系统 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN114168513A (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
CN211506475U (zh) | 一种OCP网卡mutil-host的连接装置 | |
CN114265731A (zh) | 一种pcie接口验证板、测试系统及测试方法 | |
CN221573142U (zh) | 处理器主板和处理器系统 | |
CN216817395U (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
CN111159078B (zh) | 一种电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |