CN115167629A - 一种双路服务器cpu主板 - Google Patents

一种双路服务器cpu主板 Download PDF

Info

Publication number
CN115167629A
CN115167629A CN202210804364.XA CN202210804364A CN115167629A CN 115167629 A CN115167629 A CN 115167629A CN 202210804364 A CN202210804364 A CN 202210804364A CN 115167629 A CN115167629 A CN 115167629A
Authority
CN
China
Prior art keywords
processing unit
central processing
mainboard
pcie
management chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210804364.XA
Other languages
English (en)
Inventor
蓝仰江
肖裕均
席占平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen E Blue Tech Co ltd
Original Assignee
Shenzhen E Blue Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen E Blue Tech Co ltd filed Critical Shenzhen E Blue Tech Co ltd
Priority to CN202210804364.XA priority Critical patent/CN115167629A/zh
Publication of CN115167629A publication Critical patent/CN115167629A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/187—Mounting of fixed and removable disk drives
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开一种双路服务器CPU主板，包括主板、第一中央处理器和第二中央处理器；设置在主板上且与第一中央处理器和第二中央处理器连接的内存插槽和PCIE插槽；设置在主板上且与第一中央处理器连接的HD连接器；设置在主板上且与第一中央处理器连接的数据选择器；设置在主板上且与第一中央处理器连接的BIOS模块，BIOS模块通过SPI总线与数据选择器的输出端连接；设置在主板上且与第一中央处理器连接的BMC管理芯片，BMC管理芯片通过多种通讯总线与第一中央处理器连接。本发明通过设置第一中央处理器、第二中央处理器、HD连接器、数据选择器、BIOS模块和BMC管理芯片，使主板能兼容多个硬盘。

Description

一种双路服务器CPU主板
技术领域
本发明涉及主板技术领域，特别涉及一种双路服务器CPU主板。
背景技术
Intel Luna Pier Refresh平台有两个系列的CPU，分别为mobile平台的Pineview-M、和Desktop平台的Pineview-D。这两款CPU的设计方案差异是CPU VRM(VoltageRegulator Module)，常见的设计方案是做两款不同的主板，这两款主板，除CPU VRM部分外完全相同，甚至BIOS都是同一份。而客户的需求和市场上CPU供应情况都是随时在变的，如果是两个主板的设计，那么从备货，库存管理，平常的维护都需要更多的人力，时间，资源。
发明内容
本发明的主要目的在于提出一种双路服务器CPU主板，旨在解决现有CPU主板只能兼容一个硬盘，导致使用成本增加问题。
为实现上述目的，本发明提出一种双路服务器CPU主板，包括主板；
设置在主板上的第一中央处理器CPU0和第二中央处理器CPU1，所述第一中央处理器CPU0与第二中央处理器CPU1之间通过四组X16 XGMI2总线互连；
设置在所述主板上且与所述第一中央处理器CPU0连接的第一内存插槽和第一PCIE插槽；
设置在所述主板上且与所述第二中央处理器CPU1连接的第二内存插槽和第二PCIE插槽；
设置在所述主板上且与所述第一中央处理器CPU0连接的mini SAS HD连接器，所述mini SAS HD连接器用于连接多个硬盘；
设置在所述主板上且与所述第一中央处理器CPU0连接的数据选择器，所述数据选择器与mini SAS HD连接器连接，用于自动识别插接在mini SAS HD连接器上的其中一硬盘数据；
设置在所述主板上且与所述第一中央处理器CPU0连接的BIOS模块，所述BIOS模块通过SPI总线与所述数据选择器的输出端连接；
设置在所述主板上且与所述第一中央处理器CPU0连接的BMC管理芯片，BMC管理芯片通过多种通讯总线与第一中央处理器CPU0连接。
优选地，所述数据选择器的其中一路输入通过SPI总线与连接BMC管理芯片的处理器连接，所述数据选择器的另一路输入通过SPI总线与所述BMC管理芯片连接；所述BIOS模块通过SPI总线与所述数据选择器的输出端连接。
优选地，所述主板还包括RTL8201F PHY芯片，所述RTL8201F PHY芯片与所述BMC管理芯片通讯连接，所述RTL8201F PHY芯片与所述BMC管理芯片的通讯遵循RGMII协议。
优选地，所述硬盘包括SATA硬盘或NVME硬盘。
优选地，所述主板上还设有与所述第一中央处理器CPU0和第二中央处理器CPU1连接的电源调整器，以及与所述电源调整器连接的CPLD芯片。
优选地，所述CPLD芯片与所述第一中央处理器CPU0及所述BMC管理芯片均通过LPC总线连接；且在所述主板上还设置有分别与所述LPC总线连接的TCM安全芯片及TPM安全芯片。
优选地，所述主板上还设有VGA转换器，所述VGA转换器与所述BMC管理芯片连接，且所述VGA转换器还连接有一个VGA插槽。
优选地，所述主板上还设置有分别均与所述BMC管理芯片连接的BMC ROM及BIOSROM；所述主板上还设置有与所述BMC管理芯片连接的SD卡。
优选地，所述第一中央处理器CPU0还连接有一个PCIE x4插口、一个用于插接连接SAS/RAID存储卡的PCIE x8 STORAGE插口、一个用于连接安全卡的PCIE x1BM插口、一个用于连接OCP网卡的PCIE x8 OCP A型插口；且所述一个PCIE x4插口、一个PCIE x8 STORAGE插口、一个PCIE x1BM插口、一个PCIE x8 OCP A型插口均设置在所述主板上；所述第二中央处理器还连接有一个PCIE x16插口、两个PCIE x8插口，且所述一个PCIEx16插口、两个PCIEx8插口均设置在所述主板上。
本发明技术方案的有益效果在于：
本发明的一种双路服务器CPU主板，通过采用四路X16 XGMI总线互连第一中央处理器及第二中央处理器，使双路CPU主板上的两个CPU之间的GOP的传输速率最高可达12.8GT/S，提高双路CPU主板中双CPU之间的GOP的传输速率；通过在主板上设置兼容插接连接硬盘的mini SAS HD连接器、BIOS模块、以及数据选择器，自动识别插接在mini SAS HD连接器上的硬盘，并控制插接在mini SAS HD连接器上的是其中哪一硬盘与第一中央处理器连接，从而实现双路CPU主板上的一个mini SAS HD连接器兼容多个硬盘，使主板兼容插接多个硬盘，减小主板上插槽的个数。同时，在主板上设置BMC芯片，该BMC芯片还与数据选择器连接，从而可以远程控制数据选择器，能够远程监控插接在mini SAS HD连接器上的是其中哪一硬盘。
附图说明
图1为本发明一种双路服务器CPU主板一实施例的结构示意框图；
图2为本发明一种双路服务器CPU主板一实施例的第一中央处理器及与其连接的连接器的结构示意框图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本发明中的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
作为本发明的一种优选地实施例，参照图1-2，本发明提出一种双路服务器CPU主板，包括主板；设置在主板上的第一中央处理器CPU0和第二中央处理器CPU1，第一中央处理器CPU0与第二中央处理器CPU1之间通过四组X16XGMI2总线互连；设置在主板上且与第一中央处理器CPU0连接的第一内存插槽和第一PCIE插槽；设置在主板上且与第二中央处理器CPU1连接的第二内存插槽和第二PCIE插槽；设置在主板上且与第一中央处理器CPU0连接的mini SAS HD连接器，mini SAS HD连接器用于连接多个硬盘；设置在主板上且与第一中央处理器CPU0连接的数据选择器，数据选择器与mini SAS HD连接器连接，用于自动识别插接在mini SAS HD连接器上的其中一硬盘数据；设置在主板上且与第一中央处理器CPU0连接的BIOS模块，BIOS模块通过SPI总线与数据选择器的输出端连接；设置在主板上且与第一中央处理器CPU0连接的BMC管理芯片，BMC管理芯片通过多种通讯总线与第一中央处理器CPU0连接。
本发明的一种双路服务器CPU主板，通过采用四组X16 XGMI2总线互连第一中央处理器CPU0和第二中央处理器CPU1，使双路CPU主板上的两个CPU之间的GOP的传输速率最高可达12.8GT/S，提高双路CPU主板中双CPU之间的GOP的传输速率；通过在主板上设置兼容插接硬盘的mini SAS HD连接器、以及数据选择器，自动识别插接在mini SAS HD连接器上的硬盘，并控制插接在mini SAS HD连接器上的是其中一硬盘与第一中央处理器CPU0连接，从而实现双路CPU主板上的一个mini SAS HD连接器兼容多个硬盘，使主板兼容插接多个硬盘，减小主板上插槽的个数。同时在主板上设置BMC管理芯片，该BMC管理芯片还与数据选择器连接，从而可以远程控制数据选择器，能够远程监控插接在mini SAS HD连接器上的是其中哪一硬盘。
参照图1，本发明的一种双路服务器CPU主板，包括两组内存插槽，具体为，设置在主板上且与第一中央处理器CPU0连接的第一内存插槽和第一PCIE插槽；设置在主板上且与第二中央处理器CPU1连接的第二内存插槽和第二PCIE插槽，每组内存插槽包括16个DIMM内存插槽，最高速率3200MHz，支持UDIMM/RDIMM/LRDIMM。两组PCIE插槽，其中一组PCIE插槽与第一中央处理器CPU0通讯连接，另一组PCIE插槽与第二中央处理器CPU1通讯连接；每组所述PCIE插槽中至少有一个PCIE插槽与对应处理器基座的COMBO接口连接。作为可选地实施方式，两组PCIE插槽中，每组PCIE插槽包括4个x16 PCIE4.0插槽，其中，每组中的两个x16PCIE 4.0插槽与对应处理器基座的COMBO接口通讯连接。上述的8个x16 PCIE 4.0插槽，最高可支持16GT/s信号速率；当中央处理器上安装处理器时，由于海光7300处理器的每个CPU的P0，P1支持COMBO PHY，插槽1，3，5和7分别连在CPU0的P0，P1和CPU1的P0，P1上。这样，可以通过在插槽上插入多功能转接板的形式，可将x16 PCIE 4.0转接成4个XGBE网络接口、4个SATA接口及1个x8 PCIE插槽；或者，可以通过插入扩展板支持其他PCIE宽度的插卡，例如转换为2个PCIE x8插槽或者转换为1个x8和2个x4 PCIE插槽；或者，在不插入多功能转接板的时候，支持1个x16/x8/x4/x2/x1的PCIE直接插卡。通过上述的方式，可以实现根据实际需求，同一主板可灵活支持多种不同配置。另外4个PCIE插槽(PCIE插槽2/4/6/8)连接的x16信号来自CPU0和CPU1的PCIE PHY，仅支持PCIE协议，支持1个x16/x8/x4/x2/x1的PCIE直接插卡，当然，也可以通过扩展板支持其他PCIE宽度的插卡，如扩展为2个PCIE x8插槽或者扩展为1个x8和2个x4 PCIE插槽等。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板的数据选择器的其中一路输入通过SPI总线与连接BMC管理芯片的处理器连接，数据选择器的另一路输入通过SPI总线与BMC管理芯片连接；BIOS模块通过SPI总线与数据选择器的输出端连接。BMC管理芯片和CPU0都通过SPI通讯协议通讯连接到数据选择器(即MUX)上，MUX在BMC管理芯片的控制下可以选择BIOS flash连接CPU0还是BMC管理芯片，当系统正常运行时BIOS模块连接CPU0，当要通过BMC管理芯片烧录BIOS模块时连接BMC管理芯片。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板的主板还包括RTL8201FPHY芯片，RTL8201F PHY芯片与BMC管理芯片通讯连接，RTL8201F PHY芯片与BMC管理芯片的通讯遵循RGMII协议。上述的RTL8201F PHY芯片与一RJ45接口通讯连接，RTL8201F PHY芯片与RJ45接口的通讯遵循MDI协议。通过RJ45连接网络后，可以远程对系统进行管理。
该双路服务器CPU主板上的硬盘包括SATA硬盘或NVME硬盘。SATA硬盘或NVME硬盘与第一中央处理器CPU0连接，同时SATA硬盘或NVME硬盘与mini SAS HD连接器，保证主板能兼容插接两种硬盘。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板上还设有与第一中央处理器CPU0和第二中央处理器CPU1连接的电源调整器，以及与电源调整器连接的CPLD芯片。通过逻辑代码可以灵活调整给第一中央处理器CPU0和第二中央处理器CPU1供电的电源调整器31、及输入给第一中央处理器CPU0和第二中央处理器CPU1的信号上电和下电时序，从而保证符合中央处理器的上电和下电顺序要求。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板上的CPLD芯片与第一中央处理器及BMC管理芯片均通过LPC总线连接；且在主板上还设置有分别与LPC总线连接的TCM安全芯片及TPM安全芯片。通过在主板上设置TCM安全芯片及TPM安全芯片，以便提高主板的安全性能。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板上还设有VGA转换器，VGA转换器与BMC管理芯片连接，且VGA转换器还连接有一个VGA插槽。通过在主板上设置VGA转换器，以便于主板10将图像信号传输给外部的显示器。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板上还设置有分别均与BMC管理芯片连接的BMC ROM及BIOS ROM；主板上还设置有与BMC管理芯片连接的SD卡。通过在主板上设置与BMC管理芯片连接的BMC ROM及BIOS ROM及与BMC管理芯片连接的SD卡，以便于提高BMC管理芯片的传输、控制性能。
在一个较佳实施方式中，参照图1，该双路服务器CPU主板的第一中央处理器还连接有一个PCIE x4插口、一个用于插接连接SAS/RAID存储卡的PCIE x8 STORAGE插口、一个用于连接安全卡的PCIE x1BM插口、一个用于连接OCP网卡的PCIE x8 OCP A型插口；且一个PCIE x4插口、一个PCIE x8 STORAGE插口、一个PCIE x1BM插口、一个PCIE x8 OCP A型插口均设置在主板上；第二中央处理器还连接有一个PCIE x16插口、两个PCIE x8插口，且一个PCIEx16插口、两个PCIE x8插口均设置在主板上。通过在主板上设置不同类型的PCIE插口，提高主板的兼容性能。
以上所述的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。

Claims (9)

1.一种双路服务器CPU主板，其特征在于，包括主板；
设置在主板上的第一中央处理器CPU0和第二中央处理器CPU1，所述第一中央处理器CPU0与第二中央处理器CPU1之间通过四组X16 XGMI2总线互连；
设置在所述主板上且与所述第一中央处理器CPU0连接的第一内存插槽和第一PCIE插槽；
设置在所述主板上且与所述第二中央处理器CPU1连接的第二内存插槽和第二PCIE插槽；
设置在所述主板上且与所述第一中央处理器CPU0连接的miniSAS HD连接器，所述miniSAS HD连接器用于连接多个硬盘；
设置在所述主板上且与所述第一中央处理器CPU0连接的数据选择器，所述数据选择器与miniSAS HD连接器连接，用于自动识别插接在miniSAS HD连接器上的其中一硬盘数据；
设置在所述主板上且与所述第一中央处理器CPU0连接的BIOS模块，所述BIOS模块通过SPI总线与所述数据选择器的输出端连接；
设置在所述主板上且与所述第一中央处理器CPU0连接的BMC管理芯片，BMC管理芯片通过多种通讯总线与第一中央处理器CPU0连接。
2.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述数据选择器的其中一路输入通过SPI总线与连接BMC管理芯片的处理器连接，所述数据选择器的另一路输入通过SPI总线与所述BMC管理芯片连接；所述BIOS模块通过SPI总线与所述数据选择器的输出端连接。
3.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述主板还包括RTL8201FPHY芯片，所述RTL8201F PHY芯片与所述BMC管理芯片通讯连接，所述RTL8201F PHY芯片与所述BMC管理芯片的通讯遵循RGMII协议。
4.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述硬盘包括SATA硬盘或NVME硬盘。
5.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述主板上还设有与所述第一中央处理器CPU0和第二中央处理器CPU1连接的电源调整器，以及与所述电源调整器连接的CPLD芯片。
6.根据权利要求5所述的双路服务器CPU主板，其特征在于：所述CPLD芯片与所述第一中央处理器CPU0及所述BMC管理芯片均通过LPC总线连接；且在所述主板上还设置有分别与所述LPC总线连接的TCM安全芯片及TPM安全芯片。
7.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述主板上还设有VGA转换器，所述VGA转换器与所述BMC管理芯片连接，且所述VGA转换器还连接有一个VGA插槽。
8.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述主板上还设置有分别均与所述BMC管理芯片连接的BMC ROM及BIOS ROM；所述主板上还设置有与所述BMC管理芯片连接的SD卡。
9.根据权利要求1所述的双路服务器CPU主板，其特征在于：所述第一中央处理器CPU0还连接有一个PCIE x4插口、一个用于插接连接SAS/RAID存储卡的PCIE x8 STORAGE插口、一个用于连接安全卡的PCIE x1BM插口、一个用于连接OCP网卡的PCIE x8 OCP A型插口；且所述一个PCIE x4插口、一个PCIE x8 STORAGE插口、一个PCIE x1BM插口、一个PCIE x8 OCPA型插口均设置在所述主板上；所述第二中央处理器还连接有一个PCIE x16插口、两个PCIEx8插口，且所述一个PCIEx16插口、两个PCIE x8插口均设置在所述主板上。
CN202210804364.XA 2022-07-09 2022-07-09 一种双路服务器cpu主板 Withdrawn CN115167629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210804364.XA CN115167629A (zh) 2022-07-09 2022-07-09 一种双路服务器cpu主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210804364.XA CN115167629A (zh) 2022-07-09 2022-07-09 一种双路服务器cpu主板

Publications (1)

Publication Number Publication Date
CN115167629A true CN115167629A (zh) 2022-10-11

Family

ID=83492366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210804364.XA Withdrawn CN115167629A (zh) 2022-07-09 2022-07-09 一种双路服务器cpu主板

Country Status (1)

Country Link
CN (1) CN115167629A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116737641A (zh) * 2023-06-26 2023-09-12 合芯科技有限公司 连接装置、四路服务器、四路服务器的初始化方法及装置
WO2024082831A1 (zh) * 2022-10-21 2024-04-25 超聚变数字技术有限公司 一种服务器中处理器信息的带外查询/配置方法及服务器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082831A1 (zh) * 2022-10-21 2024-04-25 超聚变数字技术有限公司 一种服务器中处理器信息的带外查询/配置方法及服务器
CN116737641A (zh) * 2023-06-26 2023-09-12 合芯科技有限公司 连接装置、四路服务器、四路服务器的初始化方法及装置

Similar Documents

Publication Publication Date Title
US6199130B1 (en) Concurrent maintenance for PCI based DASD subsystem with concurrent maintenance message being communicated between SPCN (system power control network) and I/O adapter using PCI bridge
CN115167629A (zh) 一种双路服务器cpu主板
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US20120047302A1 (en) Storage system
CN104615572A (zh) 热插拔处理系统及方法
CN213276460U (zh) 一种双路服务器主板及服务器
CN213365380U (zh) 一种服务器主板及服务器
TW201842449A (zh) PCIe織品連接性擴充卡
CN112306938B (zh) 一种ocp卡和多主机卡的热插拔方法及装置
CN100476794C (zh) 一种四路服务器主板
CN213276461U (zh) 一种双路服务器主板及服务器
CN220473935U (zh) 一种支持识别检测的pcie扩展系统
CN117349212A (zh) 一种服务器主板及其固态硬盘插入检测方法
CN213365438U (zh) 一种双路服务器主板及服务器
CN114924998B (zh) 内存信息读取装置及方法、计算设备主板、设备和介质
CN213276462U (zh) 双路服务器主板及双路服务器
CN116502594A (zh) 一种服务器安全管理模块及服务器
US11625354B2 (en) Circuit structure with automatic PCIe link configuration adjustment and method thereof
CN101853231B (zh) 一种主板、计算机和存储设备
CN115061884A (zh) 基于飞腾服务器的NVMe硬盘的点灯方法和点灯系统
CN211149439U (zh) 一种ocp转接板和支持nvme的ocp转接系统
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
KR101854805B1 (ko) I/o 성능이 개선된 메인보드 및 컴퓨터
CN112115091A (zh) 一种服务器及其pcie系统
CN213276522U (zh) 服务器主板及单路服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20221011

WW01 Invention patent application withdrawn after publication