CN116010316A - 一种接口复用电路、方法、装置、设备及介质 - Google Patents
一种接口复用电路、方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116010316A CN116010316A CN202211637788.8A CN202211637788A CN116010316A CN 116010316 A CN116010316 A CN 116010316A CN 202211637788 A CN202211637788 A CN 202211637788A CN 116010316 A CN116010316 A CN 116010316A
- Authority
- CN
- China
- Prior art keywords
- pcie switch
- bmc
- data selector
- gpio signal
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 238000004590 computer program Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101150012579 ADSL gene Proteins 0.000 description 4
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 4
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000013024 troubleshooting Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请公开一种接口复用电路、方法、装置、设备及介质,涉及服务器技术领域。该电路的BMC和PCIe Switch均连接于同一个RJ45网口上。此时,通过获取到的BMC的第一GPIO信号和PCIe Switch的第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态,以用于进行PCIe Switch排障或固件升级。将原本的BMC和PCIe Switch都对应接一个RJ45网口的方案替换为BMC和PCIe Switch都接在一个RJ45网口上,以此实现在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
Description
技术领域
本申请涉及服务器技术领域,特别是涉及一种接口复用电路、方法、装置、设备及介质。
背景技术
PCIe总线交换芯片(PCIe Switch)广泛应用于服务器中,其用于扩展PCIe(Peripheral Component Interconnect express)信号,使系统支持更多的PCIe设备,比如GPU卡、网卡、IB卡等。PCIe接口是各类服务器中的常用高速接口,但由于CPU本身端口数量的限制,服务器主板能支持的PCIe设备数量是有限的。随着人工智能(ArtificialIntelligence,AI)服务器及全闪服务器的广泛应用,CPU本身的PCIe接口已经无法满足业务运行的需求,所以越来越多的服务器系统设计支持PCIe Switch板,作为CPU的高速IO拓展,支持更多的PCIe设备,满足客户需求。随着PCIe Switch板卡功能的不断完善更新,在整个研发和测试的过程中,都需要相应的安排板卡的排障及固件升级等工作。
现有的排障及固件升级的方法为,对PCIe Switch设计额外的通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)接口和RJ45网口。使用UART接口需要搭配对应的debug工具、软件、驱动进行PCIe Switch设备排障及固件升级等操作,并且需要在板卡内部放置跳线针,然后使用专用的串口设备,并搭配厂商提供的工具,实现排障及固件升级的操作较为复杂;使用RJ45网口进行PCIe Switch设备排障及固件升级等操作需要服务器面板提供额外的网络接口,这样占用面板空间。另外,上述方法均需要现场支持,并且使用UART接口需要给整机下电并开箱进行操作,十分影响业务。
鉴于上述存在的问题,寻求如何在不额外占用面板空间的前提下简化PCIeSwitch设备排障及固件升级是本领域技术人员竭力解决的问题。
发明内容
本申请的目的是提供一种接口复用电路、方法、装置、设备及介质,用于在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
为解决上述技术问题,本申请提供一种接口复用电路,包括:BMC、PCIe Switch、数据选择器、异或门、RJ45网口;
BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIeSwitch的一端与异或门的第二输入端连接,以便于获取PCIe Switch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端连接,BMC的另一端与数据选择器的第二输入端连接;PCIe Switch的另一端与数据选择器的第三输入端连接,数据选择器的输出端与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。
优选地,还包括:至少2个PHY寄存器;
其中一个PHY寄存器的一端与BMC的另一端连接;PHY寄存器的另一端与数据选择器的第二输入端连接;另一个PHY寄存器的一端与PCIe Switch的另一端连接;PHY寄存器的另一端与数据选择器的第三输入端连接。
优选地,数据选择器为二选一数据选择器。
为解决上述技术问题,本申请还提供了一种接口复用方法,应用于含有BMC、PCIeSwitch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号;
根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态;
根据数据选择器的第一输入端至第三输入端处于导通状态或关断状态控制PCIeSwitch排障或固件升级。
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之前,还包括:
获取LAN信号,以便于通过LAN信号连通至少2个PHY寄存器和数据选择器。
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之后,在根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态之前,还包括:
判断BMC和PCIe Switch是否处于开机状态;
若是,则将第一GPIO信号和第二GPIO信号均置为低电平信号;
若否,则输出开机信号,用于控制BMC和PCIe Switch处于开机状态。
优选地,在发出开机信号之后,还包括:
输出表征BMC和PCIe Switch处于开机状态的提示信息。
为解决上述技术问题,本申请还提供了一种接口复用装置,应用于含有BMC、PCIeSwitch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
第一获取模块,用于获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号;
第一控制模块,用于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态;
第二控制模块,用于根据数据选择器的第一输入端至第三输入端处于导通状态或关断状态控制PCIe Switch排障或固件升级。
此外,该装置还包括以下模块:
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之前,还包括:
第二获取模块,用于获取LAN信号,以便于通过LAN信号连通至少2个PHY寄存器和数据选择器。
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之后,在根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态之前,还包括:
判断模块,用于判断BMC和PCIe Switch是否处于开机状态;
若是,则将第一GPIO信号和第二GPIO信号均置为低电平信号;
若否,则输出开机信号,用于控制BMC和PCIe Switch处于开机状态。
优选地,在发出开机信号之后,还包括:
输出模块,用于输出表征BMC和PCIe Switch处于开机状态的提示信息。
为解决上述技术问题,本申请还提供了一种接口复用设备,包括:
存储器,用于存储计算机程序;
处理器,用于指向计算机程序,实现接口复用方法的步骤。
为解决上述技术问题,本申请还提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时,实现上述全部接口复用方法的步骤。
本申请所提供的一种接口复用电路,包括:BMC、PCIe Switch、数据选择器、异或门、RJ45网口。BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIe Switch的一端与异或门的第二输入端连接,以便于获取PCIe Switch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端连接,BMC的另一端与数据选择器的第二输入端连接;PCIe Switch的另一端与数据选择器的第三输入端连接,数据选择器的输出端与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。将原本的BMC和PCIeSwitch都对应接一个RJ45网口的方案替换为BMC和PCIe Switch都接在一个RJ45网口上,以此实现在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
本申请还提供了一种接口复用方法、装置、设备及介质,效果同上。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种接口复用电路图;
图2为本申请实施例所提供的一种接口复用方法流程图;
图3为本申请实施例所提供的一种接口复用装置结构图;
图4为本申请实施例所提供的一种接口复用设备结构图。
其中,10为BMC,11为PCIe Switch,12为数据选择器,13为RJ45网口,14为PHY寄存器。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本申请保护范围。
本申请的核心是提供一种接口复用电路、方法、装置、设备及介质,其能够在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
为了使本技术领域的人员更好地理解本申请方案,下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例所提供的一种接口复用电路图。如图1所示,该接口复用电路,包括:BMC、PCIe Switch、数据选择器、异或门、RJ45网口。
BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIeSwitch的一端与异或门的第二输入端连接,以便于获取PCIe Switch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端SEL连接,BMC的另一端与数据选择器的第二输入端A0连接;PCIe Switch的另一端与数据选择器的第三输入端A1连接,数据选择器的输出端B与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。其中,还包括:至少2个PHY寄存器;其中一个PHY寄存器的一端与BMC的另一端连接;PHY寄存器的另一端与数据选择器的第二输入端连接;另一个PHY寄存器的一端与PCIe Switch的另一端连接;PHY寄存器的另一端与数据选择器的第三输入端连接,且该数据选择器为二选一数据选择器。其中BMC和PCIe Switch的另一端均通过RGMII信号与PHY寄存器连通,同时两个PHY寄存器的另一端均通过MDI信号分别输入至数据选择器的第二输入端和第三输入端,数据选择器的输出端也通过MDI信号与RJ45网口连通。
其中,两台或者多台机器,可以连接到同一片PCIe Switch,在PCIe Switch做分区配置,将某些EP设备分配给某个服务器。这样可以做到统一管理,灵活分配。每台服务器的基本输入输出系统(Basic Input Output System,BIOS)或者操作系统(OperatingSystem,OS)在枚举PCIe总线时只会发现分配给它的虚拟桥、虚拟总线(虚拟BUS)和EP。多个分区之间互不干扰。多台独立服务器连接到同一片Switch上,因为两个OS会分别枚举同一堆PCIe总线内的角色,并为其分配访问地址,此时会出现冲突。NTB有些特殊场景下,比如传统存储系统中的多个控制器,它们之间需要同步很多数据和控制信息,希望使用PCIe链路直接通信,两台服务器并不可以直接通信,因为必须身处两个不同的分区中。为了满足这个需求,出现了NTB技术。其基本原理是地址翻译,因为两个不同的系统各有各的地址空间是重叠的。那么只要在PCIe Switch内部将对应的数据包进行地址映射翻译,便可以实现双方通信。这种带有地址翻译的桥接技术叫做非透明桥(None Transparent Bridge)。
RJ45网口通常用于数据传输,最常见的应用为网卡接口。RJ45网口是各种不同接头的一种类型(例如:RJ11也是接头的一种类型,不过它是电话上用的)。RJ45网口根据线的排序不同,分为有两种T568A,T568B;T568B是橙白、橙、绿白、蓝、蓝白、绿、棕白、棕;T568A是绿白、绿、橙白、蓝、蓝白、橙、棕白、棕;因此使用RJ45网口的线也有两种即:直通线、交叉线。常见的RJ45网口有两类:用于以太网网卡、路由器以太网接口等的DTE类型,还有用于交换机等的DCE类型。DTE我们可以称做“数据终端设备”,DCE我们可以称做“数据通信设备”;从某种意义来说,DTE设备称为“主动通信设备”,DCE设备称为“被动通信设备”;当两个类型一样的设备使用RJ45网口连接通信时,必须使用交叉线连接。其中,直连线互连为:网线的两端均按T568B接,用于连接主机和设备,即DTE与DCE,如:电脑与ADSL猫连接,ADSL猫与ADSL路由器的WAN口连接;电脑与ADSL路由器的LAN口连接;电脑与集线器或交换机连接。其中,交叉线互连为:网线的一端按T568B接,另一端按T568A接,用于连接主机与主机,或者设备与设备,如:电脑与电脑的对等网连接;集线器与集线器连接;交换机与交换机连接。
本申请所提供的一种接口复用电路,包括:BMC、PCIe Switch、数据选择器、异或门、RJ45网口。BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIe Switch的一端与异或门的第二输入端连接,以便于获取PCIe Switch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端连接,BMC的另一端与数据选择器的第二输入端连接;PCIe Switch的另一端与数据选择器的第三输入端连接,数据选择器的输出端与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。将原本的BMC和PCIeSwitch都对应接一个RJ45网口的方案替换为BMC和PCIe Switch都接在一个RJ45网口上,以此实现在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
图2为本申请实施例所提供的一种接口复用方法流程图,如图2所示,该方法应用于含有BMC、PCIe Switch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
S20:获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号。
S21:根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态。
S22:根据数据选择器的第一输入端至第三输入端处于导通状态或关断状态控制PCIe Switch排障或固件升级。
需要说明的是,第一GPIO信号和第二GPIO信号均为可以切换高电平信号和低电平信号的GPIO信号。因此,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之后,在根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态之前,还包括:判断BMC和PCIe Switch是否处于开机状态;若是,则将第一GPIO信号和第二GPIO信号均置为低电平信号;若否,则输出开机信号,用于控制BMC和PCIeSwitch处于开机状态。此外,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之前,还包括:获取LAN信号,以便于通过LAN信号连通至少2个PHY寄存器和数据选择器。该LAN信号为整个网络的信号,通过该网络信号连通PHY寄存器和数据选择器。其中,开机信号可以使用文字形式或数据串形式进行表述。当用文字形式表示开机信号时,该开机信号可以表示为“开机”或“是”等;当用数据串形式表示开机信号时,该数据串可以为1位、2位、4位、8位等等,按照上述提及的次序可以依次表示为“0”、“00”、“1110”“01011111”,需要说明的是,上述提及的对于开机信号的表示方法仅为众多实施例中的几种,并不对开机信号的表示方法做出限定,此外,还可以通过数据串转换为十进制的数值,判断该数值是否超出预设值,当超出预设值时,输出该开机信号;还可以通过统计数据串中0和1的个数,当1的个数多于0的个数时,则输出该开机信号;还可以判断数据串中0或1的个数是否超出预设个数,若超出预设个数,则输出该开机信号。上述所提及的实施方式并不对本申请中的开机信号做出任何限定,可根据实施场景确定其实施方式。
关于第一GPIO信号和第二GPIO信号其控制数据选择器的逻辑如下表所示,其中表1为数据选择器的选通信号真值表,具体控制逻辑如下:
表一MUX选通信号真值表
BMC | PCIe Switch | sel | 功能描述 |
0 | 0 | 0 | A1(BMC)选通 |
1 | 0 | 1 | A0(PCIe Switch)选通 |
1 | 1 | 0 | A1(BMC)选通 |
0 | 1 | 1 | A0(PCIe Switch)选通 |
还需要说明的是,在PCIe Switch进行排障或固件升级之后,需要再次将第一GPIO信号和第二GPIO信号置为低电平信号。
本申请所提供的一种接口复用方法应用于接口电路,该电路包括:BMC、PCIeSwitch、数据选择器、异或门、RJ45网口。BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIe Switch的一端与异或门的第二输入端连接,以便于获取PCIeSwitch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端连接,BMC的另一端与数据选择器的第二输入端连接;PCIe Switch的另一端与数据选择器的第三输入端连接,数据选择器的输出端与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。将原本的BMC和PCIe Switch都对应接一个RJ45网口的方案替换为BMC和PCIe Switch都接在一个RJ45网口上,以此实现在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
在上述实施例的基础上,作为一种更优的实施方式,在发出开机信号之后,还包括:
输出表征BMC和PCIe Switch处于开机状态的提示信息。
需要说明的是,提示信息可以使用文字形式或数据串形式进行表述。当用文字形式表示提示信息时,该提示信息可以表示为“开机”或“是”等;当用数据串形式表示提示信息时,该数据串可以为1位、2位、4位、8位等等,按照上述提及的次序可以依次表示为“1”、“10”、“1100”“00100111”,需要说明的是,上述提及的对于提示信息的表示方法仅为众多实施例中的几种,并不对提示信息的表示方法做出限定,此外,还可以通过数据串转换为十进制的数值,判断该数值是否超出预设值,当超出预设值时,输出该提示信息;还可以通过统计数据串中0和1的个数,当1的个数多于0的个数时,则输出该提示信息;还可以判断数据串中0或1的个数是否超出预设个数,若超出预设个数,则输出该提示信息。上述所提及的实施方式并不对本申请中的提示信息做出任何限定,可根据实施场景确定其实施方式。
在上述实施例中,对于接口复用方法进行了详细描述,本申请还提供接口复用装置对应的实施例。需要说明的是,本申请从两个角度对装置部分的实施例进行描述,一种是基于功能模块的角度,另一种是基于硬件的角度。
图3为本申请实施例所提供的一种接口复用装置结构图,如图3所示,本申请还提供了一种接口复用装置,应用于含有BMC、PCIe Switch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
第一获取模块30,用于获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号;
第一控制模块31,用于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态;
第二控制模块32,用于根据数据选择器的第一输入端至第三输入端处于导通状态或关断状态控制PCIe Switch排障或固件升级。
此外,该装置还包括以下模块:
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之前,还包括:
第二获取模块,用于获取LAN信号,以便于通过LAN信号连通至少2个PHY寄存器和数据选择器。
优选地,在获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之后,在根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态之前,还包括:
判断模块,用于判断BMC和PCIe Switch是否处于开机状态;
若是,则将第一GPIO信号和第二GPIO信号均置为低电平信号;
若否,则输出开机信号,用于控制BMC和PCIe Switch处于开机状态。
优选地,在发出开机信号之后,还包括:
输出模块,用于输出表征BMC和PCIe Switch处于开机状态的提示信息。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。本申请所提供的一种接口复用装置应用于接口电路,该电路包括:BMC、PCIe Switch、数据选择器、异或门、RJ45网口。BMC的一端与异或门的第一输入端连接,以便于获取BMC的第一GPIO信号;PCIe Switch的一端与异或门的第二输入端连接,以便于获取PCIe Switch的第二GPIO信号;异或门的输出端与数据选择器的第一输入端连接,BMC的另一端与数据选择器的第二输入端连接;PCIe Switch的另一端与数据选择器的第三输入端连接,数据选择器的输出端与RJ45网口连接,以便于根据第一GPIO信号和第二GPIO信号控制数据选择器的第一输入端至第三输入端的导通状态或关断状态控制PCIe Switch排障或固件升级。将原本的BMC和PCIe Switch都对应接一个RJ45网口的方案替换为BMC和PCIe Switch都接在一个RJ45网口上,以此实现在不额外占用面板空间的前提下简化PCIe Switch设备排障及固件升级。
图4为本申请实施例所提供的一种接口复用设备结构图,如图4所示,一种接口复用设备包括:
存储器40,用于存储计算机程序;
处理器41,用于执行计算机程序时实现如上述实施例中所提到的接口复用方法的步骤。
本实施例提供的接口复用设备可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中,处理器41可以包括一个或多个处理核心,比如4核心处理器、8核心处理器等。处理器41可以采用数字信号处理(Digital Signal Processing,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable LogicArray,PLA)中的至少一种硬件形式来实现。处理器41也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器(CentralProcessing Unit,CPU);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器41可以集成有图像处理器(Graphics Processing Unit,GPU),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器41还可以包括人工智能(Artificial Intelligence,AI)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器40可以包括一个或多个计算机可读存储介质,该计算机可读存储介质可以是非暂态的。存储器40还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器40至少用于存储以下计算机程序,其中,该计算机程序被处理器41加载并执行之后,能够实现前述任意一个实施例公开的接口复用方法的相关步骤。另外,存储器40所存储的资源还可以包括操作系统和数据等,存储方式可以是短暂存储或者永久存储。其中,操作系统可以包括Windows、Unix、Linux等。数据可以包括但不限于接口复用方法等。
在一些实施例中,接口复用设备还可包括有显示屏、输入输出接口、通信接口、电源以及通信总线。
本领域技术人员可以理解,图4中示出的结构并不构成对接口复用设备的限定,可以包括比图示更多或更少的组件。
本申请实施例提供的接口复用设备,包括存储器40和处理器41,处理器41在执行存储器40存储的程序时,能够实现接口复用方法。
最后,本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是,如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory),ROM、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本申请所提供的一种接口复用电路、方法、装置、设备及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种接口复用电路,其特征在于,包括:BMC(10)、PCIe Switch(11)、数据选择器(12)、异或门、RJ45网口(13);
所述BMC(10)的一端与所述异或门的第一输入端连接,以便于获取所述BMC(10)的第一GPIO信号;所述PCIe Switch(11)的一端与所述异或门的第二输入端连接,以便于获取所述PCIe Switch(11)的第二GPIO信号;所述异或门的输出端与所述数据选择器(12)的第一输入端连接,所述BMC(10)的另一端与所述数据选择器(12)的第二输入端连接;所述PCIeSwitch(11)的另一端与所述数据选择器(12)的第三输入端连接,所述数据选择器(12)的输出端与所述RJ45网口(13)连接,以便于根据所述第一GPIO信号和所述第二GPIO信号控制所述数据选择器(12)的所述第一输入端至所述第三输入端的导通状态或关断状态控制所述PCIe Switch(11)排障或固件升级。
2.根据权利要求1所述的接口复用电路,其特征在于,还包括:至少2个PHY寄存器(14);
其中一个所述PHY寄存器(14)的一端与所述BMC(10)的另一端连接;所述PHY寄存器(14)的另一端与所述数据选择器(12)的第二输入端连接;另一个所述PHY寄存器(14)的一端与所述PCIe Switch(11)的另一端连接;所述PHY寄存器(14)的另一端与所述数据选择器(12)的第三输入端连接。
3.根据权利要求2所述的接口复用电路,其特征在于,所述数据选择器(12)为二选一数据选择器。
4.一种接口复用方法,其特征在于,应用于含有BMC、PCIe Switch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号;
根据所述第一GPIO信号和所述第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态;
根据所述数据选择器的所述第一输入端至所述第三输入端处于所述导通状态或所述关断状态控制所述PCIe Switch排障或固件升级。
5.根据权利要求4所述的接口复用电路,其特征在于,在所述获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之前,还包括:
获取LAN信号,以便于通过所述LAN信号连通至少2个PHY寄存器和所述数据选择器。
6.根据权利要求4所述的接口复用电路,其特征在于,在所述获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号之后,在所述根据所述第一GPIO信号和所述第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态之前,还包括:
判断所述BMC和所述PCIe Switch是否处于开机状态;
若是,则将所述第一GPIO信号和所述第二GPIO信号均置为低电平信号;
若否,则输出开机信号,用于控制所述BMC和所述PCIe Switch处于所述开机状态。
7.根据权利要求6所述的接口复用电路,其特征在于,在所述发出开机信号之后,还包括:
输出表征所述BMC和所述PCIe Switch处于所述开机状态的提示信息。
8.一种接口复用装置,其特征在于,应用于含有BMC、PCIe Switch、数据选择器、异或门、RJ45网口以及至少2个PHY寄存器的接口复用电路,包括:
第一获取模块,用于获取BMC的第一GPIO信号和PCIe Switch的第二GPIO信号;
第一控制模块,用于根据所述第一GPIO信号和所述第二GPIO信号控制数据选择器的第一输入端至第三输入端处于导通状态或关断状态;
第二控制模块,用于根据所述数据选择器的所述第一输入端至所述第三输入端处于所述导通状态或所述关断状态控制所述PCIe Switch排障或固件升级。
9.一种接口复用设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求4至7任意一项所述的接口复用方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要4至7任意一项所述的接口复用方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211637788.8A CN116010316A (zh) | 2022-12-16 | 2022-12-16 | 一种接口复用电路、方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211637788.8A CN116010316A (zh) | 2022-12-16 | 2022-12-16 | 一种接口复用电路、方法、装置、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116010316A true CN116010316A (zh) | 2023-04-25 |
Family
ID=86029014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211637788.8A Pending CN116010316A (zh) | 2022-12-16 | 2022-12-16 | 一种接口复用电路、方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116010316A (zh) |
-
2022
- 2022-12-16 CN CN202211637788.8A patent/CN116010316A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480757B2 (en) | Method for dynamically allocating lanes to a plurality of PCI Express connectors | |
US8103993B2 (en) | Structure for dynamically allocating lanes to a plurality of PCI express connectors | |
EP2257880B1 (en) | System and method for transforming pcie sr-iov functions to appear as legacy functions | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
CN112463702B (zh) | 一种级联背板的cpld i2c通道地址分配方法及系统 | |
CN104115138B (zh) | 电可配置选配板接口 | |
CN115981971A (zh) | 一种服务器硬盘的点灯方法及服务器 | |
CN117135055A (zh) | 带宽资源的控制方法及装置、存储介质及电子装置 | |
CN116010316A (zh) | 一种接口复用电路、方法、装置、设备及介质 | |
CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN115509985A (zh) | 一种处理器的i/o控制器 | |
CN213276461U (zh) | 一种双路服务器主板及服务器 | |
CN211044232U (zh) | 一种基于iic扩展方式的服务器数据监控装置及服务器 | |
CN113472576A (zh) | 一种ocp网卡的带宽分配方法及相关装置 | |
CN109144578B (zh) | 一种基于龙芯计算机的显卡资源配置方法及装置 | |
CN208239938U (zh) | 一种计算机主板电路 | |
CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
CN220438930U (zh) | 一种接口扩展装置 | |
CN111159078B (zh) | 一种电子设备 | |
CN220475065U (zh) | 一种基于监控网络安全设备的接口转换装置 | |
CN114020661B (zh) | 一种存储设备及其配置方法 | |
CN216014148U (zh) | 一种服务器和服务器背板 | |
CN114579381B (zh) | 磁盘阵列远程调试方法、系统、终端及存储介质 | |
CN217718675U (zh) | Pcie接口、主板以及pcie扩展模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |