CN113032316B - 一种基于Oculink接口的PCIE扩展方法及设备 - Google Patents
一种基于Oculink接口的PCIE扩展方法及设备 Download PDFInfo
- Publication number
- CN113032316B CN113032316B CN202110339873.5A CN202110339873A CN113032316B CN 113032316 B CN113032316 B CN 113032316B CN 202110339873 A CN202110339873 A CN 202110339873A CN 113032316 B CN113032316 B CN 113032316B
- Authority
- CN
- China
- Prior art keywords
- oculink
- pcie
- expansion
- interface
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开一种基于Oculink接口的PCIE扩展方法及设备，其扩展方法包括：PCIE信号扩展方法，主Oculink接口通过Oculink线缆从服务器主板获取PCIE信号，并将两通路PCIE×4分别传输到两个PCIE Switch芯片，再分别将各自对应的一通路PCIE×4扩展为三通路PCIE×4，并将得到的六通路PCIE×4传输给三个Oculink扩展接口；复位信号扩展方法，主Oculink接口将从服务器主板获取的复位信号通过NMOS驱动电路分别传输到两个PCIE Switch芯片，再将每路复位信号分成三路，并将得到的六路复位信号传输给三个Oculink扩展接口；时钟信号扩展方法，两个时钟芯片输入端分别通过主Oculink接口获取时钟信号，并通过五个输出端口分别输出到两个PCIE Switch芯片和三个Oculink扩展接口。
Description
技术领域
本发明涉及计算机技术领域，具体而言，涉及一种基于Oculink接口的PCIE扩展方法及设备。
背景技术
Oculink是一种支持PCIE 4.0(Peripheral Component Interconnect Express，一种高速串行计算机扩展总线标准)的接口规范，是一种新推出的接口技术，其在服务器主板上已被广泛应用，但由于服务器结构要求，主板接口的配置是有一定条件限制的，当服务器需要增加性能以及增加处理能力时，就需要添加一些外部设备来弥补这一不足。目前，PCIE的转接方式以PCIE转接卡为主，主要以点对点的方式进行转接，例如采用PCIE Riser卡直接转接的方式，以实现服务器主板端与其他PCIE板卡之间的通信。但是，采用此方法不仅必须要保证服务器主板上有足够的PCIE Slot槽位，服务器空间需要有合理的规划，并且也没有考虑到充分利用服务器上自备资源，合理利用已有接口，例如Oculink接口，以增加服务器上可外接设备的数量。
发明内容
为了解决上述问题，本发明提供一种基于Oculink接口的PCIE扩展方法及设备，通过将一个Oculink接口扩展成三个Oculink接口，实现对服务器主板PCIE信号的扩展，用以达到对服务器主板接口资源的合理利用的目的，从而增加服务器可外接的设备数量，并增强服务器的处理性能。
为了达到上述目的，本发明提供了一种基于Oculink接口的PCIE扩展方法，其包括PCIE信号扩展方法、复位信号扩展方法和时钟信号扩展方法，其中：
所述PCIE信号扩展方法的具体过程为：
步骤101：主Oculink接口通过Oculink线缆从服务器主板获取PCIE信号，并将两通路PCIE×4分别传输到第一PCIE Switch芯片和第二PCIE Switch芯片；
步骤102：第一PCIE Switch芯片和第二PCIE Switch芯片分别将各自对应的一通路PCIE×4扩展为三通路PCIE×4，并将得到的六通路PCIE×4传输给三个Oculink扩展接口；
所述复位信号扩展方法的具体过程为：
步骤201：主Oculink接口将从服务器主板获取的复位信号通过NMOS驱动电路分别传输到第一PCIE Switch芯片和第二PCIE Switch芯片；
步骤202：第一PCIE Switch芯片和第二PCIE Switch芯片分别将复位信号分成三路，并将得到的六路复位信号传输给三个Oculink扩展接口；以及
所述时钟信号扩展方法的具体过程为：
步骤300：第一时钟芯片和第二时钟芯片的输入端分别通过主Oculink接口获取时钟信号，并将时钟信号通过五个输出端口分别输出到第一PCIE Switch芯片、第二PCIESwitch芯片和三个Oculink扩展接口。
在本发明一实施例中，其中，步骤102中将六通路PCIE×4传输给三个Oculink扩展接口的具体过程为：
第一PCIE Switch芯片将步骤101中的一通路PCIE×4扩展为三通路PCIE×4，其中，任意两通路PCIE×4传输到第一Oculink扩展接口，余下的一通路PCIE×4传输到第二Oculink扩展接口；
第二PCIE Switch芯片将步骤101中的另一通路PCIE×4扩展为三通路PCIE×4，其中，任意两通路PCIE×4传输到第三Oculink扩展接口，余下的一通路PCIE×4传输到第二Oculink扩展接口。
在本发明一实施例中，其中，步骤202中将六路复位信号传输给三个Oculink扩展接口的具体过程为：
第一PCIE Switch芯片将复位信号分为三路，其中，任意两路复位信号传输到第一Oculink扩展接口，余下的一路复位信号传输到第二Oculink扩展接口；
第二PCIE Switch芯片将复位信号分为三路，其中，任意两路复位信号传输到第三Oculink扩展接口，余下的一路复位信号传输到第二Oculink扩展接口。
在本发明一实施例中，其中，步骤300中第一时钟芯片和第二时钟芯片输出时钟信号的具体过程为：
第一时钟芯片的任意两个输出端口将时钟信号输入到第一PCIE Switch芯片，另外三个输出端口中的任意两个将时钟信号输入到第一Oculink扩展接口，余下的一个输出端口将时钟信号输入到第二Oculink扩展接口；
第二时钟芯片的任意两个输出端口将时钟信号输入到第二PCIE Switch芯片，另外三个输出端口中的任意两个将时钟信号输入到第三Oculink扩展接口，余下的一个输出端口将时钟信号输入到第二Oculink扩展接口。
为达到上述目的，本发明还提供了一种基于Oculink接口的PCIE扩展设备，其包括：
一板卡；
至少一NMOS驱动电路，设置于所述板卡上，用于驱动复位信号；
一主Oculink接口，设置于所述板卡上，用于与服务器主板上的Oculink接口连接；
两个PCIE Switch芯片，设置于所述板卡上且每个PCIE Switch芯片均通过所述NMOS驱动电路与所述主Oculink接口连接，其分别为第一PCIE Switch芯片和第二PCIESwitch芯片；
三个Oculink扩展接口，设置于所述板卡上，其分别为第一Oculink扩展接口、第二Oculink扩展接口和第三Oculink扩展接口，其中，所述第一Oculink扩展接口与所述第一PCIE Switch芯片连接，所述第二Oculink扩展接口分别与所述第一PCIE Switch芯片和所述第二PCIE Switch芯片连接，所述第三Oculink扩展接口与所述第二PCIE Switch芯片连接；
两个时钟芯片，设置于所述板卡上，其分别为第一时钟芯片和第二时钟芯片，其中，所述第一时钟芯片分别与所述主Oculink接口、所述第一PCIE Switch芯片、所述第一Oculink扩展接口和所述第二Oculink扩展接口连接，所述第二时钟芯片分别与所述主Oculink接口、所述第二PCIE Switch芯片、所述第二Oculink扩展接口和所述第三Oculink扩展接口连接。
在本发明一实施例中，其中，所述主Oculink接口包括两通道PCIE×4。
在本发明一实施例中，其中，每个Oculink扩展接口包括两通道PCIE×4。
在本发明一实施例中，其中，每个时钟芯片包括一输入端与至少五个输出端，每个时钟芯片连接方式具体为：
每个时钟芯片的输入端均与所述主Oculink接口连接；
所述第一时钟芯片的两个输出端与所述第一PCIE Switch芯片连接，两个输出端与所述第一Oculink扩展接口连接，一个输出端与所述第二Oculink扩展接口连接；
所述第二时钟芯片的两个输出端与所述第二PCIE Switch芯片连接，两个输出端与所述第三Oculink扩展接口连接，一个输出端与所述第二Oculink扩展接口连接。
在本发明一实施例中，其中，所述主Oculink接口通过Oculink线缆与服务器主板连接。
本发明提出基于Oculink接口的PCIE扩展方法，能够实现将一个Oculink接口扩展为三个Oculink接口，与现有技术相比，能够实现对服务器主板接口资源合理利用，提高主板利用率，增加服务器可外接设备的数量，增强服务器处理性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例的扩展方法的配置示意图；
图2为本发明一实施例的扩展设备架构图。
附图标记说明：10-板卡；101-主Oculink接口；1011、1012-NMOS驱动电路；1021-PCIE Switch芯片1；1022-PCIE Switch芯片2；1031-时钟芯片1；1032-时钟芯片2；1041-Oculink扩展接口1；1042-Oculink扩展接口2；1043-Oculink扩展接口3。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明一实施例的扩展方法的配置示意图，如图1所示，本实施例提供了一种基于Oculink接口的PCIE扩展方法，其包括PCIE信号扩展方法、复位信号(RST)扩展方法和时钟信号(CLK)扩展方法，其中：
PCIE信号扩展方法的具体过程为：
步骤101：主Oculink接口(Oculink Connector)(101)通过Oculink线缆(Cable)从服务器主板获取PCIE信号，并将两通路(Lane)PCIE×4分别传输到两个PCIE Switch芯片(即PCIE扩展、交换芯片)(1021和1022)，即其中一通路(Lane)PCIE×4传输到PCIE Switch芯片1(1021)，另一通路(Lane)PCIE×4传输到PCIE Switch芯片2(1022)；
步骤102：每个PCIE Switch芯片(1021和1022)分别将各自对应的一通路(Lane)PCIE×4扩展为三通路(Lane)PCIE×4，并将得到的六通路(Lane)PCIE×4传输给三个Oculink扩展接口(1041、1042和1043)；
在本实施例中，其中，步骤102中的将六通路(Lane)PCIE×4传输给三个Oculink扩展接口(1041、1042和1043)的具体过程为：
PCIE Switch芯片1(1021)将步骤101中的一通路(Lane)PCIE×4扩展为三通路(Lane)PCIE×4，其中，任意两通路(Lane)PCIE×4传输到Oculink扩展接口1(1041)，余下的一通路(Lane)PCIE×4传输到Oculink扩展接口2(1042)；
PCIE Switch芯片2(1022)将步骤101中的另一通路(Lane)PCIE×4扩展为三通路(Lane)PCIE×4，其中，任意两通路(Lane)PCIE×4传输到Oculink扩展接口3(1043)，余下的一通路(Lane)PCIE×4传输到Oculink扩展接口2(1042)。
复位信号(RST)扩展方法的具体过程为：
步骤201：主Oculink接口(Oculink Connector)(101)将从服务器主板获取的复位信号(RST)通过NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)驱动电路(1011和1012)分别传输到两个PCIE Switch芯片(1021和1022)；
步骤202：每个PCIE Switch芯片(1021和1022)将复位信号(RST)分成三路，并将得到的六路复位信号(RST)传输给三个Oculink扩展接口(1041、1042和1043)；
在本实施例中，其中，步骤202中的将六路复位信号(RST)传输给三个Oculink扩展接口(1041、1042和1043)的具体过程为：
PCIE Switch芯片1(1021)将复位信号(RST)分为三路，其中，任意两路复位信号(RST)传输到Oculink扩展接口1(1041)，余下的一路复位信号(RST)传输到Oculink扩展接口2(1042)；
PCIE Switch芯片2(1022)将复位信号(RST)分为三路，其中，任意两路复位信号(RST)传输到Oculink扩展接口3(1043)，余下的一路复位信号(RST)传输到Oculink扩展接口2(1042)。
时钟信号(CLK)扩展方法的具体过程为：
步骤300：两个时钟芯片(1031和1032)的输入端分别通过主Oculink接口(101)获取时钟信号(CLK)，并将时钟信号(CLK)通过五个输出端口(5Port Output)分别输出到两个PCIE Switch芯片(1021和1022)和三个Oculink扩展接口(1041、1042和1043)。
在本实施例中，其中，步骤300中两个时钟芯片(1031和1032)输出时钟信号(CLK)的具体过程为：
时钟芯片1(1031)的任意两个输出端口将时钟信号(CLK)输入到PCIE Switch芯片1(1021)，另外三个输出端口中的任意两个将时钟信号(CLK)输入到Oculink扩展接口1(1041)，余下的一个输出端口将时钟信号(CLK)输入到Oculink扩展接口2(1042)；
时钟芯片2(1032)的任意两个输出端口将时钟信号(CLK)输入到PCIE Switch芯片2(1022)，另外三个输出端口中的任意两个将时钟信号(CLK)输入到Oculink扩展接口3(1043)，余下的一个输出端口将时钟信号(CLK)输入到Oculink扩展接口2(1042)。
通过本实施例的扩展，主Oculink接口(101)的两通路(Lane)PCIE×4分别通过两个PCIE Switch芯片扩展为六通路(Lane)PCIE×4，扩展后的每两通路(Lane)PCIE×4又集成到一个Oculink扩展接口，这样每个Oculink扩展接口也包括两通路(Lane)PCIE×4；同时，时钟信号既确保了每个PCIE Switch芯片的需要，也确保了每个Oculink扩展接口上的每一通路(Lane)PCIE×4对应有一个时钟信号，从而实现一个Oculink接口扩展为三个Oculink接口，以供更多硬件设备接入。
实施例二
图2为本发明一实施例的扩展设备架构图，如图2所示，本实施例提供一种基于Oculink接口的PCIE扩展设备，其包括：
一板卡(10)；
至少一NMOS驱动电路(1011和1012)，设置于板卡(10)上，用于驱动复位信号(RTS)；
一主Oculink接口(101)，设置于板卡(10)上，用于与服务器主板上的Oculink接口连接；
两个PCIE Switch芯片，设置于板卡(10)上，且每个PCIE Switch芯片均通过NMOS驱动电路(1011和1012)与主Oculink接口(101)连接，其分别为PCIE Switch芯片1(1021)和PCIE Switch芯片2(1022)；
三个Oculink扩展接口，设置于板卡(10)上，其分别为Oculink扩展接口1(1041)、Oculink扩展接口2(1042)和Oculink扩展接口3(1043)，其中，Oculink扩展接口1(1041)与PCIE Switch芯片1(1021)连接，Oculink扩展接口2(1042)分别与PCIE Switch芯片1(1021)和PCIE Switch芯片2(1022)连接，Oculink扩展接口3(1043)与PCIE Switch芯片2(1022)连接；
两个时钟芯片，设置于板卡(10)上，其分别为时钟芯片1(1031)和时钟芯片2(1032)，其中，时钟芯片1(1031)分别与主Oculink接口(101)、PCIE Switch芯片1(1021)、Oculink扩展接口1(1041)和Oculink扩展接口2(1042)连接，时钟芯片2(1032)分别与主Oculink接口(101)、PCIE Switch芯片2(1022)、Oculink扩展接口2(1042)和Oculink扩展接口3(1043)连接。
在本实施例中，其中，主Oculink接口(101)至少包括两通道(Lane)PCIE×4。
在本实施例中，其中，每个Oculink扩展接口包括两通道(Lane)PCIE×4。
在本实施例中，其中，每个时钟芯片包括一输入端与至少五个输出端，每个时钟芯片连接方式具体为：
每个时钟芯片的输入端与主Oculink接口(101)连接；
时钟芯片1(1031)的两个输出端与PCIE Switch芯片1(1021)连接，两个输出端与Oculink扩展接口1(1041)连接，一个输出端与Oculink扩展接口2(1042)连接；
时钟芯片2(1032)的两个输出端与PCIE Switch芯片2(1022)连接，两个输出端与Oculink扩展接口3(1043)连接，一个输出端与Oculink扩展接口2(1042)连接。
在本实施例中，其中，主Oculink接口(101)通过Oculink线缆(Cable)与服务器主板连接，其中，Oculink线缆的长度可根据需求定制，本实施例不对其长度进行限定，以满足可以根据实际情况与不同接口的匹配需求，具有较高的灵活度。
本发明提出基于Oculink接口的PCIE扩展方法，能够实现将一个Oculink接口扩展为三个Oculink接口，与现有技术相比，能够实现对服务器主板接口资源合理利用，提高主板利用率，增加服务器可外接设备的数量，增强服务器处理性能。
本领域普通技术人员可以理解：附图只是一个实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
本领域普通技术人员可以理解：实施例中的装置中的模块可以按照实施例描述分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (9)
1.一种基于Oculink接口的PCIE扩展方法，其特征在于，包括PCIE信号扩展方法、复位信号扩展方法和时钟信号扩展方法，其中：
所述PCIE信号扩展方法的具体过程为：
步骤101：主Oculink接口通过Oculink线缆从服务器主板获取PCIE信号，并将两通路PCIE×4分别传输到第一PCIE Switch芯片和第二PCIE Switch芯片；
步骤102：第一PCIE Switch芯片和第二PCIE Switch芯片分别将各自对应的一通路PCIE×4扩展为三通路PCIE×4，并将得到的六通路PCIE×4传输给三个Oculink扩展接口；
所述复位信号扩展方法的具体过程为：
步骤201：主Oculink接口将从服务器主板获取的复位信号通过NMOS驱动电路分别传输到第一PCIE Switch芯片和第二PCIE Switch芯片；
步骤202：第一PCIE Switch芯片和第二PCIE Switch芯片分别将复位信号分成三路，并将得到的六路复位信号传输给三个Oculink扩展接口；以及
所述时钟信号扩展方法的具体过程为：
步骤300：第一时钟芯片和第二时钟芯片的输入端分别通过主Oculink接口获取时钟信号，并将时钟信号通过五个输出端口分别输出到第一PCIE Switch芯片、第二PCIE Switch芯片和三个Oculink扩展接口。
2.根据权利要求1所述的扩展方法，其特征在于，步骤102中将六通路PCIE×4传输给三个Oculink扩展接口的具体过程为：
第一PCIE Switch芯片将步骤101中的一通路PCIE×4扩展为三通路PCIE×4，其中，任意两通路PCIE×4传输到第一Oculink扩展接口，余下的一通路PCIE×4传输到第二Oculink扩展接口；
第二PCIE Switch芯片将步骤101中的另一通路PCIE×4扩展为三通路PCIE×4，其中，任意两通路PCIE×4传输到第三Oculink扩展接口，余下的一通路PCIE×4传输到第二Oculink扩展接口。
3.根据权利要求1所述的扩展方法，其特征在于，步骤202中将六路复位信号传输给三个Oculink扩展接口的具体过程为：
第一PCIE Switch芯片将复位信号分为三路，其中，任意两路复位信号传输到第一Oculink扩展接口，余下的一路复位信号传输到第二Oculink扩展接口；
第二PCIE Switch芯片将复位信号分为三路，其中，任意两路复位信号传输到第三Oculink扩展接口，余下的一路复位信号传输到第二Oculink扩展接口。
4.根据权利要求1所述的扩展方法，其特征在于，步骤300中第一时钟芯片和第二时钟芯片输出时钟信号的具体过程为：
第一时钟芯片的任意两个输出端口将时钟信号输入到第一PCIE Switch芯片，另外三个输出端口中的任意两个将时钟信号输入到第一Oculink扩展接口，余下的一个输出端口将时钟信号输入到第二Oculink扩展接口；
第二时钟芯片的任意两个输出端口将时钟信号输入到第二PCIE Switch芯片，另外三个输出端口中的任意两个将时钟信号输入到第三Oculink扩展接口，余下的一个输出端口将时钟信号输入到第二Oculink扩展接口。
5.一种基于Oculink接口的PCIE扩展设备，用于实现权利要求1～4任一项的扩展方法，其特征在于，包括：
一板卡；
至少一NMOS驱动电路，设置于所述板卡上，用于驱动复位信号；
一主Oculink接口，设置于所述板卡上，用于与服务器主板上的Oculink接口连接；
两个PCIE Switch芯片，设置于所述板卡上且每个PCIE Switch芯片均通过所述NMOS驱动电路与所述主Oculink接口连接，其分别为第一PCIE Switch芯片和第二PCIE Switch芯片；
三个Oculink扩展接口，设置于所述板卡上，其分别为第一Oculink扩展接口、第二Oculink扩展接口和第三Oculink扩展接口，其中，所述第一Oculink扩展接口与所述第一PCIE Switch芯片连接，所述第二Oculink扩展接口分别与所述第一PCIE Switch芯片和所述第二PCIE Switch芯片连接，所述第三Oculink扩展接口与所述第二PCIE Switch芯片连接；
两个时钟芯片，设置于所述板卡上，其分别为第一时钟芯片和第二时钟芯片，其中，所述第一时钟芯片分别与所述主Oculink接口、所述第一PCIE Switch芯片、所述第一Oculink扩展接口和所述第二Oculink扩展接口连接，所述第二时钟芯片分别与所述主Oculink接口、所述第二PCIE Switch芯片、所述第二Oculink扩展接口和所述第三Oculink扩展接口连接。
6.根据权利要求5所述的扩展设备，其特征在于，所述主Oculink接口包括两通道PCIE×4。
7.根据权利要求5所述的扩展设备，其特征在于，每个Oculink扩展接口包括两通道PCIE×4。
8.根据权利要求5所述的扩展设备，其特征在于，每个时钟芯片包括一输入端与至少五个输出端，每个时钟芯片连接方式具体为：
每个时钟芯片的所述输入端均与所述主Oculink接口连接；
所述第一时钟芯片的两个输出端与所述第一PCIE Switch芯片连接，两个输出端与所述第一Oculink扩展接口连接，一个输出端与所述第二Oculink扩展接口连接；
所述第二时钟芯片的两个输出端与所述第二PCIE Switch芯片连接，两个输出端与所述第三Oculink扩展接口连接，一个输出端与所述第二Oculink扩展接口连接。
9.根据权利要求5所述的扩展设备，其特征在于，所述主Oculink接口通过Oculink线缆与服务器主板连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110339873.5A CN113032316B (zh) | 2021-03-30 | 2021-03-30 | 一种基于Oculink接口的PCIE扩展方法及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110339873.5A CN113032316B (zh) | 2021-03-30 | 2021-03-30 | 一种基于Oculink接口的PCIE扩展方法及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113032316A CN113032316A (zh) | 2021-06-25 |
| CN113032316B true CN113032316B (zh) | 2023-11-17 |
Family
ID=76453025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110339873.5A Active CN113032316B (zh) | 2021-03-30 | 2021-03-30 | 一种基于Oculink接口的PCIE扩展方法及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113032316B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108959154A (zh) * | 2018-09-20 | 2018-12-07 | 郑州云海信息技术有限公司 | 一种pcie扩展卡和pcie扩展系统 |
| CN210954867U (zh) * | 2019-12-27 | 2020-07-07 | 深圳嘉华众力科技有限公司 | 一种u.2硬盘转接卡 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109189203B (zh) * | 2018-08-15 | 2021-07-30 | 英业达科技有限公司 | 服务器节电系统及其节电方法 |
-
2021
- 2021-03-30 CN CN202110339873.5A patent/CN113032316B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108959154A (zh) * | 2018-09-20 | 2018-12-07 | 郑州云海信息技术有限公司 | 一种pcie扩展卡和pcie扩展系统 |
| CN210954867U (zh) * | 2019-12-27 | 2020-07-07 | 深圳嘉华众力科技有限公司 | 一种u.2硬盘转接卡 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113032316A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3032427B1 (en) | Peripheral component interconnect express (pcie) card having multiple pcie connectors | |
| US20050270298A1 (en) | Daughter card approach to employing multiple graphics cards within a system | |
| CN110321313B (zh) | 可配置接口卡 | |
| US20060294279A1 (en) | Mechanism for peripheral component interconnect express (PCIe) connector multiplexing | |
| TWI603202B (zh) | 具有通道資源重定向的設備及系統 | |
| US20070032100A1 (en) | Replaceable input/output interface for circuit board | |
| US10010007B2 (en) | Multi-slot plug-in card | |
| US11269803B1 (en) | Method and system for processor interposer to expansion devices | |
| KR20150109209A (ko) | 반도체 장치 | |
| US10203961B2 (en) | BIOS control method for PCI-E lane | |
| CN212135411U (zh) | 一种io模组及ocp转接板 | |
| CN110554983A (zh) | 交换电路板 | |
| US10248605B2 (en) | Bidirectional lane routing | |
| CN113032316B (zh) | 一种基于Oculink接口的PCIE扩展方法及设备 | |
| CN110554990A (zh) | 兼容pcie与sata线路的主板电路 | |
| TWI714243B (zh) | Usb積體電路 | |
| EP3637270A1 (en) | External electrical connector and computer system | |
| CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
| CN113032317B (zh) | 一种基于服务器pcie信号扩展的方法及设备 | |
| CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
| JP2008171291A (ja) | 高速シリアルインタフェース対応の配線方式 | |
| CN215298229U (zh) | 主板及电子设备 | |
| KR100871835B1 (ko) | 메모리 시스템 및 메모리 시스템의 신호전송 방법 | |
| CN114024857A (zh) | 带宽切换电路、系统及电子设备 | |
| CN116598855A (zh) | 一种连接器、主板及计算设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 711c, 7 / F, block a, building 1, yard 19, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing 102600 Patentee after: Beijing Zhongke Flux Technology Co.,Ltd. Address before: Room 711c, 7 / F, block a, building 1, yard 19, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing 102600 Patentee before: Beijing Ruixin high throughput technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |