JP2008171291A - 高速シリアルインタフェース対応の配線方式 - Google Patents
高速シリアルインタフェース対応の配線方式 Download PDFInfo
- Publication number
- JP2008171291A JP2008171291A JP2007005302A JP2007005302A JP2008171291A JP 2008171291 A JP2008171291 A JP 2008171291A JP 2007005302 A JP2007005302 A JP 2007005302A JP 2007005302 A JP2007005302 A JP 2007005302A JP 2008171291 A JP2008171291 A JP 2008171291A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- serial interface
- speed serial
- connector
- connectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】チップセットからコネクタへのＰＣＩ−ＥＸＰＲＥＳＳ接続配線では、×８コネ
クタであっても、×４用コネクタと共用するため、×４の接続配線しかされていないもの
があり、ＰＣＩ−ＥＸＰＲＥＳＳの性能を十分に発揮できていない。
【解決手段】本発明においては、チップセットと×８コネクタの間に、２股バススイッチ
を基板上に配置し、２股バススイッチを中心に３つの×４の配線接続を行う。１つ目の×
８コネクタにカードの接続有無によって基板上に設置された２股バス・スイッチを動的に
切り替えることによって×４の２スロット構成または×８の１スロットの接続構成を実現
する。
【選択図】図２
クタであっても、×４用コネクタと共用するため、×４の接続配線しかされていないもの
があり、ＰＣＩ−ＥＸＰＲＥＳＳの性能を十分に発揮できていない。
【解決手段】本発明においては、チップセットと×８コネクタの間に、２股バススイッチ
を基板上に配置し、２股バススイッチを中心に３つの×４の配線接続を行う。１つ目の×
８コネクタにカードの接続有無によって基板上に設置された２股バス・スイッチを動的に
切り替えることによって×４の２スロット構成または×８の１スロットの接続構成を実現
する。
【選択図】図２
Description
本発明は、パーソナルコンピュータ及びサーバ分野におけるシリアルデータ転送インタ
フェースに対応する配線方式に関する。
フェースに対応する配線方式に関する。
一般にパーソナルコンピュータ及びサーバとの入出力装置（ハードディスクなど）のデ
バイス間のインタフェースにＰＣＩバスなどが使用されているが転送レートが低く、最近
ではＰＣＩバスに代わる高速シリアルインタフェースが使用されている。特にＰＣＩバス
方式の後継規格にあたるＰＣＩ−Ｅｘｐｒｅｓｓを用いた高速シリアルインタフェースが
実用化されている。
バイス間のインタフェースにＰＣＩバスなどが使用されているが転送レートが低く、最近
ではＰＣＩバスに代わる高速シリアルインタフェースが使用されている。特にＰＣＩバス
方式の後継規格にあたるＰＣＩ−Ｅｘｐｒｅｓｓを用いた高速シリアルインタフェースが
実用化されている。
ＰＣＩ−Ｅｘｐｒｅｓｓ用の接続コネクタには、主なものだけで３種類あり×４用コネ
クタ及び×８コネクタ、×１６用コネクタとある。チップセットからコネクタには接続配
線があるが×８コネクタにおいては、×４用コネクタと共用できるため見かけ上×８コネ
クタがあっても×４の接続配線しかされていないのもある。また、×１６コネクタも下位
互換性を継承している。例えば×８用コネクタが２つ用意されたとしても配線が×４の場
合に×８用のＰＣＩ−Ｅｘｐｒｅｓｓカードを接続しても×４の性能しか引き出すことは
できない。
クタ及び×８コネクタ、×１６用コネクタとある。チップセットからコネクタには接続配
線があるが×８コネクタにおいては、×４用コネクタと共用できるため見かけ上×８コネ
クタがあっても×４の接続配線しかされていないのもある。また、×１６コネクタも下位
互換性を継承している。例えば×８用コネクタが２つ用意されたとしても配線が×４の場
合に×８用のＰＣＩ−Ｅｘｐｒｅｓｓカードを接続しても×４の性能しか引き出すことは
できない。
本発明の目的は、２つの×８コネクタがあった場合に片方に×８対応のＰＣＩ−Ｅｘｐ
ｒｅｓｓカードを接続してもハードウェアが自動的に認識し、最適な接続配線に切り替え
ることである。
ｒｅｓｓカードを接続してもハードウェアが自動的に認識し、最適な接続配線に切り替え
ることである。
チップセットとコネクタ間に設置されるバス・スイッチとして、接続を動的に変更可能
な２股バス・スイッチを使用することによりハードウェアの電源投入後にＢＩＯＳがスロ
ットの低い番号よりコネクタに接続されているＰＣＩ−Ｅｘｐｒｅｓｓカードを自動認識
し２股バス・スイッチを切り替える。
な２股バス・スイッチを使用することによりハードウェアの電源投入後にＢＩＯＳがスロ
ットの低い番号よりコネクタに接続されているＰＣＩ−Ｅｘｐｒｅｓｓカードを自動認識
し２股バス・スイッチを切り替える。
本発明により、コネクタに接続されたＰＣＩ−Ｅｘｐｒｅｓｓカードの性能を最大限発
揮することができる。
揮することができる。
本発明を実施するための最良の形態について説明する。
[チップセットの概要]
パーソナルコンピュータまたはサーバ内部にあるマザーボード（基盤）に配置されてい
る。チップセットは、ＣＰＵ（中央演算処理装置）やメモリ（半導体素子を利用した記憶
装置）、拡張カードなどの間のデータ受け渡しを管理する一連の回路郡を指す。ＰＣＩバ
スを制御するチップセットをＰＣＩチップセットと呼ばれている。ＰＣＩチップセットは
、周辺装置との間を結ぶバス（データ伝送路）により配線されている。
[ＰＣＩ−Ｅｘｐｒｅｓｓ規格の概要]
まず、本実施の形態は高速シリアルバスの一つであるＰＣＩ−Ｅｘｐｒｅｓｓ(登録商
標)に準拠するものであり、本実施の形態の前提としては当該ＰＣＩ−Ｅｘｐｒｅｓｓ規
格の概要について説明する。高速シリアルバスとは、１本の伝送路を用いてシリアル（直
列）伝送により高速（１００Ｍｂｐｓ程度以上）にデータをやり取りすることができるイ
ンタフェースを意味する。ＰＣＩ−Ｅｘｐｒｅｓｓは、ＰＣＩの後継規格としてコンピュ
ータ全般に通用する標準拡張バスとして規格化されたバスであり、概略的には、低電圧差
動信号伝送、歩印ツーポイントで送受信独立の通信チャネル、パケット化されたスプリッ
トトランザクション、リンク構成の違いによる高いスケーラビリティなどの特徴を持つ。
[ＰＣＩ−Ｅｘｐｒｅｓｓの構成要素]
ポート（Ｐｏｒｔ）／レーン（Ｌａｎｅ）／リンク（Ｌｉｎｋ）
図４に物理層の構造を示す。ポートは、物理的に同一半導体内にあり、リンクを形成す
るトランスミッタ／レシーバの集合で、論理的にはコンポーネント間を１対１で接続（ポ
イント・ツー・ポイント）するインタフェースを意味する、転送レートは、片方向２．５
Ｇｂｐｓとされている（将来的には、５Ｇｂｐｓや１０Ｇｂｐｓが想定されている）。レ
ーンは、例えば０．８Ｖの差動信号ペアのセットで、送信側の信号ペア（２本）、受信側
のペア（２本）からなる。リンクは、２つのポートとその間を結ぶレーン（通信チャンネ
ル）の集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「×
Ｎリンク」はＮ本のレーンから構成され、現在の規格では、Ｎ＝１，２，４，８，１６，
３２が定義されている。図示例は、×４リンク例である。
[チップセットの概要]
パーソナルコンピュータまたはサーバ内部にあるマザーボード（基盤）に配置されてい
る。チップセットは、ＣＰＵ（中央演算処理装置）やメモリ（半導体素子を利用した記憶
装置）、拡張カードなどの間のデータ受け渡しを管理する一連の回路郡を指す。ＰＣＩバ
スを制御するチップセットをＰＣＩチップセットと呼ばれている。ＰＣＩチップセットは
、周辺装置との間を結ぶバス（データ伝送路）により配線されている。
[ＰＣＩ−Ｅｘｐｒｅｓｓ規格の概要]
まず、本実施の形態は高速シリアルバスの一つであるＰＣＩ−Ｅｘｐｒｅｓｓ(登録商
標)に準拠するものであり、本実施の形態の前提としては当該ＰＣＩ−Ｅｘｐｒｅｓｓ規
格の概要について説明する。高速シリアルバスとは、１本の伝送路を用いてシリアル（直
列）伝送により高速（１００Ｍｂｐｓ程度以上）にデータをやり取りすることができるイ
ンタフェースを意味する。ＰＣＩ−Ｅｘｐｒｅｓｓは、ＰＣＩの後継規格としてコンピュ
ータ全般に通用する標準拡張バスとして規格化されたバスであり、概略的には、低電圧差
動信号伝送、歩印ツーポイントで送受信独立の通信チャネル、パケット化されたスプリッ
トトランザクション、リンク構成の違いによる高いスケーラビリティなどの特徴を持つ。
[ＰＣＩ−Ｅｘｐｒｅｓｓの構成要素]
ポート（Ｐｏｒｔ）／レーン（Ｌａｎｅ）／リンク（Ｌｉｎｋ）
図４に物理層の構造を示す。ポートは、物理的に同一半導体内にあり、リンクを形成す
るトランスミッタ／レシーバの集合で、論理的にはコンポーネント間を１対１で接続（ポ
イント・ツー・ポイント）するインタフェースを意味する、転送レートは、片方向２．５
Ｇｂｐｓとされている（将来的には、５Ｇｂｐｓや１０Ｇｂｐｓが想定されている）。レ
ーンは、例えば０．８Ｖの差動信号ペアのセットで、送信側の信号ペア（２本）、受信側
のペア（２本）からなる。リンクは、２つのポートとその間を結ぶレーン（通信チャンネ
ル）の集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「×
Ｎリンク」はＮ本のレーンから構成され、現在の規格では、Ｎ＝１，２，４，８，１６，
３２が定義されている。図示例は、×４リンク例である。
本発明の実施例として図面を参照して説明する。
従来の方式（図１）おいては、チップセット（１１１）からデバイス間の通信速度の帯
域幅を拡張するために×１（１１９）を４つに束ねた×４配線（１１２）を用いている。
図中に示す×４配線は、×４を１つに纏め省略図にする。チップセット（１１１）から×
４（１１２，１１５）を２つに束ねて×８（１１３）として使用できるように設計されて
いる。×８（１１３）用のＰＣＩ−Ｅｘｐｒｅｓｓカードを使用する場合は、×８コネク
タ（マザーボードに配置された入出力用デバイス接続できるカードの差し込み口を示す）
が２分割されているので各々に配線する必要がある。配線するためには、×８レーン（１
１３）を２分割（１１２，１１５）し、１つ目の×４配線（１１２）をバス・スイッチ（
１１６）を経由して×８用コネクタ（１１８，１１４）に配線する。２つ目は、×４配線
（１１５）を×８コネクタ（１１８，１１７）に配線することにより通信速度の帯域幅拡
張に対応したＰＣＩ−Ｅｘｐｒｅｓｓカードが使用できる様になる。×８コネクタ（１１
８）に×８（１１３）の配線がされている場合は、×１／×２／×４／×８のボードを実
装することができる。また、チップセットと×８コネクタ（１１８）間に配置されている
バス・スイッチ（１１６）は、Ｈｏｔ−Ｐｌｕｇをサポートするために配線中間上に接続
されている。また、×４／×８の配線する場合の条件として等長配線するように標準化さ
れている。
域幅を拡張するために×１（１１９）を４つに束ねた×４配線（１１２）を用いている。
図中に示す×４配線は、×４を１つに纏め省略図にする。チップセット（１１１）から×
４（１１２，１１５）を２つに束ねて×８（１１３）として使用できるように設計されて
いる。×８（１１３）用のＰＣＩ−Ｅｘｐｒｅｓｓカードを使用する場合は、×８コネク
タ（マザーボードに配置された入出力用デバイス接続できるカードの差し込み口を示す）
が２分割されているので各々に配線する必要がある。配線するためには、×８レーン（１
１３）を２分割（１１２，１１５）し、１つ目の×４配線（１１２）をバス・スイッチ（
１１６）を経由して×８用コネクタ（１１８，１１４）に配線する。２つ目は、×４配線
（１１５）を×８コネクタ（１１８，１１７）に配線することにより通信速度の帯域幅拡
張に対応したＰＣＩ−Ｅｘｐｒｅｓｓカードが使用できる様になる。×８コネクタ（１１
８）に×８（１１３）の配線がされている場合は、×１／×２／×４／×８のボードを実
装することができる。また、チップセットと×８コネクタ（１１８）間に配置されている
バス・スイッチ（１１６）は、Ｈｏｔ−Ｐｌｕｇをサポートするために配線中間上に接続
されている。また、×４／×８の配線する場合の条件として等長配線するように標準化さ
れている。
本発明においては、チップセット（１１１）から×８コネクタ（１１８）間に２股バス
・スイッチ（２２２）を基板（１２０）上に配置し、２股バス・スイッチ（２２２）を中
心に３つの×４（１１２，２２４，２２５）の配線接続を行う。１つ目は、チップセット
（１１１）から２股バス・スイッチ（２２２）に配線を接続する。２つ目は、２股バス・
スイッチ（２２２）から×４（１１２）をスロット番号：０のコネクタ上部（１１４）に
配線を接続する。３つ目は、２股バス・スイッチ（２２２）から×４（２２５）をスロッ
ト番号１コネクタ下部（２２６）に配線を接続する。この場合において（１１２，２２４
）と（２２５，２２６）と（２２７，２２９）は従来の方式と同様に等長で配線を行わな
ければならない。等長配線を施さない場合は、十分に性能を発揮することができない。
・スイッチ（２２２）を基板（１２０）上に配置し、２股バス・スイッチ（２２２）を中
心に３つの×４（１１２，２２４，２２５）の配線接続を行う。１つ目は、チップセット
（１１１）から２股バス・スイッチ（２２２）に配線を接続する。２つ目は、２股バス・
スイッチ（２２２）から×４（１１２）をスロット番号：０のコネクタ上部（１１４）に
配線を接続する。３つ目は、２股バス・スイッチ（２２２）から×４（２２５）をスロッ
ト番号１コネクタ下部（２２６）に配線を接続する。この場合において（１１２，２２４
）と（２２５，２２６）と（２２７，２２９）は従来の方式と同様に等長で配線を行わな
ければならない。等長配線を施さない場合は、十分に性能を発揮することができない。
本発明のハードウェア制御としては、図２および図３を用いて説明する。ハードウェア
に電源が投入された時（３３１）に、始めにハードウェアが２股バス・スイッチで×４（
１１２）と×４（２２４）を接続して×８コネクタ（１１８）の上部（１１４）にＰＣＩ
−Ｅｘｐｒｅｓｓカードが接続されているかを電圧にて判定（３３２）を行う。ＰＣＩ−
Ｅｘｐｒｅｓｓカードが接続されている場合は、×４の２スロット構成（３３３）となる
。次にスロット番号０にＰＣＩ−Ｅｘｐｒｅｓｓが接続されていない場合は、２股バス・
スイッチ（２２２）において×４（２２４）から接続を×４（２２５）に切り替えて×８
コネクタの下部（２２６）に接続して、×８の１スロット構成（３３４）となる。
に電源が投入された時（３３１）に、始めにハードウェアが２股バス・スイッチで×４（
１１２）と×４（２２４）を接続して×８コネクタ（１１８）の上部（１１４）にＰＣＩ
−Ｅｘｐｒｅｓｓカードが接続されているかを電圧にて判定（３３２）を行う。ＰＣＩ−
Ｅｘｐｒｅｓｓカードが接続されている場合は、×４の２スロット構成（３３３）となる
。次にスロット番号０にＰＣＩ−Ｅｘｐｒｅｓｓが接続されていない場合は、２股バス・
スイッチ（２２２）において×４（２２４）から接続を×４（２２５）に切り替えて×８
コネクタの下部（２２６）に接続して、×８の１スロット構成（３３４）となる。
パーソナルコンピュータ及びサーバ分野におけるシリアルデータ転送インタフェースに対
応する配線方式に関する。
応する配線方式に関する。
１１１…チップセット、１１２…×４レーン、１１３…×８レーン、１１４…×８用コ
ネクタ上部、１１５…×４レーン、１１６…Ｈｏｔ Ｐｌｕｇ対応バス・スイッチ、１１
７…×８用コネクタ下部、１１８…×８用コネクタ、１１９…×１レーン、１２０…マザ
ーボード、２２１…２股バス・スイッチ、２２２…×４レーン、２２３…×４レーン、２
２４…スロット番号：１の×８用コネクタ下部、２２５…×４レーン、２２６…×４レー
ン、３３１…ハードウェア電源投入、３３２…デバイス認識判定、３３３…×４の２スロ
ット構成、３３４…×８の１スロット構成、５１１…×４対応ＰＣＩ−Ｅｘｐｒｅｓｓカ
ード、５１２…×８対応ＰＣＩ−Ｅｘｐｒｅｓｓカード。
ネクタ上部、１１５…×４レーン、１１６…Ｈｏｔ Ｐｌｕｇ対応バス・スイッチ、１１
７…×８用コネクタ下部、１１８…×８用コネクタ、１１９…×１レーン、１２０…マザ
ーボード、２２１…２股バス・スイッチ、２２２…×４レーン、２２３…×４レーン、２
２４…スロット番号：１の×８用コネクタ下部、２２５…×４レーン、２２６…×４レー
ン、３３１…ハードウェア電源投入、３３２…デバイス認識判定、３３３…×４の２スロ
ット構成、３３４…×８の１スロット構成、５１１…×４対応ＰＣＩ−Ｅｘｐｒｅｓｓカ
ード、５１２…×８対応ＰＣＩ−Ｅｘｐｒｅｓｓカード。
Claims (4)
- 高速シリアルインタフェース接続の拡張カードを搭載するコネクタを複数有するパーソ
ナルコンピュータまたはサーバにおいて、当該高速シリアルインタフェースを制御するＬ
ＳＩと当該高速シリアルインタフェース対応のコネクタ間を接続する高速シリアルインタ
フェースの配線上に、２股バススイッチを有し、当該２股バススイッチから上記複数のコ
ネクタにいずれかに選択的に高速シリアルインタフェースを接続可能な配線を含むことを
特徴とする配線方式。 - 請求項１の配線方式であって、上記２股バススイッチから、上記複数のコネクタへの配
線が全て等長配線であることを特徴とする配線方式。 - 請求項１の配線方式であって、高速シリアルインタフェースとして複数レーン接続を構
成できるインタフェースが使用されており、上記２股バススイッチから複数のコネクタへ
の配線が、コネクタ毎に複数レーン接続上の異なるレーン位置に接続されることを特徴と
する配線方式。 - 高速シリアルインタフェース接続の拡張カードを搭載するコネクタを複数有するパーソ
ナルコンピュータまたはサーバであって、高速シリアルインタフェースとして複数レーン
接続を構成できるインタフェースが使用されており、当該高速シリアルインタフェースを
制御するＬＳＩと当該高速シリアルインタフェース対応のコネクタ間を接続する高速シリ
アルインタフェースの配線上に２股バススイッチを有し、上記２股バススイッチから複数
のコネクタへの配線が、コネクタ毎に複数レーン接続上の異なるレーン位置に接続される
配線を含むことを特徴とするシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007005302A JP2008171291A (ja) | 2007-01-15 | 2007-01-15 | 高速シリアルインタフェース対応の配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007005302A JP2008171291A (ja) | 2007-01-15 | 2007-01-15 | 高速シリアルインタフェース対応の配線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008171291A true JP2008171291A (ja) | 2008-07-24 |
Family
ID=39699314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007005302A Pending JP2008171291A (ja) | 2007-01-15 | 2007-01-15 | 高速シリアルインタフェース対応の配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008171291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010079383A (ja) * | 2008-09-24 | 2010-04-08 | Nec Corp | 情報処理装置、モジュール、及び通信リンクの形成方法 |
| US9501438B2 (en) | 2013-01-15 | 2016-11-22 | Fujitsu Limited | Information processing apparatus including connection port to be connected to device, device connection method, and non-transitory computer-readable recording medium storing program for connecting device to information processing apparatus |
-
2007
- 2007-01-15 JP JP2007005302A patent/JP2008171291A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010079383A (ja) * | 2008-09-24 | 2010-04-08 | Nec Corp | 情報処理装置、モジュール、及び通信リンクの形成方法 |
| US9501438B2 (en) | 2013-01-15 | 2016-11-22 | Fujitsu Limited | Information processing apparatus including connection port to be connected to device, device connection method, and non-transitory computer-readable recording medium storing program for connecting device to information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10817443B2 (en) | Configurable interface card | |
| US20050270298A1 (en) | Daughter card approach to employing multiple graphics cards within a system | |
| US8423695B2 (en) | Dual PCI-X/PCI-E card | |
| US8341326B2 (en) | Software layer for communication between RS-232 to I2C translation IC and a host | |
| US10282341B2 (en) | Method, apparatus and system for configuring a protocol stack of an integrated circuit chip | |
| TWI603202B (zh) | 具有通道資源重定向的設備及系統 | |
| US20150347345A1 (en) | Gen3 pci-express riser | |
| US20130080825A1 (en) | Cable redundancy and failover for multi-lane pci express io interconnections | |
| US9910814B2 (en) | Method, apparatus and system for single-ended communication of transaction layer packets | |
| US20100284451A1 (en) | Mac and phy interface arrangement | |
| US8015341B2 (en) | Communications device and method for configuring a communication port depending on a direction condition of a remote device communicatively coupled to the communications port | |
| US11269803B1 (en) | Method and system for processor interposer to expansion devices | |
| CN110554983A (zh) | 交换电路板 | |
| TW201635156A (zh) | 雙向通道路由 | |
| US20090228628A1 (en) | Multi-fpga pci express x16 architecture | |
| US20160110136A1 (en) | ISOLATED SHARED MEMORY ARCHITECTURE (iSMA) | |
| US20080052431A1 (en) | Method and Apparatus for Enabling Virtual Channels Within A Peripheral Component Interconnect (PCI) Express Bus | |
| JP2008171291A (ja) | 高速シリアルインタフェース対応の配線方式 | |
| JP2009187172A (ja) | サーバ装置及びその筐体 | |
| US20110161546A1 (en) | Computer system with bridge | |
| US7467252B2 (en) | Configurable I/O bus architecture | |
| CN221551212U (zh) | 处理器主板和处理器系统 | |
| CN221573142U (zh) | 处理器主板和处理器系统 | |
| CN219456855U (zh) | 处理器工作站主板和服务器 | |
| CN113032316B (zh) | 一种基于Oculink接口的PCIE扩展方法及设备 |