JP2009187172A - サーバ装置及びその筐体 - Google Patents
サーバ装置及びその筐体 Download PDFInfo
- Publication number
- JP2009187172A JP2009187172A JP2008024922A JP2008024922A JP2009187172A JP 2009187172 A JP2009187172 A JP 2009187172A JP 2008024922 A JP2008024922 A JP 2008024922A JP 2008024922 A JP2008024922 A JP 2008024922A JP 2009187172 A JP2009187172 A JP 2009187172A
- Authority
- JP
- Japan
- Prior art keywords
- module
- connector
- cpu
- input
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【課題】CPUモジュール又は入出力モジュールを部分的に増設することが可能なサーバ装置及びその筐体を提供する。
【解決手段】FTサーバ1の筐体のスロットS1〜S3内にCPUモジュール用コネクタ11_1、IOモジュール用コネクタ12_1、及びCPU/IOモジュール兼用コネクタ13をそれぞれ設け、バックパネル10によりコネクタ11_1、12_1、及び13を電気的に接続する。スロットS1からCPUモジュール20_1を挿入してCPUモジュール用コネクタ11_1に接続し、スロットS2からIOモジュール30_1を挿入してIOモジュール用コネクタ12_1に接続する。また、スロットS3からCPUモジュール20_2又はIOモジュール30_2を択一的に挿入してCPU/IOモジュール兼用コネクタ13に接続する。
【選択図】図1
【解決手段】FTサーバ1の筐体のスロットS1〜S3内にCPUモジュール用コネクタ11_1、IOモジュール用コネクタ12_1、及びCPU/IOモジュール兼用コネクタ13をそれぞれ設け、バックパネル10によりコネクタ11_1、12_1、及び13を電気的に接続する。スロットS1からCPUモジュール20_1を挿入してCPUモジュール用コネクタ11_1に接続し、スロットS2からIOモジュール30_1を挿入してIOモジュール用コネクタ12_1に接続する。また、スロットS3からCPUモジュール20_2又はIOモジュール30_2を択一的に挿入してCPU/IOモジュール兼用コネクタ13に接続する。
【選択図】図1
Description
本発明は、サーバ装置及びその筐体に関し、特にフォールトトレラント機能を実現するサーバ装置(以下、FTサーバと呼称することがある)及びその筐体に関する。
従来のFTサーバは、その筐体内に、プロセッサやメモリ等から成るCPUモジュールと、各種のIOデバイスから成る入出力モジュールとを搭載したコンピュータハードウェアを2重又は3重に備えており、各コンピュータハードウェアが同期を取りながら同一処理を実行する。従って、或るコンピュータハードウェアに障害が発生した場合であっても、他のコンピュータハードウェアが継続して処理を実行するため、FTサーバは停止すること無く稼働を続けることが可能である(例えば、特許文献1参照)。
なお、このようなサーバ装置の信頼性や動作性能を向上させるための関連技術として、以下に説明する関連技術1及び2が知られている。
[関連技術1]
2重化したコンピュータハードウェア(運用装置及びホットスタンバイ状態の予備装置)に対して共通に設けた冷却ファンを、前記コンピュータハードウェアの両電源のORを取った電源で駆動する電源供給方式(例えば、特許文献2)。
2重化したコンピュータハードウェア(運用装置及びホットスタンバイ状態の予備装置)に対して共通に設けた冷却ファンを、前記コンピュータハードウェアの両電源のORを取った電源で駆動する電源供給方式(例えば、特許文献2)。
[関連技術2]
バックパネルに設けたバス配線の終端可変抵抗器の抵抗値を、前記バックパネルに対するコンピュータハードウェア(機能回路)の接続状態、すなわち、コンピュータハードウェアの接続数や、コンピュータハードウェア内の信号入出力回路(バッファ素子)及びこれをバス配線に接続するためのスタブ配線の容量等に応じて変更する終端抵抗制御型バスシステム(例えば、特許文献3)。
特開2006−178616号公報
特開平3−73012号公報
特開平10−198473号公報
バックパネルに設けたバス配線の終端可変抵抗器の抵抗値を、前記バックパネルに対するコンピュータハードウェア(機能回路)の接続状態、すなわち、コンピュータハードウェアの接続数や、コンピュータハードウェア内の信号入出力回路(バッファ素子)及びこれをバス配線に接続するためのスタブ配線の容量等に応じて変更する終端抵抗制御型バスシステム(例えば、特許文献3)。
しかしながら、従来のFTサーバ(上記の関連技術1及び2を適用したものを含む)は、コンピュータハードウェア全体を2重又は3重に装着する構造であるため、使用者が必要とする可用性に応じたCPUモジュール又は入出力モジュールの部分的な増設を行うことができず(すなわち、使用者の意に反して不要なモジュールが増設されてしまい)高価であった。また、筐体もコンピュータハードウェアの2重化又は3重化の最大構成に合わせてサイズ設計されており、その設置場所に大きな面積を必要としていた。
従って、本発明は、CPUモジュール又は入出力モジュールを部分的に増設することが可能なサーバ装置及びその筐体を提供することを目的とする。
上記の目的を達成するため、本発明の一態様に係るサーバ装置は、第1〜第3のスロットと、前記第1〜第3のスロット内にそれぞれ設けた第1〜第3のコネクタと、前記第1〜第3のコネクタを電気的に接続する基板と、前記第1のスロットから挿入して前記第1のコネクタに接続したCPUモジュールと、前記第2のスロットから挿入して前記第2のコネクタに接続した入出力モジュールとを備え、以て前記第3のスロットから択一的に挿入される前記CPUモジュール又は入出力モジュールを前記第3のコネクタに接続可能にしている。
また、本発明の一態様に係るサーバ装置の筐体は、第1〜第3のスロットと、前記第1のスロット内に設けたCPUモジュール接続用の第1のコネクタと、前記第2のスロット内に設けた入出力モジュール接続用の第2のコネクタと、前記第3のスロット内に設けた、前記CPUモジュール又は入出力モジュールを択一的に接続可能な第3のコネクタと、前記第1〜第3のコネクタを電気的に接続する基板とを備える。
本発明によれば、使用者がCPUモジュール又は入出力モジュールを自由に選択して増設することができるため、不要なモジュールのハードウェア部品を削減し、以て従来のサーバ装置よりも廉価且つ小型なサーバ装置を構築することが可能である。
以下、本発明に係るサーバ装置及びその筐体の実施の形態1及び2を、図1及び図2をそれぞれ参照して説明する。なお、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
[実施の形態1]
図1に示す本実施の形態に係るFTサーバ1は、その筐体(図示せず)に3つのスロットS1〜S3を有する。また、バックパネル10には、CPUモジュールを接続するためのコネクタ(以下、CPUモジュール用コネクタ)11_1、入出力モジュール(以下、IOモジュール)を接続するためのコネクタ(以下、IOモジュール用コネクタ)12_1、並びにCPUモジュール又はIOモジュールを択一的に接続可能な兼用コネクタ(以下、CPU/IOモジュール兼用コネクタ)13がそれぞれスロットS1〜S3内に位置するように設けられている。なお、図示されないが、これらのコネクタ11_1、12_1、及び13は、バックパネル10上に設けたバス配線により相互に接続されている。
図1に示す本実施の形態に係るFTサーバ1は、その筐体(図示せず)に3つのスロットS1〜S3を有する。また、バックパネル10には、CPUモジュールを接続するためのコネクタ(以下、CPUモジュール用コネクタ)11_1、入出力モジュール(以下、IOモジュール)を接続するためのコネクタ(以下、IOモジュール用コネクタ)12_1、並びにCPUモジュール又はIOモジュールを択一的に接続可能な兼用コネクタ(以下、CPU/IOモジュール兼用コネクタ)13がそれぞれスロットS1〜S3内に位置するように設けられている。なお、図示されないが、これらのコネクタ11_1、12_1、及び13は、バックパネル10上に設けたバス配線により相互に接続されている。
ここで、CPU/IOモジュール兼用コネクタ13は、図示の如く、上記のコネクタ11_1及び12_1と同様のCPUモジュール用コネクタ11_2及びIOモジュール用コネクタ12_2を一体化して形成したものである。
また、本実施の形態に用いるCPUモジュール20_1及び20_2(以下、符号20で総称することがある)は、それぞれ、プロセッサ21、ノースブリッジ22、メモリ22、FT制御チップ24、並びにCPUモジュール用コネクタ11_1及び11_2に接続するためのコネクタ25_1及び25_2を備えている。また、本実施の形態に用いるIOモジュール30_1及び30_2(以下、符号30で総称することがある)は、それぞれ、FT制御チップ31、サウスブリッジ32、ディスク33、PCI(Peripheral Components Interconnect)デバイス34、及びUSB(Universal Serial Bus)デバイス35、並びにIOモジュール用コネクタ12_1及び12_2に接続するためのコネクタ36_1及び36_2を備えている。ここで、FT制御チップ24及び31は、CPUモジュール20−IOモジュール30間の通信を制御するものである。なお、IOモジュール30は、ディスク33、PCIデバイス34、及びUSBデバイス35以外のIOデバイスを備えていても良い。
使用者がCPUモジュール20の2重化を選択した場合、図示の如くCPUモジュール20_1及びIOモジュール30_1を、スロットS1及びS2からそれぞれ挿入してCPUモジュール用コネクタ11_1及びIOモジュール用コネクタ12_1に接続する。また、CPUモジュール20_2をスロットS3から挿入してCPU/IOモジュール兼用コネクタ13(CPUモジュール用コネクタ11_2)に接続する。
一方、使用者がIOモジュール30の2重化を選択した場合には、スロットS3からIOモジュール30_2を挿入してCPU/IOモジュール兼用コネクタ13(IOモジュール用コネクタ12_2)に接続する。
このように、IOモジュール30_2又はCPUモジュール20_2のハードウェア部品が不要となるため、FTサーバ1を廉価に構築することができる。また、FTサーバ1の筐体は、CPUモジュール20_1及びIOモジュール30_1と、CPUモジュール20_2又はIOモジュール30_2の計3モジュールを搭載するための小型なものにすることができる。
[実施の形態2]
図2に示す本実施の形態に係るFTサーバ1aは、バックパネル10が増設用コネクタ14を有し、この増設用コネクタ14に別の筐体(図示せず)内に設けた増設用バックパネル10a(のコネクタ14a)を接続できるようにした点が上記の実施の形態1と異なっている。
図2に示す本実施の形態に係るFTサーバ1aは、バックパネル10が増設用コネクタ14を有し、この増設用コネクタ14に別の筐体(図示せず)内に設けた増設用バックパネル10a(のコネクタ14a)を接続できるようにした点が上記の実施の形態1と異なっている。
従って、増設用バックパネル10aに、例えば図示の如くCPUモジュール用コネクタ11a及びIOモジュール用コネクタ12aがスロットS4及びS5内にそれぞれ位置するように設けられている場合には(すなわち、CPUモジュール20_3及びIOモジュール30_3が1組装着されている場合には)、使用者は、CPUモジュール20_1〜20_3によるCPUモジュールの3重化、又はIOモジュール30_1〜30_3によるIOモジュールの3重化を選択してFTサーバ1aを構築することができる。
なお、図示の例に限らず、増設用バックパネル10aには、CPUモジュール及びIOモジュールが2組以上装着されても良いし、互いに異なる数のCPUモジュール及びIOモジュールが装着されても良いし、CPUモジュール又はIOモジュールの一方が1つ以上装着されていても良い。このように、使用者の高可用性要求にも柔軟に対応することができる。
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
1, 1a FTサーバ
10 バックパネル
10a 増設用バックパネル
11_1〜11_3 CPUモジュール用コネクタ
12_1〜12_3 IOモジュール用コネクタ
13 CPU/IOモジュール兼用コネクタ
14 増設用コネクタ
20_1〜20_3 CPUモジュール
21 プロセッサ
22 ノースブリッジ
23, 31 FT制御チップ
24 メモリ
25_1〜25_3, 36_1〜36_3, 14a コネクタ
30_1〜30_3 IOモジュール
32 サウスブリッジ
33 ディスク
34 PCIデバイス
35 USBデバイス
S1〜S5 スロット
10 バックパネル
10a 増設用バックパネル
11_1〜11_3 CPUモジュール用コネクタ
12_1〜12_3 IOモジュール用コネクタ
13 CPU/IOモジュール兼用コネクタ
14 増設用コネクタ
20_1〜20_3 CPUモジュール
21 プロセッサ
22 ノースブリッジ
23, 31 FT制御チップ
24 メモリ
25_1〜25_3, 36_1〜36_3, 14a コネクタ
30_1〜30_3 IOモジュール
32 サウスブリッジ
33 ディスク
34 PCIデバイス
35 USBデバイス
S1〜S5 スロット
Claims (8)
- 第1〜第3のスロットと、
前記第1〜第3のスロット内にそれぞれ設けた第1〜第3のコネクタと、
前記第1〜第3のコネクタを電気的に接続する基板と、
前記第1のスロットから挿入して前記第1のコネクタに接続したCPUモジュールと、
前記第2のスロットから挿入して前記第2のコネクタに接続した入出力モジュールと、
を備え、前記第3のスロットから択一的に挿入される前記CPUモジュール又は入出力モジュールを前記第3のコネクタに接続可能にしたサーバ装置。 - 請求項1において、
前記基板が、前記CPUモジュール及び入出力モジュールが少なくとも1組装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置。 - 請求項1において、
前記基板が、前記CPUモジュール及び入出力モジュールがそれぞれ少なくとも1つ装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置。 - 請求項1において、
前記基板が、前記CPUモジュール又は入出力モジュールが少なくとも1つ装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置。 - 第1〜第3のスロットと、
前記第1のスロット内に設けたCPUモジュール接続用の第1のコネクタと、
前記第2のスロット内に設けた入出力モジュール接続用の第2のコネクタと、
前記第3のスロット内に設けた、前記CPUモジュール又は入出力モジュールを択一的に接続可能な第3のコネクタと、
前記第1〜第3のコネクタを電気的に接続する基板と、
を備えたサーバ装置の筐体。 - 請求項5において、
前記基板が、前記CPUモジュール及び入出力モジュールが少なくとも1組装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置の筐体。 - 請求項1において、
前記基板が、前記CPUモジュール及び入出力モジュールがそれぞれ少なくとも1つ装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置。 - 請求項1において、
前記基板が、前記CPUモジュール又は入出力モジュールが少なくとも1つ装着された基板を増設するためのコネクタを有することを特徴としたサーバ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024922A JP2009187172A (ja) | 2008-02-05 | 2008-02-05 | サーバ装置及びその筐体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024922A JP2009187172A (ja) | 2008-02-05 | 2008-02-05 | サーバ装置及びその筐体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009187172A true JP2009187172A (ja) | 2009-08-20 |
Family
ID=41070363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008024922A Pending JP2009187172A (ja) | 2008-02-05 | 2008-02-05 | サーバ装置及びその筐体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009187172A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102712A (ja) * | 2008-10-27 | 2010-05-06 | General Electric Co <Ge> | 様々なレベルの冗長性を有する差込可能なベース |
JP5991397B1 (ja) * | 2015-03-30 | 2016-09-14 | 日本電気株式会社 | コンピュータ、サーバー、コネクターセット、組立方法、制御方法、開通制御プログラム |
JP5991398B1 (ja) * | 2015-03-30 | 2016-09-14 | 日本電気株式会社 | コンピュータ、サーバー、コネクターセット、組立方法、制御方法、開通制御プログラム |
JP2016189067A (ja) * | 2015-03-30 | 2016-11-04 | 日本電気株式会社 | コンピュータ、サーバー、モジュール、コネクターセット、組立方法、制御方法、開通制御プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02110390U (ja) * | 1989-02-20 | 1990-09-04 | ||
JPH03119979A (ja) * | 1989-10-02 | 1991-05-22 | Yuko Toyama | だし汁の製法 |
JP2000181511A (ja) * | 1998-12-21 | 2000-06-30 | Hitachi Ltd | プログラマブルコントローラ |
JP2007199901A (ja) * | 2006-01-25 | 2007-08-09 | Hitachi Ltd | 電子装置、該電子装置に搭載される電源ユニット及び論理ユニット |
-
2008
- 2008-02-05 JP JP2008024922A patent/JP2009187172A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02110390U (ja) * | 1989-02-20 | 1990-09-04 | ||
JPH03119979A (ja) * | 1989-10-02 | 1991-05-22 | Yuko Toyama | だし汁の製法 |
JP2000181511A (ja) * | 1998-12-21 | 2000-06-30 | Hitachi Ltd | プログラマブルコントローラ |
JP2007199901A (ja) * | 2006-01-25 | 2007-08-09 | Hitachi Ltd | 電子装置、該電子装置に搭載される電源ユニット及び論理ユニット |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102712A (ja) * | 2008-10-27 | 2010-05-06 | General Electric Co <Ge> | 様々なレベルの冗長性を有する差込可能なベース |
JP5991397B1 (ja) * | 2015-03-30 | 2016-09-14 | 日本電気株式会社 | コンピュータ、サーバー、コネクターセット、組立方法、制御方法、開通制御プログラム |
JP5991398B1 (ja) * | 2015-03-30 | 2016-09-14 | 日本電気株式会社 | コンピュータ、サーバー、コネクターセット、組立方法、制御方法、開通制御プログラム |
JP2016189067A (ja) * | 2015-03-30 | 2016-11-04 | 日本電気株式会社 | コンピュータ、サーバー、モジュール、コネクターセット、組立方法、制御方法、開通制御プログラム |
US10073804B2 (en) | 2015-03-30 | 2018-09-11 | Nec Corporation | Computer, server, module, connector set, assembly method, control method, and opening control program |
US10255225B2 (en) | 2015-03-30 | 2019-04-09 | Nec Corporation | Computer mounting multiple modules facilitating opening/expansion control process with connectors |
US10489329B2 (en) | 2015-03-30 | 2019-11-26 | Nec Corporation | Computer mounting multiple modules facilitating opening/expansion control process with connectors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10515040B2 (en) | Data bus host and controller switch | |
US5754804A (en) | Method and system for managing system bus communications in a data processing system | |
EP1358555B1 (en) | Service processor and system and method using a service processor | |
TWI553443B (zh) | 擴充卡 | |
KR102147629B1 (ko) | 플렉시블 서버 시스템 | |
US9189245B2 (en) | Motherboard in a server | |
US20070139898A1 (en) | System motherboard having expansibility and variability | |
CN213276460U (zh) | 一种双路服务器主板及服务器 | |
TW202343237A (zh) | 資料中心安全控制模組及其控制方法 | |
JP2009187172A (ja) | サーバ装置及びその筐体 | |
US20120136501A1 (en) | Computer chassis system | |
US6438624B1 (en) | Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system | |
CN213276461U (zh) | 一种双路服务器主板及服务器 | |
US6249834B1 (en) | System for expanding PCI bus loading capacity | |
US20120124253A1 (en) | Switch circuit and method for switching input/output port and electronic device using the same | |
KR102318130B1 (ko) | 외부 전기 커넥터 및 컴퓨터 시스템 | |
KR102265653B1 (ko) | 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템 | |
US20060080484A1 (en) | System having a module adapted to be included in the system in place of a processor | |
CN113485960B (zh) | 一种基于ft-2000-4的通用平台及计算机 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN204189089U (zh) | 一种服务器 | |
US20160259751A1 (en) | Motherboard | |
CN112000613A (zh) | 一种多单元服务器管理单元及多单元服务器 | |
JP2007233879A (ja) | 情報処理装置 | |
JP2008171291A (ja) | 高速シリアルインタフェース対応の配線方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |