TW202343237A - 資料中心安全控制模組及其控制方法 - Google Patents

資料中心安全控制模組及其控制方法 Download PDF

Info

Publication number
TW202343237A
TW202343237A TW111115762A TW111115762A TW202343237A TW 202343237 A TW202343237 A TW 202343237A TW 111115762 A TW111115762 A TW 111115762A TW 111115762 A TW111115762 A TW 111115762A TW 202343237 A TW202343237 A TW 202343237A
Authority
TW
Taiwan
Prior art keywords
control module
terminal
motherboard
multiplexer
chip select
Prior art date
Application number
TW111115762A
Other languages
English (en)
Other versions
TWI807800B (zh
Inventor
張林
陸文校
劉慧博
鄧志玉
Original Assignee
新加坡商鴻運科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商鴻運科股份有限公司 filed Critical 新加坡商鴻運科股份有限公司
Application granted granted Critical
Publication of TWI807800B publication Critical patent/TWI807800B/zh
Publication of TW202343237A publication Critical patent/TW202343237A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Alarm Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Abstract

一種資料中心安全控制模組包括基板管理控制器、片選模組以及控制模塊，基板管理控制器用於輸出alert訊號，片選模組包括N個片選單元，片選單元用於將alert訊號輸出至與資料中心安全控制模組連接之外接主機板；控制模組用於獲取外接主機板之主機板類型，並根據主機板類型輸出控制訊號至片選模組，以啟動與主機板類型關聯之片選單元。本申請還揭示了一種資料中心安全控制模組之控制方法，可以根據所接入平臺之主機板對alert訊號設計需求傳輸alert訊號，使得alert訊號能自動適應不同之平臺之主機板。

Description

資料中心安全控制模組及其控制方法
本申請涉及伺服器領域，尤其涉及一種資料中心安全控制模組及其控制方法。
於伺服器領域，資料中心安全控制模組(Datacenter-ready Secure Control Module，DC-SCM)可以使用增強型串列設備介面（Enhanced Serial Peripheral Interface，ESPI）匯流排與主機板上外設通信。DC-SCM是一種設計規範，具有標準化資料中心安全介面，將伺服器常見之管理、安全、控制功能從典型之處理器主機板上集成到一個較小之通用模組上，包含了典型主機板上之固件(firmware)資訊，為開發者和用戶提供便利。
資料中心安全控制模組獨立後，可視為主機板之一個部件使用，此時存於資料中心安全控制模組與不同之主機板插接之情況。然而不同平臺（如Intel平臺、AMD平臺、Ampere平臺）之主機板對ESPI匯流排上所傳輸之Alert（警報）訊號有對應之設計要求。如何實現資料中心安全控制模組上之Alert訊號適應不同之主機板是亟待解決之問題。
鑒於以上情況，有必要提供一種資料中心安全控制模組及其控制方法，以實現資料中心安全控制模組上之警報訊號（Alert訊號）適應不同之主機板。
第一方面，本申請實施例提供一種資料中心安全控制模組，包括基板管理控制器，用於輸出警報訊號片選模組，包括N個片選單元，所述片選單元用於將所述警報訊號輸出至與所述資料中心安全控制模組連接之外接主機板，其中，N為大於1之整數；控制模組，用於獲取所述外接主機板之主機板類型，並根據所述主機板類型輸出控制訊號至所述片選模組，以啟動與所述主機板類型關聯之所述片選單元。
於一些實施例中，所述N個片選單元包括：第一片選單元，用於將所述警報訊號輸出至Intel平臺主機板；第二片選單元，用於將所述警報訊號輸出至AMD平臺主機板或Ampere平臺主機板。
於一些實施例中，當所述主機板類型為所述Intel平臺主機板，所述控制模組輸出所述控制訊號至片選模組，以啟動所述第一片選單元；當所述主機板類型為所述AMD平臺主機板或Ampere平臺主機板，所述控制模組輸出所述控制訊號至片選模組，以啟動所述第二片選單元。
於一些實施例中，所述片選模組包括第一多路轉換器和第二多路轉換器；所述第一多路轉換器包括第一選擇端、第一輸入端、第一輸出端以及第二輸出端；所述第二多路轉換器包括第二選擇端、第二輸入端、第三輸出端以及第四輸出端；所述片選模組還包括第一報警訊號線eSPI_alert1、第二報警訊號線eSPI_alert2、第三報警訊號線eSPI_alert3、晶片選擇訊號線eSPI_CS；所述第一多路轉換器之所述第一輸入藉由所述第一報警訊號線eSPI_alert1連接所述基板管理控制器之第一埠；所述第一多路轉換器之所述第一輸出端藉由所述第二報警訊號線eSPI_alert2連接所述第二多路轉換器之所述第二輸入端；所述第一多路轉換器之所述第二輸出端藉由所述第三報警訊號線eSPI_alert3連接所述第二多路轉換器之所述第四輸出端；所述第二多路轉換器之所述第三輸出端藉由所述晶片選擇訊號線eSPI_CS連接所述Intel平臺主機板上集成南橋之第一端；所述第二多路轉換器之所述第四輸出端連接所述集成南橋之第二端。於一些實施例中，所述第一多路轉換器之所述第二輸出端藉由所述第三報警訊號線eSPI_alert3連接所述集成南橋之所述第二端。
於一些實施例中，所述片選模組還包括第三多路轉換器；所述第三多路轉換器包括第三選擇端、第三輸入端、第五輸出端以及第六輸出端；所述片選模組還包括輸入訊號線eSPI_IO1、輸出訊號線eSPI_IO2和第四報警訊號線eSPI_alert4；所述第三多路轉換器之所述第三輸入端藉由所述輸入訊號線eSPI_IO1連接所述基板管理控制器之第二埠；所述第三多路轉換器之所述第五輸出端藉由所述第四報警訊號線eSPI_alert4連接所述AMD平臺主機板或所述Ampere平臺主機板上中央處理器之第一端；所述第三多路轉換器之所述第六輸出端藉由所述輸出訊號線eSPI_IO2連接所述中央處理器之第二端。
於一些實施例中，所述第三多路轉換器之所述第五輸出端藉由所述第四報警訊號線eSPI_alert4連接所述中央處理器之第一端。
於一些實施例中，所述控制模組包括複雜可程式設計邏輯器件；所述複雜可程式設計邏輯器件包括第一控制端、第二控制端、第三控制端和輸入端；所述控制模組還包括第一控制線CL1、第二控制線CL2、第三控制線CL3以及輸入線CL4；所述控制模組之所述第一控制端藉由所述第一控制線CL1連接所述第一選擇端；所述控制模組之所述第二控制端藉由所述第二控制線CL2連接所述第二選擇端S2；所述控制模組之所述第三控制端藉由所述第三控制線CL3連接所述第三選擇端；所述控制模組之所述輸入端藉由所述輸入線CL4連接Intel平臺主機板、AMD平臺主機板或Ampere平臺主機板上之複雜可程式設計邏輯器件。
第二方面，本申請實施例提供一種資料中心安全控制模組之控制方法，應用於資料中心安全控制模組，所述資料中心安全控制模組包括基板管理控制器、片選模組以及控制模組，所述基板管理控制器與所述片選模組連接，所述片選模組與所述控制模組連接，所述片選模組用於與外接主機板連接，所述片選模組包括N個片選單元，所述片選單元用於將所述基板管理控制器輸出之alert訊號傳輸至與外接主機板，所述方法包括獲取所述外接主機板之主機板類型；根據所述主機板類型輸出控制訊號至所述片選模組，以啟動與所述主機板類型關聯之所述片選單元。
上述資料中心安全控制模組100藉由第一複雜可程式設計邏輯器判斷當前所接入之平臺之主機板類型，進而根據所接入平臺之主機板啟動對應之片選單元，以便對應片選單元可以根據所接入平臺之主機板對alert訊號設計需求傳輸alert訊號，使得alert訊號能自動適應不同之平臺之主機板。若按照現有技術每平臺設計對應之資料中心安全控制模組100，則面對多個平臺時，則需要相應設計多個資料中心安全控制模組100，節省設計成本及製造成本。
請參照圖1，圖1為本申請較佳實施方式提供一種資料中心安全控制模組之示意圖。該資料中心安全控制模組100包括基板管理控制器（Baseboard Management Controller，BMC）10、片選模組20以及控制模組30。基板管理控制器10藉由片選模組20連接控制模組30。該資料中心安全控制模組100可以插接於支援DC-SCM之電腦系統（如伺服器），即該資料中心安全控制模組100與外接主機板（如圖2所示之Intel平臺主機板40或AMD平臺主機板50）連接。
下文以資料中心安全控制模組100可以應用於Intel平臺、AMD平臺、Ampere平臺為例，則外接主機板可以為Intel平臺、AMD平臺或Ampere平臺等之主機板。
基板管理控制器10是一種獨立之服務處理機，可以用於對電腦系統中之各個硬體設備進行管理和監控，例如，BMC可以用於應該用於管理伺服器，包括對硬體設備之錯誤查詢、錯誤預警、錯誤上報以及錯誤隔離等。
片選模組20包括N個片選單元，N為大於1之整數。片選模組20中片選單元之設計以及數量根據該DC-SCM可以支援之平臺對應設置。
示例性地，根據Intel平臺主機板對ESPI匯流排上之Alert訊號之設計要求設計第一片選單元21，則第一片選單元21與Intel平臺主機板類型關聯，該Alert訊號可以是一種警報訊號。第一片選單元21包括用於與Intel平臺連接之晶片選擇訊號線eSPI_CS（如圖2所示），藉由晶片選擇訊號線eSPI_CS於資料中心安全控制模組100與Intel平臺之間傳輸Intel平臺所需之ESPI_CS訊號，其中，ESPI_CS訊號用於對資料中心安全控制模組100所插接之伺服器上之設備或晶片進行選擇，例如，如圖2所示，可以選擇Intel平臺上之集成南橋（Platform Controller Hub，PCH）。
基於AMD平臺以及Ampere平臺主機板對ESPI匯流排上之Alert訊號之設計要求相同，則可以根據AMD平臺或Ampere平臺對ESPI匯流排上之Alert訊號之設計要求設計第二片選單元22，則第二片選單元22與AMD平臺或Ampere平臺主機板類型關聯。第二片選單元22包括用於與基板管理控制器10連接之輸入訊號線eSPI_IO1（如圖2所示）以及用於與AMD平臺或Ampere平臺連接之輸出訊號線eSPI_IO2（如圖2所示），藉由輸入訊號線eSPI_IO1、輸出訊號線eSPI_IO2於資料中心安全控制模組100與AMD平臺之間或於資料中心安全控制模組100與Ampere平臺之間傳輸AMD平臺或Ampere平臺所需之ESPI_IO訊號，其中ESPI_IO訊號包括資料資訊，例如資料資訊可以為於伺服器中之BIOS（Basic Input Output System，基本輸入輸出系統）啟動過程中，伺服器之PCH和BMC之間會交互BIOS啟動進程（即BIOS運行之階段）等資訊。
第一片選單元21與第二片選單元22均包括用於傳輸alert訊號之訊號線。該訊號線可以用在於資料中心安全控制模組100與Intel平臺之間、於資料中心安全控制模組100與AMD平臺之間或於資料中心安全控制模組100與Ampere平臺之間傳輸報警資訊。
控制模組30用於獲取當前資料中心安全控制模組100所插接之電腦系統之主機板類型。當使用者將本申請提供之資料中心安全控制模組100插入至Intel平臺，則可以向Intel平臺請求其主機板類型，或Intel平臺主動向資料中心安全控制模組100之控制模組30發送其主機板類型。
示例性地，以上述第一片選單元21對應Intel平臺設計、第二片選單元22對應AMD平臺設計為例。若控制模組30獲得當前所插接之主機板之主機板類型為Intel平臺主機板40，則控制模組30向第一片選單元21輸入相應之控制訊號以使得第一片選單元21工作，第一片選單元21可以根據Intel平臺主機板40對alert訊號之設計需求向Intel平臺主機板40傳輸alert訊號。若控制模組30獲得當前所插接之主機板之主機板類型為AMD平臺主機板，則控制模組30向第二片選單元22輸入相應之控制訊號以使得第二片選單元22工作，第二片選單元22可以根據AMD平臺主機板50對alert訊號之設計需求向AMD平臺主機板50傳輸alert訊號。
可以理解，上述資料中心安全控制模組100還可以包括BMC flash、BIOS(Basic Input Output System，基本輸入/輸出系統)Flash 以及TPM(Trusted Platform Module，可信平臺模組)等。其中BMC flash用於存儲BMC之firmware。BIOS Flash用於存儲BIOS firmware。TPM用於伺服器之安全保護。
可以理解的是，本申請實施例示意之功能模組並不構成對資料中心安全控制模組100之具體限定。於本申請另一些實施例中，資料中心安全控制模組100可以包括比圖示更多或更少之部件，或者組合某些部件，或者拆分某些部件，或者不同之部件佈置。圖示之部件可以以硬體，軟體或軟體和硬體之組合實現。
請參閱圖2，基板管理控制器10包括第一埠AD7和第二埠AD8，其中第一埠AD7可以實現為基板管理控制器10上之AD7埠，第二埠AD8可以實現為基板管理控制器10上之AD8埠。
可以理解，基板管理控制器10還可以包括其他埠，實現對硬體設備之錯誤查詢、錯誤預警、錯誤上報以及錯誤隔離功能，本申請實施例對此不作具體限定。
片選模組20包括第一多路轉換器211(multiplexer，MUX)、第二多路轉換器212和第三多路轉換器221。第一多路轉換器211包括第一選擇端S1、第一輸入端A1、第一輸出端B1以及第二輸出端B2。第二多路轉換器212包括第二選擇端S2、第二輸入端A2、第三輸出端B3以及第四輸出端B4。第三多路轉換器221包括第三選擇端S3、第三輸入端A3、第五輸出端B5以及第六輸出端B6。
片選模組20還包括第一報警訊號線eSPI_alert1、第二報警訊號線eSPI_alert2、第三報警訊號線eSPI_alert3、晶片選擇訊號線eSPI_CS、輸入訊號線eSPI_IO1、輸出訊號線eSPI_IO2和第四報警訊號線eSPI_alert4。
基板管理控制器10之第一埠AD7可以藉由第一報警訊號線eSPI_alert1連接第一多路轉換器211之第一輸入端A1。基板管理控制器10之第二埠AD8可以藉由輸入訊號線eSPI_IO1連接第三多路轉換器221之第三輸入端A3。
第一多路轉換器211之第一輸出端B1可以藉由第二報警訊號線eSPI_alert2連接第二多路轉換器212之第二輸入端A2。第一多路轉換器211之第二輸出端B2可以藉由第三報警訊號線eSPI_alert3連接第二多路轉換器212之第四輸出端B4。第二多路轉換器212之第三輸出端B3可以藉由晶片選擇訊號線eSPI_CS連接Intel平臺主機板40上集成南橋41之第一端D1。第二多路轉換器212之第四輸出端B4連接集成南橋41之第二端D2。第一多路轉換器211之第二輸出端B2可以藉由第三報警訊號線eSPI_alert3連接集成南橋41之第二端D2。第一多路轉換器211之第二輸出端B2可以藉由第三報警訊號線eSPI_alert3連接第三多路轉換器221之第五輸出端B5。第一多路轉換器211之第二輸出端B2可以藉由第三報警訊號線eSPI_alert3連接中央處理器51（central processing unit， CPU）之第一端E1。
第三多路轉換器221之第五輸出端B5可以藉由第四報警訊號線eSPI_alert4連接AMD平臺主機板50或Ampere平臺主機板上中央處理器51之第一端E1。第三多路轉換器221之第五輸出端B5可以藉由第四報警訊號線eSPI_alert4連接於第二輸出端B2和第四輸出端B4之間。第三多路轉換器221之第六輸出端B6可以藉由輸出訊號線eSPI_IO2連接中央處理器51之第二端E2。
可以由第一多路轉換器211(multiplexer，MUX)和第二多路轉換器212構成第一片選單元21，藉由複用第一多路轉換器211，由第一多路轉換器211和第三多路轉換器221構成第二片選單元22。由此可知減少器件成本，節省板材面積。
控制模組30可以包括第一複雜可程式設計邏輯器件(Complex Programming logic device，CPLD) 31，第一複雜可程式設計邏輯器件31用於邏輯控制和與主機板之資訊交互。第一複雜可程式設計邏輯器件31包括第一控制端C1、第二控制端C2、第三控制端C3、輸入端C4。
控制模組30還包括第一控制線CL1、第二控制線CL2、第三控制線CL3以及輸入線CL4。控制模組30之第一控制端C1藉由第一控制線CL1連接第一多路轉換器211之第一選擇端S1。控制模組30之第二控制端C2藉由第二控制線CL2連接第二多路轉換器212之第二選擇端S2。控制模組30之第三控制端C3藉由第三控制線CL3連接第三多路轉換器221之第三選擇端S3。控制模組30之輸入端C4藉由輸入線CL4連接Intel平臺主機板40、AMD平臺主機板50或Ampere平臺主機板上之第二複雜可程式設計邏輯器件60之輸出端F1。
如圖2所示， Intel平臺、AMD平臺或Ampere平臺均包括其各自之複雜可程式設計邏輯器件。若資料中心安全控制模組100插入至Intel平臺，資料中心安全控制模組100與Intel平臺主機板40建立連接，圖2中之第二複雜可程式設計邏輯器件60表示Intel平臺之複雜可程式設計邏輯器件。輸入線CL4之另一端連接Intel平臺上第二複雜可程式設計邏輯器件60之輸出端F1。第一複雜可程式設計邏輯器件31獲取Intel平臺之第二複雜可程式設計邏輯器件60傳輸之主機板類型。
若資料中心安全控制模組100插入至AMD平臺或Ampere平臺，資料中心安全控制模組100與AMD平臺主機板50或Ampere平臺主機板建立連接，圖2中之第二複雜可程式設計邏輯器件60表示AMD平臺或Ampere平臺之複雜可程式設計邏輯器件。輸入線CL4之另一端連接AMD平臺或Ampere平臺上第二複雜可程式設計邏輯器件60之輸出端F1。第一複雜可程式設計邏輯器件31獲取AMD平臺或Ampere平臺之第二複雜可程式設計邏輯器件60傳輸之主機板類型。
其中，第一複雜可程式設計邏輯器件31可以主動向第二複雜可程式設計邏輯器件60請求平臺之主機板類型，第一複雜可程式設計邏輯器件31也可以接收第二複雜可程式設計邏輯器件60發送之平臺之主機板類型。
具體地，第一複雜可程式設計邏輯器件31與第二複雜可程式設計邏輯器件60之間藉由輸入線CL4傳輸PLANTE_TYPE0/1訊號。當該PLANTE_TYPE0/1訊號為00時，則第一複雜可程式設計邏輯器件31獲得當前所連接之主機板之主機板類型為Intel平臺主機板40。第一複雜可程式設計邏輯器件31根據Intel平臺之需求，使用第一控制訊號CS1進行對第一多路轉換器211之兩條通路進行二選一，並使用第二控制訊號CS2進行對第二多路轉換器212之兩條通路進行二選一。如第一控制訊號CS1為高電平，第一多路轉換器211後導通其第一輸入端A1與第一輸出端B1。第二控制訊號CS2為高電平，第二多路轉換器212後導通其第二輸入端A2與第三輸出端B3。第一控制訊號CS1為低電平，第一多路轉換器211後導通其第一輸入端A1與第二輸出端B2。第二控制訊號CS2為低電平，第二多路轉換器212後導通其第二輸入端A2與第四輸出端B4。
可以理解，也可以設置為，於第一控制訊號CS1為高電平，導通第一輸入端A1與第二輸出端B2，相應地，第一控制訊號CS1為底電平，導通其第一輸入端A1與第一輸出端B1。第二控制訊號CS2為高電平，導通第二輸入端A2與第四輸出端B4，第二控制訊號CS2為低電平，導通第二輸入端A2與第三輸出端B3。
當該PLANTE_TYPE0/1訊號為10時，則第一複雜可程式設計邏輯器件31獲得當前所連接之主機板之主機板類型為AMD平臺主機板。當該PLANTE_TYPE0/1訊號為10時，則第一複雜可程式設計邏輯器件31獲得當前所連接之主機板之主機板類型為Ampere平臺主機板。第一複雜可程式設計邏輯器件31根據AMD平臺之需求，使用第一控制訊號CS1進行對第三多路轉換器221之兩條通路進行二選一。如第三控制訊號CS3為高電平，第三多路轉換器221後導通其第三輸入端A3與第五輸出端B5。第三控制訊號CS3為低電平，第一多路轉換器211後導通其第三輸入端A3與第六輸出端B6。
可以理解，也可以設置為，於第三控制訊號CS3為低電平，導通第三輸入端A3與第五輸出端B5，相應地，第三控制訊號CS3為高電平，導通第三輸入端A3與第六輸出端B6。
下面詳細介紹資料中心安全控制模組100之工作原理。請一併參閱圖3，圖3為本申請較佳實施方式提供一種資料中心安全控制模組控制方法流程示意圖。該資料中心安全控制模組100控制方法可以應用於上述圖1或圖2之資料中心安全控制模組100，該資料中心安全控制模組100控制方法可以由控制模組30執行。
步驟S31，獲取當前所連接之主機板之主機板類型。
步驟S32，根據主機板類型啟動對應之片選單元。
具體地，如圖2所示，假設使用者將資料中心安全控制模組100插入至Intel平臺。資料中心安全控制模組100與Intel平臺主機板40建立連接，第一複雜可程式設計邏輯器件31獲取Intel平臺上第二複雜可程式設計邏輯器件60傳輸之主機板類型（PLANTE_TYPE0/1訊號）。
第一複雜可程式設計邏輯器件31檢測到該PLANTE_TYPE0/1訊號為00，第一複雜可程式設計邏輯器件31藉由第一控制線CL1輸出第一控制訊號CS1至第一多路轉換器211之第一選擇端S1，藉由第二控制線CL2輸出第二控制訊號CS2至第二多路轉換器212之第二選擇端S2。第一複雜可程式設計邏輯器件31不輸出第三控制訊號CS3至第三多路轉換器221之第三選擇端S3。也即檢測到該當前所連接之主機板之主機板類型為Intel平臺主機板40時，啟動第一片選單元21，不啟動第二片選單元22。
若第一複雜可程式設計邏輯器根據Intel平臺之需求，輸出高電平之第一控制訊號CS1以及高電平之第二控制訊號CS2。第一多路轉換器211導通其第一輸入端A1與第一輸出端B1。第二多路轉換器212導通其第二輸入端A2與第三輸出端B3。
第一多路轉換器211之第一輸入端A1可以藉由第一報警訊號線eSPI_alert1接收到基板管理控制器10傳輸之alert訊號。第一多路轉換器211可以藉由第二報警訊號線eSPI_alert2將第一輸入端A1接收到之alert訊號傳輸至第二多路轉換器212之第二輸入端A2。第二多路轉換器212藉由晶片選擇訊號線eSPI_CS將ESPI_CS訊號傳輸至集成南橋41之第一端D1。
若基板管理控制器10輸出alert訊號至第一多路轉換器211，第一輸入端A1接收到高電平之 alert訊號，相應第二多路轉換器212輸出之ESPI_CS訊號為高電平，集成南橋41之第一端D1接收到高電平之ESPI_CS訊號。高電平之ESPI_CS訊號即代表基板管理控制器10選中集成南橋41。若基板管理控制器10沒有輸出alert訊號至第一多路轉換器211，相應第二多路轉換器212輸出之ESPI_CS訊號為低電平，集成南橋41之第一端D1接收到低電平之ESPI_CS訊號。低電平之ESPI_CS訊號代表基板管理控制器10沒有選中集成南橋41。
若第一複雜可程式設計邏輯器根據Intel平臺之需求，輸出低電平之第一控制訊號CS1。第一多路轉換器211導通其第一輸入端A1與第二輸出端B2。第一多路轉換器211可以藉由第三報警訊號線eSPI_alert2將第一輸入端A1接收到之alert訊號傳輸至集成南橋41之第二端D2。
於一些實施例中，第一複雜可程式設計邏輯器根據Intel平臺之需求，也可以輸出高電平之第一控制訊號CS1和低電平之第二控制訊號CS2，第一多路轉換器211導通其第一輸入端A1與第一輸出端B1，第二多路轉換器212導通其第二輸入端A2與第四輸出端B4。由第四輸出端B4輸出第一輸入端A1接收到之alert訊號傳輸至集成南橋41之第二端D2。
假設使用者將資料中心安全控制模組100插入至AMD平臺。資料中心安全控制模組100與AMD平臺主機板50建立連接，第一複雜可程式設計邏輯器件31獲取AMD平臺之第二複雜可程式設計邏輯器件60傳輸之主機板類型（PLANTE_TYPE0/1訊號）。第三多路轉換器221之第三輸入端A3可以藉由輸入訊號線eSPI_IO1接收到基板管理控制器10傳輸之ESPI_IO訊號。
第一複雜可程式設計邏輯器件31檢測到該PLANTE_TYPE0/1訊號為01，則第一複雜可程式設計邏輯器件31可以藉由第三控制線CL3輸出第三控制訊號CS3至第三多路轉換器221之第三選擇端S3，第一複雜可程式設計邏輯器件31可以輸出第一控制訊號CS1至第一多路轉換器211。也即檢測到該當前所連接之主機板之主機板類型為AMD平臺主機板50時，則啟動第二片選單元22，不啟動第一片選單元21。
若第一複雜可程式設計邏輯器根據AMD平臺之需求，輸出低電平之第三控制訊號CS3，第三多路轉換器221導通其第三輸入端A3與第六輸出端B6。第三多路轉換器221將其第三輸入端A3接收到之ESPI_IO訊號藉由輸出訊號線eSPI_IO2傳輸至AMD平臺主機板上之中央處理器51之第二端E2。
若第一複雜可程式設計邏輯器根據AMD平臺之需求，輸出高電平之第三控制訊號CS3以及低電平之第一控制訊號CS1，第三多路轉換器221導通其第三輸入端A3與第五輸出端B5，第一多路轉換器211導通其第一輸入端A1與第二輸出端B2。第一多路轉換器211藉由三報警訊號線eSPI_alert將基板管理控制器10第一埠AD7輸出之alert訊號傳輸至第四報警訊號線eSPI_alert4，若第三多路轉換器221之第三輸入端A3接收到基板管理控制器10傳輸之ESPI_IO訊號，則可以藉由第四報警訊號線eSPI_alert4將alert訊號和ESPI_IO訊號傳輸至中央處理器51之第一端E1。
顯然，上述資料中心安全控制模組100藉由第一複雜可程式設計邏輯器判斷當前所接入之平臺之主機板類型，進而根據所接入平臺之主機板啟動對應之片選單元，以便對應片選單元可以根據所接入平臺之主機板對alert訊號設計需求傳輸alert訊號，使得alert訊號能自動適應不同之平臺之主機板。若按照現有技術每平臺設計對應之資料中心安全控制模組100，則面對多個平臺時，則需要相應設計多個資料中心安全控制模組100，節省設計成本及製造成本。
100:資料中心安全控制模組 10:基板管理控制器 20:片選模組 30:控制模組 21:第一片選單元 22:第二片選單元 211:第一多路轉換器 212:第二多路轉換器 AD7:第一埠 AD8:第二埠 S1:第一選擇端 A1:第一輸入端 B1:第一輸出端 B2:第二輸出端 S2:第二選擇端 A2:第二輸入端 B3:第三輸出端 B4:第四輸出端 40:Intel平臺主機板 41:集成南橋 D1:集成南橋之第一端 D2:集成南橋之第二端 221:第三多路轉換器 S3:第三選擇端 A3:第三輸入端 B5:第五輸出端 B6:第六輸出端 50:AMD平臺主機板 51:中央處理器 E1:中央處理器之第一端 E2:中央處理器之第二端 31:第一複雜可程式設計邏輯器件 C1:第一控制端 C2:第二控制端 C3:第三控制端 C4:輸入端 CL1:第一控制線 CL2:第二控制線 CL3:第三控制線 CL4:輸入線 60:第二複雜可程式設計邏輯器件 F1:第二複雜可程式設計邏輯器件之輸出端
圖1為本申請較佳實施方式提供一種資料中心安全控制模組之功能模組示意圖。 圖2為圖1所示資料中心安全控制模組之電路圖。 圖3為本申請較佳實施方式提供一種資料中心安全控制模組控制方法流程示意圖。
無
100:資料中心安全控制模組
10:基板管理控制器
20:片選模組
30:控制模組
21:第一片選單元
22:第二片選單元

Claims (10)

  1. 一種資料中心安全控制模組，其改良在於，包括： 基板管理控制器，用於輸出警報訊號； 片選模組，包括N個片選單元，所述片選單元用於將所述警報訊號輸出至與所述資料中心安全控制模組連接之外接主機板，其中，N為大於1之整數； 控制模組，用於獲取所述外接主機板之主機板類型，並根據所述主機板類型輸出控制訊號至所述片選模組，以啟動與所述主機板類型關聯之所述片選單元。
  2. 如請求項1所述之資料中心安全控制模組，其中，所述N個片選單元包括： 第一片選單元，用於將所述警報訊號輸出至Intel平臺主機板； 第二片選單元，用於將所述警報訊號輸出至AMD平臺主機板或Ampere平臺主機板。
  3. 如請求項2所述之資料中心安全控制模組，其中，當所述主機板類型為所述Intel平臺主機板，所述控制模組輸出所述控制訊號至所述片選模組，以啟動所述第一片選單元； 當所述主機板類型為所述AMD平臺主機板或Ampere平臺主機板，所述控制模組輸出所述控制訊號至片選模組，以啟動所述第二片選單元。
  4. 如請求項2或3所述之資料中心安全控制模組，其中，所述片選模組包括第一多路轉換器和第二多路轉換器； 所述第一多路轉換器包括第一選擇端、第一輸入端、第一輸出端以及第二輸出端；所述第二多路轉換器包括第二選擇端、第二輸入端、第三輸出端以及第四輸出端； 所述片選模組還包括第一報警訊號線eSPI_alert1、第二報警訊號線eSPI_alert2、第三報警訊號線eSPI_alert3、晶片選擇訊號線eSPI_CS； 所述第一多路轉換器之所述第一輸入藉由所述第一報警訊號線eSPI_alert1連接所述基板管理控制器之第一埠；所述第一多路轉換器之所述第一輸出端藉由所述第二報警訊號線eSPI_alert2連接所述第二多路轉換器之所述第二輸入端；所述第一多路轉換器之所述第二輸出端藉由所述第三報警訊號線eSPI_alert3連接所述第二多路轉換器之所述第四輸出端；所述第二多路轉換器之所述第三輸出端藉由所述晶片選擇訊號線eSPI_CS連接所述Intel平臺主機板上集成南橋之第一端；所述第二多路轉換器之所述第四輸出端連接所述集成南橋之第二端。
  5. 如請求項4所述之資料中心安全控制模組，其中，所述第一多路轉換器之所述第二輸出端藉由所述第三報警訊號線eSPI_alert3連接所述集成南橋之所述第二端。
  6. 如請求項5所述之資料中心安全控制模組，其中， 所述片選模組還包括第三多路轉換器； 所述第三多路轉換器包括第三選擇端、第三輸入端、第五輸出端以及第六輸出端； 所述片選模組還包括輸入訊號線eSPI_IO1、輸出訊號線eSPI_IO2和第四報警訊號線eSPI_alert4； 所述第三多路轉換器之所述第三輸入端藉由所述輸入訊號線eSPI_IO1連接所述基板管理控制器之第二埠；所述第三多路轉換器之所述第五輸出端藉由所述第四報警訊號線eSPI_alert4連接所述AMD平臺主機板或所述Ampere平臺主機板上中央處理器之第一端；所述第三多路轉換器之所述第六輸出端藉由所述輸出訊號線eSPI_IO2連接所述中央處理器之第二端。
  7. 如請求項6所述之資料中心安全控制模組，其中，所述第三多路轉換器之所述第五輸出端藉由所述第四報警訊號線eSPI_alert4連接所述中央處理器之第一端。
  8. 如請求項7所述之資料中心安全控制模組，其中，所述控制模組包括複雜可程式設計邏輯器件； 所述複雜可程式設計邏輯器件包括第一控制端、第二控制端、第三控制端和輸入端； 所述控制模組還包括第一控制線、第二控制線、第三控制線以及輸入線； 所述控制模組之所述第一控制端藉由所述第一控制線連接所述第一選擇端；所述控制模組之所述第二控制端藉由所述第二控制線連接所述第二選擇端；所述控制模組之所述第三控制端藉由所述第三控制線連接所述第三選擇端；所述控制模組之所述輸入端藉由所述輸入線連接Intel平臺主機板、AMD平臺主機板或Ampere平臺主機板上之複雜可程式設計邏輯器件。
  9. 一種資料中心安全控制模組之控制方法，其中，應用於資料中心安全控制模組，所述資料中心安全控制模組包括基板管理控制器、片選模組以及控制模組，所述基板管理控制器與所述片選模組連接，所述片選模組與所述控制模組連接，所述片選模組用於與外接主機板連接，所述片選模組包括N個片選單元，所述片選單元用於將所述基板管理控制器輸出之警報訊號傳輸至與外接主機板，所述方法包括： 獲取所述外接主機板之主機板類型； 根據所述主機板類型輸出控制訊號至所述片選模組，以啟動與所述主機板類型關聯之所述片選單元。
  10. 如請求項9所述之資料中心安全控制模組之控制方法，其中，所述N個片選單元包括： 第一片選單元，用於將所述警報訊號輸出至Intel平臺主機板； 第二片選單元，用於將所述警報訊號輸出至AMD平臺主機板或Ampere平臺主機板。
TW111115762A 2022-04-15 2022-04-26 資料中心安全控制模組及其控制方法 TWI807800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210414880.1 2022-04-15
CN202210414880.1A CN116955237A (zh) 2022-04-15 2022-04-15 数据中心安全控制模块及其控制方法

Publications (2)

Publication Number Publication Date
TWI807800B TWI807800B (zh) 2023-07-01
TW202343237A true TW202343237A (zh) 2023-11-01

Family

ID=88149223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115762A TWI807800B (zh) 2022-04-15 2022-04-26 資料中心安全控制模組及其控制方法

Country Status (3)

Country Link
US (1) US20230334155A1 (zh)
CN (1) CN116955237A (zh)
TW (1) TWI807800B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240061964A1 (en) * 2022-08-18 2024-02-22 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Bmc platform offload to a remote application
US20240211423A1 (en) * 2022-12-22 2024-06-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Auto switching video by power usage
CN117094038B (zh) * 2023-10-16 2024-02-09 苏州元脑智能科技有限公司 一种可编程逻辑器件和服务器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900058B2 (en) * 2006-08-31 2011-03-01 Intel Corporation Methods and arrangements for remote communications with a trusted platform module
TW201222226A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Remote motherboard controller and method for controlling a remote motherboard
CN103092138B (zh) * 2011-10-28 2014-12-03 英业达科技有限公司 一种机柜系统的控制方法
US9665521B2 (en) * 2012-05-18 2017-05-30 Dell Products, Lp System and method for providing a processing node with input/output functionality by an I/O complex switch
JP6332509B1 (ja) * 2017-03-23 2018-05-30 日本電気株式会社 電源システム
US10521273B2 (en) * 2017-06-08 2019-12-31 Cisco Technology, Inc. Physical partitioning of computing resources for server virtualization
US11188492B2 (en) * 2018-12-27 2021-11-30 Intel Corporation Enhanced serial peripheral interface (eSPI) port expander
CN112306795B (zh) * 2020-10-19 2023-01-10 苏州浪潮智能科技有限公司 一种基于espi的增强服务器安全的方法及装置
CN114004184A (zh) * 2021-09-24 2022-02-01 苏州浪潮智能科技有限公司 一种改进的dc-scm装置

Also Published As

Publication number Publication date
CN116955237A (zh) 2023-10-27
US20230334155A1 (en) 2023-10-19
TWI807800B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
TWI807800B (zh) 資料中心安全控制模組及其控制方法
US10210120B2 (en) Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch
US7099969B2 (en) Dynamic reconfiguration of PCI Express links
US10127170B2 (en) High density serial over LAN management system
US7546409B2 (en) Deferring peripheral traffic with sideband control
US10268483B2 (en) Data protocol for managing peripheral devices
US20070226377A1 (en) Detecting parameters of a system UART and matching those parameters in a serial-over-LAN (SOL) UART
US7032052B2 (en) Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector
US20080043769A1 (en) Clustering system and system management architecture thereof
US20050033890A1 (en) Hot-pluggable peripheral input device coupling system
US7734839B1 (en) Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols
JP2000305678A (ja) コンピュータ・システムの電源を切らずに構成要素を追加および除去する方法および装置
US10317973B2 (en) Peripheral device expansion card system
US10579572B2 (en) Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system
US8151011B2 (en) Input-output fabric conflict detection and resolution in a blade compute module system
US10324888B2 (en) Verifying a communication bus connection to a peripheral device
JPH11161625A (ja) コンピュータ・システム
US20150186317A1 (en) Method and apparatus for detecting the initiator/target orientation of a smart bridge
TW202046108A (zh) 調試裝置及具有所述調試裝置的電子裝置
US20210318975A1 (en) Providing I3C Communications Of Multiple Data Lines Via A Universal Serial Bus
US20060095626A1 (en) Multifunction adapter
CN211787062U (zh) Mctp设备测试装置
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
TWI851403B (zh) 計算系統、多節點伺服器及電腦實施方法
Hughes et al. BladeCenter processor blades, I/O expansion adapters, and units