CN110554990A - 兼容pcie与sata线路的主板电路 - Google Patents

兼容pcie与sata线路的主板电路 Download PDF

Info

Publication number
CN110554990A
CN110554990A CN201810558681.1A CN201810558681A CN110554990A CN 110554990 A CN110554990 A CN 110554990A CN 201810558681 A CN201810558681 A CN 201810558681A CN 110554990 A CN110554990 A CN 110554990A
Authority
CN
China
Prior art keywords
switch
pcie
sata
connector
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810558681.1A
Other languages
English (en)
Inventor
张维
赵志勇
王太诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Jicheng Packaging Machinery Co ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Shaoxing Jicheng Packaging Machinery Co ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Jicheng Packaging Machinery Co ltd, Hon Hai Precision Industry Co Ltd filed Critical Shaoxing Jicheng Packaging Machinery Co ltd
Priority to CN201810558681.1A priority Critical patent/CN110554990A/zh
Publication of CN110554990A publication Critical patent/CN110554990A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种兼容PCIE与SATA线路的主板电路，包括一连接器、一芯片集及一切换开关。所述切换开关的第一输出端电连接于所述芯片集的SATA信号端，所述切换开关的第二输出端电连接于所述芯片集的PCIE信号端；当所述切换开关侦测到一SATA设备插接到所述连接器时，所述切换开关选通所述输入端与所述第一输出端之间的通道，实现SATA信号传输；当所述切换开关侦测到一PCIE设备插接到所述连接器时，所述切换开关选通所述输入端与所述第二输出端之间的通道，实现PCIE信号传输。上述兼容PCIE与SATA线路的主板电路，可根据插接的PCIE信号设备和SATA信号设备选择对主板上的PCIE线路和SATA线路进行切换。

Description

兼容PCIE与SATA线路的主板电路
技术领域
本发明涉及电子设备技术领域，尤其涉及一种兼容PCIE与SATA线路的主板电路。
背景技术
现有主板设计方案设计了两种通信接口来分别实现与其插接的PCIE信号设备和SATA信号设备通信，在主板有限面积的情形下，主板的布线、兼容性有所下降。
发明内容
鉴于以上内容，有必要提供一种兼容PCIE与SATA线路的主板电路，其可实现根据插接的PCIE信号设备和SATA信号设备选择对主板上的PCIE线路和SATA线路进行切换，提升主板兼容性能。
本发明一实施方式提供一种兼容PCIE与SATA线路的主板电路，包括一连接器、一芯片集及切换开关。所述连接器电连接于所述切换开关，所述切换开关包括输入端、第一输出端及第二输出端，所述第一输出端电连接于所述芯片集的SATA信号端，所述第二输出端电连接于所述芯片集的PCIE信号端；当所述切换开关侦测到一SATA设备插接到所述连接器时，所述切换开关选通所述输入端与所述第一输出端之间的通道，以实现SATA信号传输；当所述切换开关侦测到一PCIE设备插接到所述连接器时，所述切换开关选通所述输入端与所述第二输出端之间的通道，以实现PCIE信号传输。
优选地，所述切换开关包括一控制引脚，所述切换开关用于根据所述控制引脚的电平状态来选择选通所述输入端与所述第一输出端之间的通道，或选通所述输入端与所述第二输出端之间的通道。
优选地，当所述控制引脚为低电平时，所述切换开关选通所述输入端与所述第一输出端之间的通道；当所述控制引脚为高电平时，所述切换开关选通所述输入端与所述第二输出端之间的通道。
优选地，所述芯片集包括一信号引脚，所述信号引脚用于输出高电平信号，所述连接器包括一侦测引脚，所述信号引脚电连接于所述侦测引脚及所述控制引脚；当所述SATA设备插接到所述连接器时，所述侦测引脚接地，所述控制引脚通过所述侦测引脚接地；当所述PCIE设备插接到所述连接器时，所述侦测引脚及所述控制引脚接收所述高电平信号。
本发明一实施方式还提供一种兼容PCIE与SATA线路的主板电路，包括一连接器及切换开关。所述连接器电连接于所述切换开关，所述切换开关包括输入端、第一输出端及第二输出端，所述第一输出端电连接于一芯片集的SATA信号端，所述第二输出端电连接于所述芯片集的PCIE信号端；当所述切换开关侦测到一SATA设备插接到所述连接器时，所述切换开关选通所述输入端与所述第一输出端之间的通道，以实现SATA信号传输；当所述切换开关侦测到一PCIE设备插接到所述连接器时，所述切换开关选通所述输入端与所述第二输出端之间的通道，以实现PCIE信号传输。
优选地，所述切换开关包括一控制引脚，所述切换开关用于根据所述控制引脚的电平状态来选择选通所述输入端与所述第一输出端之间的通道，或选通所述输入端与所述第二输出端之间的通道。
优选地，当所述控制引脚为低电平时，所述切换开关选通所述输入端与所述第一输出端之间的通道；当所述控制引脚为高电平时，所述切换开关选通所述输入端与所述第二输出端之间的通道。
优选地，所述芯片集包括一信号引脚，所述信号引脚用于输出高电平信号，所述连接器包括一侦测引脚，所述信号引脚电连接于所述侦测引脚及所述控制引脚；当所述SATA设备插接到所述连接器时，所述侦测引脚接地，所述控制引脚通过所述侦测引脚接地；当所述PCIE设备插接到所述连接器时，所述侦测引脚及所述控制引脚接收所述高电平信号。
与现有技术相比，上述兼容PCIE与SATA线路的主板电路，其可实现根据插接的PCIE信号设备和SATA信号设备选择对主板上的PCIE线路和SATA线路进行切换，提升主板兼容性能，有效地降低开发成本。
附图说明
图1是本发明兼容PCIE与SATA线路的主板电路的一实施方式的功能模块图。
图2是本发明兼容PCIE与SATA线路的主板电路的另一实施方式的功能模块图。
图3是本发明兼容PCIE与SATA线路的主板电路的一实施方式的电路图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1-3，本发明一实施方式提供一兼容PCIE与SATA线路的主板电路100，所述兼容PCIE与SATA线路的主板电路100可以设置在一电子设备的主板上，所述电子设备可以是电脑、服务器等设备。
所述兼容PCIE与SATA线路的主板电路100包括一连接器10及一切换开关20。所述连接器10电连接于所述切换开关20。所述切换开关20包括输入端A1～A4、第一输出端B1～B4及第二输出端C1～C4。所述输入端A1～A4电连接于所述连接器10的输出引脚P1～P4，所述第一输出端B1～B4电连接于一芯片集30的SATA信号端IO1～IO4，所述第二输出端C1～C4电连接于所述芯片集30的PCIE信号端IO5～IO8。当所述切换开关20侦测到一SATA设备插接到所述连接器10时，所述切换开关20选通所述输入端A1～A4与所述第一输出端B1～B4之间的通道，以实现所述SATA设备与所述芯片集30的SATA信号端IO1～IO4之间的SATA信号传输；当所述切换开关20侦测到一PCIE设备插接到所述连接器10时，所述切换开关20选通所述输入端A1～A4与所述第二输出端C1～C4之间的通道，以实现所述PCIE设备与所述芯片集30的PCIE信号端IO5～IO8之间的PCIE信号传输。
在一实施方式中，所述芯片集30亦可集成设置在所述兼容PCIE与SATA线路的主板电路100中，所述芯片集30可以包括兼容PCIE与SATA线路的信号处理芯片。所述连接器10优选为M.2接口连接器。
在一实施方式中，所述切换开关20还包括一控制引脚SEL，所述切换开关20用于根据所述控制引脚SEL的电平状态来选择选通所述输入端A1～A4与所述第一输出端B1～B4之间的通道，或选通所述输入端A1～A4与所述第二输出端C1～C4之间的通道。举例而言，当所述控制引脚SEL为低电平时，所述切换开关20选通所述输入端A1～A4与所述第一输出端B1～B4之间的通道；当所述控制引脚SEL为高电平时，所述切换开关20选通所述输入端A1～A4与所述第二输出端C1～C4之间的通道。
在一实施方式中，所述芯片集30还包括一信号引脚GPIO，所述信号引脚GPIO用于持续输出一高电平信号(例如3.3V)，所述连接器包括一侦测引脚PEDET，所述信号引脚GPIO电连接于所述侦测引脚PEDET及所述控制引脚SEL。当所述连接器10未插接有外接设备时，所述侦测引脚PEDET，所述信号引脚GPIO及所述控制引脚SEL均维持为高电平状态。
当所述SATA设备插接到所述连接器10时，所述SATA设备上与所述侦测引脚PEDET对应连接的引脚为接地状态，进而使得所述侦测引脚PEDET被接地，所述控制引脚SEL亦被接地，所述切换开关20选通所述输入端A1～A4与所述第一输出端B1～B4之间的通道，实现SATA信号传输；当所述PCIE设备插接到所述连接器10时，所述PCIE设备上与所述侦测引脚PEDET对应连接的引脚为悬空状态，所述侦测引脚PEDET及所述控制引脚SEL接收所述信号引脚GPIO输出的高电平信号，所述切换开关20选通所述输入端A1～A4与所述第二输出端C1～C4之间的通道，实现PCIE信号传输。
上述兼容PCIE与SATA线路的主板电路，其可实现根据插接的PCIE信号设备和SATA信号设备选择对主板上的PCIE线路和SATA线路进行切换，提升主板兼容性能，有效地降低开发成本。
对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。

Claims (8)

1.一种兼容PCIE与SATA线路的主板电路，包括一连接器及一芯片集，其特征在于：所述主板电路还包括与所述连接器电连接的切换开关，所述切换开关包括输入端、第一输出端及第二输出端，所述第一输出端电连接于所述芯片集的SATA信号端，所述第二输出端电连接于所述芯片集的PCIE信号端；当所述切换开关侦测到一SATA设备插接到所述连接器时，所述切换开关选通所述输入端与所述第一输出端之间的通道，以实现SATA信号传输；当所述切换开关侦测到一PCIE设备插接到所述连接器时，所述切换开关选通所述输入端与所述第二输出端之间的通道，以实现PCIE信号传输。
2.如权利要求1所述的主板电路，其特征在于，所述切换开关包括一控制引脚，所述切换开关用于根据所述控制引脚的电平状态来选择选通所述输入端与所述第一输出端之间的通道，或选通所述输入端与所述第二输出端之间的通道。
3.如权利要求2所述的主板电路，其特征在于，当所述控制引脚为低电平时，所述切换开关选通所述输入端与所述第一输出端之间的通道；当所述控制引脚为高电平时，所述切换开关选通所述输入端与所述第二输出端之间的通道。
4.如权利要求2所述的主板电路，其特征在于，所述芯片集包括一信号引脚，所述信号引脚用于输出高电平信号，所述连接器包括一侦测引脚，所述信号引脚电连接于所述侦测引脚及所述控制引脚；当所述SATA设备插接到所述连接器时，所述侦测引脚接地，所述控制引脚通过所述侦测引脚接地；当所述PCIE设备插接到所述连接器时，所述侦测引脚及所述控制引脚接收所述高电平信号。
5.一种兼容PCIE与SATA线路的主板电路，包括一连接器，其特征在于：所述主板电路还包括与所述连接器电连接的切换开关，所述切换开关包括输入端、第一输出端及第二输出端，所述第一输出端电连接于一芯片集的SATA信号端，所述第二输出端电连接于所述芯片集的PCIE信号端；当所述切换开关侦测到一SATA设备插接到所述连接器时，所述切换开关选通所述输入端与所述第一输出端之间的通道，以实现SATA信号传输；当所述切换开关侦测到一PCIE设备插接到所述连接器时，所述切换开关选通所述输入端与所述第二输出端之间的通道，以实现PCIE信号传输。
6.如权利要求5所述的主板电路，其特征在于，所述切换开关包括一控制引脚，所述切换开关用于根据所述控制引脚的电平状态来选择选通所述输入端与所述第一输出端之间的通道，或选通所述输入端与所述第二输出端之间的通道。
7.如权利要求6所述的主板电路，其特征在于，当所述控制引脚为低电平时，所述切换开关选通所述输入端与所述第一输出端之间的通道；当所述控制引脚为高电平时，所述切换开关选通所述输入端与所述第二输出端之间的通道。
8.如权利要求6所述的主板电路，其特征在于，所述芯片集包括一信号引脚，所述信号引脚用于输出高电平信号，所述连接器包括一侦测引脚，所述信号引脚电连接于所述侦测引脚及所述控制引脚；当所述SATA设备插接到所述连接器时，所述侦测引脚接地，所述控制引脚通过所述侦测引脚接地；当所述PCIE设备插接到所述连接器时，所述侦测引脚及所述控制引脚接收所述高电平信号。
CN201810558681.1A 2018-06-01 2018-06-01 兼容pcie与sata线路的主板电路 Pending CN110554990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810558681.1A CN110554990A (zh) 2018-06-01 2018-06-01 兼容pcie与sata线路的主板电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810558681.1A CN110554990A (zh) 2018-06-01 2018-06-01 兼容pcie与sata线路的主板电路

Publications (1)

Publication Number Publication Date
CN110554990A true CN110554990A (zh) 2019-12-10

Family

ID=68735324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810558681.1A Pending CN110554990A (zh) 2018-06-01 2018-06-01 兼容pcie与sata线路的主板电路

Country Status (1)

Country Link
CN (1) CN110554990A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988640A (zh) * 2021-04-22 2021-06-18 成都万创科技股份有限公司 一种多复用性高速接口设备及控制方法
CN113341295A (zh) * 2021-05-08 2021-09-03 山东英信计算机技术有限公司 一种测试治具和测试系统
CN114995262A (zh) * 2022-08-05 2022-09-02 成都万创科技股份有限公司 一种x86平台的电源时序控制方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201945991U (zh) * 2011-01-28 2011-08-24 联想(北京)有限公司 电子设备和接口检测装置
CN203224819U (zh) * 2013-04-08 2013-10-02 深圳市祈飞科技有限公司 一种主板
CN103916116A (zh) * 2013-01-05 2014-07-09 鸿富锦精密工业（深圳）有限公司 接口电平转换装置
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN206805525U (zh) * 2017-05-12 2017-12-26 深圳市融达计算机有限公司 一种ssd和mini‑pcie自适应电路
CN207302035U (zh) * 2017-09-08 2018-05-01 深圳市祈飞科技有限公司 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201945991U (zh) * 2011-01-28 2011-08-24 联想(北京)有限公司 电子设备和接口检测装置
CN103916116A (zh) * 2013-01-05 2014-07-09 鸿富锦精密工业（深圳）有限公司 接口电平转换装置
CN203224819U (zh) * 2013-04-08 2013-10-02 深圳市祈飞科技有限公司 一种主板
CN206805525U (zh) * 2017-05-12 2017-12-26 深圳市融达计算机有限公司 一种ssd和mini‑pcie自适应电路
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN207302035U (zh) * 2017-09-08 2018-05-01 深圳市祈飞科技有限公司 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988640A (zh) * 2021-04-22 2021-06-18 成都万创科技股份有限公司 一种多复用性高速接口设备及控制方法
CN113341295A (zh) * 2021-05-08 2021-09-03 山东英信计算机技术有限公司 一种测试治具和测试系统
CN113341295B (zh) * 2021-05-08 2023-08-18 山东英信计算机技术有限公司 一种测试治具和测试系统
CN114995262A (zh) * 2022-08-05 2022-09-02 成都万创科技股份有限公司 一种x86平台的电源时序控制方法及系统

Similar Documents

Publication Publication Date Title
US7802044B2 (en) Pin sharing device and method thereof for a universal asynchronous receiver/transmitter module and a universal serial bus module
US10866920B2 (en) Method and device for adjusting signal transmission direction in bidirectional ReDriver IC chip
CN112041828B (zh) Usb c型边带信号接口电路
US7354275B2 (en) Graphics card connector module, and motherboard device having the same
CN105656471A (zh) 使用usb-c型接口的系统及多功能控制电路
CN112671084B (zh) Usb设备及其操作方法
US9235542B2 (en) Signal switching circuit and peripheral component interconnect express connector assembly having the signal switching circuit
CN110554990A (zh) 兼容pcie与sata线路的主板电路
US20130205059A1 (en) Motherboard comprising expansion connector
US20150269110A1 (en) Cable with multiple functions
CN108255652B (zh) 一种信号测试装置
CN1214333C (zh) 通用串行总线接口设备
CN107302677A (zh) Hdmi和dp兼容接口电路
CN110323644B (zh) 转接器及其讯号传输方法
CN102314404A (zh) I2c设备通信电路
EP3637270A1 (en) External electrical connector and computer system
CN106909198B (zh) 一种外接装置、电子装置及电子系统
US11288219B2 (en) USB switching circuit and electronic apparatus having the same
TWI762685B (zh) 印刷電路板
CN209980238U (zh) 兼容扩展装置及电子设备
CN217739749U (zh) 一种开关控制电路
US20140239971A1 (en) Debugging circuit and circuit board using same
KR100459522B1 (ko) 내장 모뎀들을 갖는 전자 기기
CN104202631A (zh) Mhl及usb联合电路、便携式电子设备
CN214586453U (zh) 一种兼容usb和i2c的电路及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191210