CN114024857A - 带宽切换电路、系统及电子设备 - Google Patents
带宽切换电路、系统及电子设备 Download PDFInfo
- Publication number
- CN114024857A CN114024857A CN202111192054.9A CN202111192054A CN114024857A CN 114024857 A CN114024857 A CN 114024857A CN 202111192054 A CN202111192054 A CN 202111192054A CN 114024857 A CN114024857 A CN 114024857A
- Authority
- CN
- China
- Prior art keywords
- bandwidth
- slot
- switching
- switching circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 abstract description 9
- 238000003780 insertion Methods 0.000 abstract description 7
- 230000037431 insertion Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
- H04Q1/028—Subscriber network interface devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1485—Servers; Data center rooms, e.g. 19-inch computer racks
- H05K7/1488—Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及服务器技术领域,具体涉及带宽切换电路、系统及电子设备,所述带宽切换电路包括切换模块组,具有两个切换单元;插槽模块组,具有两个插槽,所述插槽与所述切换单元对应连接,每个插槽包括两个带宽状态输出端,分别用于输出插入所述插槽的设备的第一带宽状态以及第二带宽状态;控制模块,输入端与所述插槽的输出端连接,所述控制模块的输出端分别与所述两个切换单元的使能端连接,所述控制模块用于基于所述带宽状态输出端输出的带宽状态控制所述切换单元的动作,以提供相应的带宽。带宽分配由插入设备的带宽状态控制,更换不同插入设备方案无需对应调节线缆,降低组装和维护难度,减少了带宽切换电路的占用空间,提高了对应产品的良率。
Description
技术领域
本发明涉及服务器技术领域,具体涉及带宽切换电路、系统及电子设备。
背景技术
随着信息化和大数据的发展,服务器行业逐渐从产业和行政事业走入到人们的日常生活中。为满足不同行业的需求,GPU卡,网卡,加密卡,解码卡等多种形形色色的PCIE设备在服务器系统中得到应用。
各种PCIE卡的带宽受板载芯片的带宽需求限制,为满足各类板卡的带宽需求,考虑到主板和服务器内的空间限制,不同形态的PCIE转接卡应运而生,根据不同配置下接入设备的差异,需设计多种不同形态的转接卡,且如需满足多种配置需求,需要在转接卡上设置不同形态的上下行接口,不仅占用板上空间,且增加开发成本和组装维护难度,在开发和维护上带来了新的挑战。
现有技术方案如图1所示,Riser卡通过Cable或直插的方式与主板互联,Riser上行连接器通过设置Strap信号上下拉并经主板连至PCH,PCH通过识别Strap进行CPU带宽分配或按固定带宽进行分配。为满足不同带宽和配置需求,各槽位对应上行连接器独立,采用不同Cable接法实现不同槽位的带宽分配,满足各个场景的带宽需求。
然而,上述技术方案中为满足单一Riser卡实现不同带宽的需求,通常需要设置多个不同的上行和下行接口互联,占用板上空间,增加物料成本;且通过线缆连接方案实现带宽和槽位的切换,线缆的多种插接方法也为组装和维护带来了困难,降低产品良率。
发明内容
有鉴于此,本发明实施例提供了一种带宽切换电路、系统及电子设备,以解决现有带宽切换电路的占用空间较大且对应产品良率较低的问题。
根据第一方面,本发明实施例提供了一种带宽切换电路,包括:
切换模块组,具有两个切换单元;
插槽模块组,具有两个插槽,所述插槽与所述切换单元对应连接,每个所述插槽包括两个带宽状态输出端,分别用于输出插入所述插槽的设备的第一带宽状态以及第二带宽状态;
控制模块,输入端与所述插槽的输出端连接,所述控制模块的输出端分别与所述两个切换单元的使能端连接,所述控制模块用于基于所述带宽状态输出端输出的带宽状态控制所述切换单元的动作,以提供相应的带宽。
本发明实施例提供的带宽切换电路,通过插槽模块组对插入插槽的设备的带宽状态进行检测,并反馈给控制模块,控制模块再控制切换单元的动作,以提供相应的带宽,从而实现带宽的自适应分配。即,带宽分配由插入设备的带宽状态控制,更换不同插入设备方案无需对应调节线缆即可实现,降低组装和维护难度,减少了带宽切换电路的占用空间,提高了对应产品的良率。
结合第一方面,在第一方面第一实施方式中,所述控制模块包括:
第一逻辑单元,输入端分别与两个所述插槽的用于输出所述第一带宽状态的第一带宽状态输出端连接;
所述第二逻辑单元,输入端分别与两个所述插槽的用于输出所述第二带宽状态的第二带宽状态输出端以及所述第一逻辑单元的输出端连接,所述第二逻辑单元的输出端与所述两个切换单元的使能端连接。
本发明实施例提供的带宽切换电路,通过两个逻辑单元形成控制模块,结构简单易于实现,避免采用其他处理器所带来的程序编写问题。
结合第一方面第一实施方式,在第一方面第二实施方式中,所述第一逻辑单元为与门。
结合第一方面第二实施方式,在第一方面第三实施方式中,所述第二逻辑单元包括两个可控非门,所述可控非门与所述插槽一一对应设置,所述可控非门的控制端为所述第二带宽状态输出端,所述可控非门的输入端为所述第一逻辑单元的输出端,所述可控非门的输出端与所述切换单元的使能端连接。
本发明实施例提供的带宽切换电路,利用可控非门与与门的结合形成控制模块,简化了电路结构。
结合第一方面,在第一方面第四实施方式中,所述切换模块组具有第一切换单元以及第二切换单元;
所述第一切换单元包括两个选通输出端,第一选通输出端与第一插槽的第一输入端连接,第二选通输出端与第二插槽的第二输入端连接;
所述第二切换单元包括两个选通输出端,第三选通输出端与所述第一插槽的第二输入端连接,第四选通输出端与第二插槽的第一输入端连接。
本发明实施例提供的带宽切换电路,通过切换单元与插槽的对应连接,可以实现多种带宽组合,提高了该带宽切换电路的应用范围。
结合第一方面第四实施方式,在第一方面第五实施方式中,所述第一输入端与目标总线的低8位对应,所述第二输入端与所述目标总线的高8位对应。
结合第一方面,在第一方面第六实施方式中,所述第一带宽状态为8位带宽状态,所述第二带宽状态为16位带宽状态。
结合第一方面,在第一方面第七实施方式中,所述带宽切换电路还包括:
接口模块,具有两个接口单元,所述接口单元与所述切换单元一一对应设置,所述接口模块用于传输插入所述插槽的设备的带宽状态。
本发明实施例提供的带宽切换电路,通过接口模块的设置将插槽设备的带宽状态传输给目标设备,使得目标设备能够知晓当前带宽切换电路对应的带宽状态,从而进行及时调整带宽分配。
根据第二方面,本发明实施例还提供了一种带宽切换系统,包括:
本发明第一方面,或第一方面任一项实施方式中所述的带宽切换电路;
主控板,具有与所述带宽切换电路适配的接口模块,所述主控板通过所述适配的接口模块与所述带宽切换电路连接。
本发明实施例提供的带宽切换系统,通过切换模块以及插槽的带宽状态实现带宽的自适应分配,降低组装和维护难度,减少了带宽切换电路的占用空间,提高了对应产品的良率。
根据第三方面,本发明实施例还提供了一种电子设备,包括:
设备本体;
本发明第二方面所述的带宽切换系统,所述带宽切换系统设置在设备本体内。
本发明实施例提供的电子设备,通过切换模块以及插槽的带宽状态实现带宽的自适应分配,而无需对应调节线缆,提高了该电子设备的良率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中带宽切换系统的结构示意图;
图2是根据本发明实施例的带宽切换电路的结构示意图;
图3是根据本发明实施例的带宽切换电路的结构示意图;
图4是根据本发明实施例的带宽切换系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种带宽切换电路,包括切换模块组、插槽模块组以及控制模块。如图2所示,切换模块组具有两个切换单元,分别为第一切换单元11以及第二切换单元12;插槽模块组具有两个插槽,分别为第一插槽21以及第二插槽22,每个插槽均包括两个带宽状态输出端,分别输出插入所述插槽的设备的第一带宽状态以及第二带宽状态。其中,第一带宽状态以及第二带宽状态为插槽所支持的两种带宽状态。例如,插槽支持8位以及16位的设备插入,那么第一带宽状态为8位带宽状态,相应地,第二带宽状态为16位带宽状态;或者,第一带宽状态为16位带宽状态,相应地,第二带宽状态为8位带宽状态。
各个插槽与切换单元对应连接,控制模块的输入端与插槽的输出端连接,控制模块的输出端分别与两个切换单元的使能端连接。该控制模块用于基于带宽状态输出端输出的带宽状态控制切换单元的动作,以提供相应的带宽。
具体地,当插槽上有设备插入时,设备的带宽不同其对应的卡槽使用长度不同,基于该长度就可以确定插入设备的带宽状态。当确定出插入设备的带宽状态时,插槽的带宽状态输出端就输出相应的数值。例如,可以实现规定,当插入第一带宽的设备时,第一带宽状态为0,第二带宽状态为1;当插入第二带宽的设备时,第一带宽状态为1,第二带宽状态为0。基于此,插槽输出与插入设备对应的第一带宽状态以及第二带宽状态。
以第一带宽状态为8位带宽,第二带宽状态为16为带宽为例,若第一插槽插入8位设备,第二插槽插入8为设备,那么,第一插槽输出的第一带宽状态为0,第二带宽状态为1;第二插槽输出的第一带宽状态为0,第二带宽状态为1。若第一插槽插入16位设备,第二插槽未插入设备,那么,第一插槽输出的第一带宽状态为1,第二带宽状态为0;第二插槽输出的第一带宽状态为1,第二带宽状态为1。
各个插槽将对应的第一带宽状态以及第二带宽状态反馈给控制模块,控制模块基于各个插槽的带宽状态,确定出当前需要分配的带宽,并控制对应的切换单元的动作,以提供相应的带宽。继续沿用上例,当控制模块接收到第一插槽输出的第一带宽状态为0,第二带宽状态为1,第二插槽输出的第一带宽状态为0,第二带宽状态为1时,确认此时是两个8位设备插入,需要分别使能切换单元使得两个插槽提供8位信号输入;当控制模块接收到第一插槽输出的第一带宽状态为1,第二带宽状态为0;第二插槽输出的第一带宽状态为0,第二带宽状态为1,确认此时是第一插槽插入16位设备,需要使能切换单元使得第一插槽提供16位信号输入。具体地,切换单元可以选择开关,也可以采用其他器件组合实现,在此对其具体实现方式并不做任何限定。当控制模块确定此时插入设备为第一带宽状态时,控制模块控制对应切换单元的动作,使其提供第一带宽的信号输入;当控制模块确定此时插入设备为第二带宽状态时,控制模块控制对应切换单元的动在,使其提供第二带宽的信号输入。
其中,控制模块可以采用逻辑单元的组合实现,也可以采用可编程器件实现。在此对其具体实现方式并不做任何限定,具体可以根据实际情况进行设置。
本实施例提供的带宽切换电路,通过插槽模块组对插入插槽的设备的带宽状态进行检测,并反馈给控制模块,控制模块再控制切换单元的动作,以提供相应的带宽,从而实现带宽的自适应分配。即,带宽分配由插入设备的带宽状态控制,更换不同插入设备方案无需对应调节线缆即可实现,降低组装和维护难度,减少了带宽切换电路的占用空间,提高了对应产品的良率。
在本实施例的一些可选实施方式中,控制模块包括两个逻辑单元,分别为第一逻辑单元以及第二逻辑单元。其中,第一逻辑单元的输入端分别与两个插槽的用于输出第一带宽状态的第一带宽状态输出端连接。即,第一逻辑单元用于确定两个插槽是否有第一带宽状态的设备插入。通过两个逻辑单元形成控制模块,结构简单易于实现,避免采用其他处理器所带来的程序编写问题。
第二逻辑单元分别与两个插槽的用于输出第二带宽状态的第二带宽状态输出端以及第一逻辑单元的输出端连接,第二逻辑单元的输出端与切换单元的使能端连接。即,第二逻辑单元用于确定两个插槽是否有第二带宽状态的设备插入,由于同一插槽不可能同时存在第一带宽状态以及第二带宽状态的设备插入,因此,将第一逻辑单元的输出端作为第二逻辑单元的输入端,可以保证控制结果的可靠性。
图3示出了带宽切换电路的一个具体示例,第一逻辑单元为与门,第二逻辑单元包括两个可控非门。具体地,第一逻辑单元的两个输入端分别为两个插槽的第一带宽状态输出端,第一逻辑单元的输出端与第二逻辑单元连接。第二逻辑单元中的两个可控非门与插槽一一对应设置,对于每个可控非门而言,其控制端为第二带宽状态输出端,输入端为第一逻辑单元的输出端,可控非门的输出端与切换单元的使能端连接。利用可控非门与与门的结合形成控制模块,简化了电路结构。
如图3所示,对于第一插槽,即插槽1而言,其第一带宽状态输出端输出的信号为SLOT0_X8_PRESENT,第二带宽状态输出端输出的信号为SLOT0_X16_PRESENT;对于第二插槽,即插槽2而言,其第一带宽状态输出端输出的信号为SLOT1_X8_PRESENT,第二带宽状态输出端输出的信号为SLOT1_X16_PRESENT。
与门的两个输入端分别连接SLOT0_X8_PRESENT以及SLOT1_X8_PRESENT,与门的输出端的输出信号为SLOT0_SLOT1_X8_PRESENT。与门的输出端分别作为两个可控非门的输入端,可控非门的控制端连接的是对应插槽的第二带宽状态输出端输出的第二带宽状态,例如,分别为SLOT0_X16_PRESENT以及SLOT1_X16_PRESENT。可控非门的输出端输出信号为HSIO1_OE以及HSIO2_OE,这两个输出信号分别与对应的切换单元连接。例如,HSIO1_OE与切换单元1的使能端OE连接,HSIO2_OE与切换单元2的使能端OE连接。
进一步地,切换模块组具有第一切换单元以及第二切换单元,第一切换单元包括两个选通输出端,第一选通输出端与第一插槽的第一输入端连接,第二选通输出端与第二插槽的第二输入端连接;第二切换单元包括两个选通输出端,第三选通输出端与第一插槽的第二输入端连接,第四选通输出端与第二插槽的第一输入端连接。其中,第一输入端与目标总线的低8位对应,第二输入端与目标总线的高8位对应。第一带宽状态为8位带宽状态,第二带宽状态为16位带宽状态。通过切换单元与插槽的对应连接,可以实现多种带宽组合,提高了该带宽切换电路的应用范围。
在本实施例的另一些可选实施方式中,该带宽切换电路还包括接口模块,该接口模块具有两个接口单元,接口单元与切换单元一一对应设置,该接口模块用于传输插入插槽的设备的带宽状态。其中,接口单元可以采用Slimline实现,也可以通过标准PCIE X16SLOT或GEMZ等多种接口实现,在此对接口单元的具体实现方式并不做任何限定,可以根据实际需求进行相应的设置即可。通过接口模块的设置将插槽设备的带宽状态传输给目标设备,使得目标设备能够知晓当前带宽切换电路对应的带宽状态,从而进行及时调整带宽分配。
如图3所示,带宽切换电路设置在Rise板上,在同一Rise板上可以布置多个带宽切换电路,这多个带宽切换电路可以共用一个控制模块,可以是分别具有各自的控制模块,或者根据实际情况进行控制模块的设置,在此对其并不做任何限定。
如图3所示,目标总线为PCIE总线,将CPIE总线分为PCIE X8_H(低8位PCIE Lane)和PCIE X8_L(高8位PCIE Lane)两组,分别连接至Riser卡,接口单元以Slimline为例。
Riser卡上设置两个切换单元,即HSIO-Switch芯片,分别表示为HSIO1以及HSIO2。该芯片Port A接与主板互联的PCIE Lane,将PCIE X8_H和PCIE X8_L分别接至两个芯片的Port A,芯片的Port A可与Port B1或Port B2选通,选通由使能端的OE信号控制。
Riser支持两个X16 PCIE Slot接口形态,切换单元1,即HSIO-Switch1的B1输出PCIE X8在PCB上做通道反向(Lane Reversal)后接插槽1的0前八个Lane,B2输出PCIE X8接至插槽2的后八个Lane。切换单元2,即HSIO-Switch2的B1输出PCIE X8接至插槽2的前八个Lane,B2输出PCIE X8在PCB上做Lane Reversal后接至插槽1的后八个Lane。
插入插槽的设备分为X8和X16两种带宽,对应金手指也分X8和X16两种带宽状态。根据标准连接方式,外插卡将金手指最远的一个在位信号连接至金手指的A1 Pin,对应插槽的A1 Pin接地。
将两个PCIE插槽的两个带宽状态输出端输出的X8_Present在位信号和X16_Present在位信号分别引出并通过上拉电阻默认配置为高,其中插槽1的X8 Present和插槽2的X8 Present经过与门后经接口单元发送至主控板的PCH,供PCH识别当前带宽分配状态,同时将与门的输出作为两个可控非门的输入,在不同配置下的在位信号对应电平逻辑值真值表如表1所示。
表1不同配置下板卡在位信号真值表
可控非门的输入端由与门输出的SLOT0_SLOT1_X8_PRESENT提供,可控非门的控制端信号由两个插槽的X16_Present分别控制。当X16_Present为低时可控非门表现为直通,即输入等于输出;当X16_Present为高时可控非门表现为非门,即输出与输入相反。两个可控非门的输出分别连接到两个切换单元的使能端OE上,用于控制切换单元的通道选通。
通过以上带宽切换电路的设计,可实现两个插槽支持接双X8,任意单槽位X16,任意单槽位X8多种配置的带宽分配方案,且带宽分配由外插卡的金手指对应在位信号直接控制,无需根据设备带宽调整线缆连接。
具体地,如图3所示,可支持双X8,任意单槽位X16,任意单槽位X8设备几种配置下的带宽分配方案。如下进行各配置下实施方案逻辑解析。当插槽1&插槽2接X8设备或插槽1与插槽2的任一槽位接X8设备,另一槽位不插卡时,对应带宽状态的逻辑电平状态如表2所示:
表2当接X8设备时对应各配置带宽状态的逻辑电平表
对应各控制信号和高速信号输出如表3所示:
表3当任一槽位接X8设备时对应槽位带宽和控制信号状态表
当任一槽位接X8设备时,对应Slot0_X8_PRESENT和Slot1_X8_PRESENT中至少有一个为0,对应Slot0_X16_PRESENT和Slot1_X16_PRESENT均为1,故此时与门输出为0,可控非门表现为非门,输出1。此时HSIO1和HSIO2均为B1输出,两个槽位的前八个Lane接入总线,配置为双X8,PCH接收到Slot0_Slot1_X8_PRESENT信号为0,判断当前为X8设备接入。
当插槽1接X16设备,插槽2不插外插卡时,对应带宽状态对应的逻辑电平状态如表4所示:
表4当插槽1接X16设备时对应带宽状态的逻辑电平表
对应各控制信号和高速信号输出如表5所示:
表5当插槽1接X16设备时对应槽位带宽和控制信号状态表
当Slot0接X16设备且Slot1不插外插卡时,对应Slot0_X8_PRESENT和Slot1_X8_PRESENT均为1,Slot0_X16_PRESENT为0而Slot1_X16_PRESENT为1,故此时与门输出为1,HSIO1对应的可控非门表现为直通,输出1,HSIO2对应的可控非门表现为非门,输出0。
此时HSIO1为B1输出,HSIO2为B2输出,插槽1的前八条Lane接CPU PEx的后八条Lane,插槽2的后八条Lane接CPU PEx的前八条Lane,因两个HSIO输出到插槽1的两个X8分别在Riser上进行了Lane翻转,插槽1的带宽分配为X16(Lane reversal),此时PCH接收Slot0_Slot1_X8_PRESENT信号为1,判断当前为X16设备接入。
当Slot1接X16设备,Slot0不插外插卡时,对应带宽状态的逻辑电平状态如表6所示:
表6当插槽2接X16设备时对应带宽状态的逻辑电平表
对应各控制信号和高速信号输出如表7所示:
表7当插槽2接X16设备时对应槽位带宽和控制信号状态表
当插槽2接X16设备且插槽1不插外插卡时,对应Slot0_X8_PRESENT和Slot1_X8_PRESENT均为1,Slot0_X16_PRESENT为1而Slot1_X16_PRESENT为0。故此时与门输出为1,HSIO1对应的可控非门表现为非门,输出0,HSIO2对应的可控非门表现为直通,输出1。
此时HSIO1为B2输出,HSIO2为B1输出,插槽2的前八条Lane接CPU PEx的前八条Lane,插槽2的后八条Lane接CPU PEx的后八条Lane,插槽2的带宽分配为X16,此时PCH接收到Slot0_Slot1_X8_PRESENT信号为1,判断当前为X16设备接入。
本实施例提供的带宽切换电路,上行支持任意形态的接口,即接口模块可以支持任意形态的接口,且仅需X16的上行接口带宽即可实现两个槽位带宽的自适应分配,节省板上空间;可支持双X8,任意单槽位X16,任意单槽位X8等多种带宽分配方案,节省成本;带宽分配由插入卡的在位信号控制,更换不同插卡方案无需对应调节线缆,降低组装和维护难度。
本发明实施例还提供了一种带宽切换系统,包括带宽切换电路以及主控板。其中,关于带宽切换电路的具体结构细节请参见上文所述,在此不再赘述。主控板具有与带宽切换电路适配的接口模块,主控板通过该适配的接口模块与带宽切换电路连接。具体地,如图4所示,主控板MB通过其接口模块,即接口单元0以及接口单元1与Riser板上适配的两个接口单元对应连接。
本实施例提供的带宽切换系统,通过切换模块以及插槽的带宽状态实现带宽的自适应分配,降低组装和维护难度,减少了带宽切换电路的占用空间,提高了对应产品的良率。
本发明实施例还提供了一种电子设备,包括设备本体以及带宽切换系统。其中,带宽切换系统设置在设备本体内。所述的电子设备可以是服务器、客户端,或者其他设备,在此对其具体应用并不做任何限定,具体可以根据实际需求进行设置即可。
本实施例提供的电子设备,通过切换模块以及插槽的带宽状态实现带宽的自适应分配,而无需对应调节线缆,提高了该电子设备的良率。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种带宽切换电路,其特征在于,包括:
切换模块组,具有两个切换单元;
插槽模块组,具有两个插槽,所述插槽与所述切换单元对应连接,每个所述插槽包括两个带宽状态输出端,分别用于输出插入所述插槽的设备的第一带宽状态以及第二带宽状态;
控制模块,输入端与所述插槽的输出端连接,所述控制模块的输出端分别与所述两个切换单元的使能端连接,所述控制模块用于基于所述带宽状态输出端输出的带宽状态控制所述切换单元的动作,以提供相应的带宽。
2.根据权利要求1所述的带宽切换电路,其特征在于,所述控制模块包括:
第一逻辑单元,输入端分别与两个所述插槽的用于输出所述第一带宽状态的第一带宽状态输出端连接;
所述第二逻辑单元,输入端分别与两个所述插槽的用于输出所述第二带宽状态的第二带宽状态输出端以及所述第一逻辑单元的输出端连接,所述第二逻辑单元的输出端与所述两个切换单元的使能端连接。
3.根据权利要求2所述的带宽切换电路,其特征在于,所述第一逻辑单元为与门。
4.根据权利要求3所述的带宽切换电路,其特征在于,所述第二逻辑单元包括两个可控非门,所述可控非门与所述插槽一一对应设置,所述可控非门的控制端为所述第二带宽状态输出端,所述可控非门的输入端为所述第一逻辑单元的输出端,所述可控非门的输出端与所述切换单元的使能端连接。
5.根据权利要求1所述的带宽切换电路,其特征在于,所述切换模块组具有第一切换单元以及第二切换单元;
所述第一切换单元包括两个选通输出端,第一选通输出端与第一插槽的第一输入端连接,第二选通输出端与第二插槽的第二输入端连接;
所述第二切换单元包括两个选通输出端,第三选通输出端与所述第一插槽的第二输入端连接,第四选通输出端与第二插槽的第一输入端连接。
6.根据权利要求5所述的带宽切换电路,其特征在于,所述第一输入端与目标总线的低8位对应,所述第二输入端与所述目标总线的高8位对应。
7.根据权利要求1所述的带宽切换电路,其特征在于,所述第一带宽状态为8位带宽状态,所述第二带宽状态为16位带宽状态。
8.根据权利要求1所述的带宽切换电路,其特征在于,还包括:
接口模块,具有两个接口单元,所述接口单元与所述切换单元一一对应设置,所述接口模块用于传输插入所述插槽的设备的带宽状态。
9.一种带宽切换系统,其特征在于,包括:
权利要求1-8中任一项所述的带宽切换电路;
主控板,具有与所述带宽切换电路适配的接口模块,所述主控板通过所述适配的接口模块与所述带宽切换电路连接。
10.一种电子设备,其特征在于,包括:
设备本体;
权利要求9所述的带宽切换系统,所述带宽切换系统设置在设备本体内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111192054.9A CN114024857B (zh) | 2021-10-13 | 2021-10-13 | 带宽切换电路、系统及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111192054.9A CN114024857B (zh) | 2021-10-13 | 2021-10-13 | 带宽切换电路、系统及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114024857A true CN114024857A (zh) | 2022-02-08 |
CN114024857B CN114024857B (zh) | 2023-08-25 |
Family
ID=80055852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111192054.9A Active CN114024857B (zh) | 2021-10-13 | 2021-10-13 | 带宽切换电路、系统及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114024857B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050088445A1 (en) * | 2003-10-22 | 2005-04-28 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
US20070233926A1 (en) * | 2006-03-10 | 2007-10-04 | Inventec Corporation | Bus width automatic adjusting method and system |
CN107608926A (zh) * | 2017-08-18 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种基于服务器支持pcie带宽自动切换装置及方法 |
CN112069107A (zh) * | 2020-08-21 | 2020-12-11 | 苏州浪潮智能科技有限公司 | 一种可自动识别外插卡的服务器板卡及外插卡自动识别方法 |
CN112685347A (zh) * | 2020-12-31 | 2021-04-20 | 西安易朴通讯技术有限公司 | 一种不同带宽的pcie设备的兼容方法、装置及服务器 |
CN213690604U (zh) * | 2020-12-21 | 2021-07-13 | 苏州科达科技股份有限公司 | Pcie带宽分配系统及电子设备 |
-
2021
- 2021-10-13 CN CN202111192054.9A patent/CN114024857B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050088445A1 (en) * | 2003-10-22 | 2005-04-28 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
US20070233926A1 (en) * | 2006-03-10 | 2007-10-04 | Inventec Corporation | Bus width automatic adjusting method and system |
CN107608926A (zh) * | 2017-08-18 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种基于服务器支持pcie带宽自动切换装置及方法 |
CN112069107A (zh) * | 2020-08-21 | 2020-12-11 | 苏州浪潮智能科技有限公司 | 一种可自动识别外插卡的服务器板卡及外插卡自动识别方法 |
CN213690604U (zh) * | 2020-12-21 | 2021-07-13 | 苏州科达科技股份有限公司 | Pcie带宽分配系统及电子设备 |
CN112685347A (zh) * | 2020-12-31 | 2021-04-20 | 西安易朴通讯技术有限公司 | 一种不同带宽的pcie设备的兼容方法、装置及服务器 |
Also Published As
Publication number | Publication date |
---|---|
CN114024857B (zh) | 2023-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
CN110321313B (zh) | 可配置接口卡 | |
CN111752871A (zh) | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 | |
CN109918329B (zh) | 一种配置Retimer芯片的通信系统以及通信方法 | |
JP4671688B2 (ja) | 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュールからなるメモリシステム | |
CN108287803A (zh) | 一种ocp接口的pcie扩展装置 | |
CN106855847B (zh) | 多插槽的插入式卡 | |
TW201640369A (zh) | 通道資源的重定向 | |
US10248605B2 (en) | Bidirectional lane routing | |
CN103180797A (zh) | 服务器系统及其外接卡扩展设备 | |
CN1988267A (zh) | 连接器以及其相关方法 | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN209248436U (zh) | 一种扩展板卡及服务器 | |
CN211124034U (zh) | 多路采集卡及具有其的服务器 | |
JP2002026235A (ja) | メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード | |
EP3637270A1 (en) | External electrical connector and computer system | |
CN114024857B (zh) | 带宽切换电路、系统及电子设备 | |
CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
US10420219B1 (en) | Printed circuit board adaptable for multiple interconnection slots | |
CN211349344U (zh) | 一种主机板及服务器 | |
CN210836054U (zh) | 存储扩展设备和存储扩展设备系统 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN113391570A (zh) | 一种低成本低复杂度的多路da同步控制方法 | |
CN111352883A (zh) | 一种主板到riser卡上i2c地址配置装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |