CN211349344U - 一种主机板及服务器 - Google Patents

Abstract

本实用新型实施例公开一种主机板及服务器，涉及计算机技术领域。包括：印制电路板，在所述印制电路板上设有中央处理器安装部，用于安装中央处理器；信号切换器，所述信号切换器输入端与所述中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，所述板上芯片与连接器分别用于与外围设备连接。本实用新型适用于主机板、计算机、工控机及服务器等电子设备的开发中。

Description

一种主机板及服务器

技术领域

本实用新型涉及计算机技术领域，尤其涉及一种主机板及服务器。

背景技术

主板是计算机的重要组成部分，决定了计算机系统的功能性能特点。目前现在市场上的主板通常是按照特定应用系统要求进行设计，主机板的IO(Input/Output，输入/输出)功能和数量就相对固定不变，例如，包括两路IO信号，第一路IO信号分配给第一设备，第二路IO信号分配给第二设备。如果用户有新的IO需求，往往需要更换主板，从而给OEM、ODM和最终用户带来成本的增加。

实用新型内容

有鉴于此，本实用新型实施例提供一种主机板及服务器，可以实现IO信号的灵活配置，以适应用户新的IO需求，从而在一定程度上可以降低成本。

为达到上述实用新型目的，本实用新型实施例提供的主机板，包括印制电路板，在所述印制电路板上设有中央处理器安装部，用于安装中央处理器；信号切换器，所述信号切换器输入端与所述中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，所述板上芯片与连接器分别用于与外围设备连接。

可选地，所述信号切换器为多路复用器。

可选地，在所述信号切换器的输出端与板上芯片连接时，所述板上芯片包括网卡芯片及基础板管理控制器；

当所述信号切换器的输出端与连接器连接时，所述连接器包括SATA接口及扩展插槽。

可选地，在所述印制电路板上还设有信号转换开关，所述信号转换开关至少与所述信号切换器连接，用于向所述信号切换器输入高、低电平信号。

可选地，所述信号切换开关包括插针与跳帽，所述插针插接于印制电路板上，所述跳帽设置于所述插针上，所述跳帽与所述插针配合实现信号跳接转换。

可选地，所述中央处理器采用40*40mm、1515PIN的BGA封装，BGA焊球中心距为1mm。

第二方面，本实用新型实施例提供一种服务器，包括第一方面任一所述的主机板，所述主机板上的中央处理器安装部中安装有中央处理器，所述中央处理器与所述信号切换器的输入端电连接。

本实用新型实施例提供的主机板及服务器，通过对其结构本身进行改进，在印制电路板上设置了信号切换器，将信号切换器输入端与中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，当用户有新的IO需求时，可以不更换主板，在插入中央处理器后，信号切换器可以将中央处理的IO信号切换以分配给需要的设备，实现了IO信号的灵活配置，从而改变了现有的主机板IO功能和数量相对固定不能较好地适应用户新的IO需求的现状，在一定程度上可以降低成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型主机板一实施例结构方框图；

图2为本实用新型主机板另一实施例结构方框图；

图3为本实用新型实施例提供的中央处理器的BGA封装结构主视图；

图4为图3中B处放大结构示意图；

图5为本实施例中中央处理器采用焊接方式时，印制电路板上中央处理器安装部的一实施例结构示意图；

图6为本实用新型主机板一实施例信号配置示意方框图；

图7为本实用新型主机板另一实施例信号配置示意方框图。

具体实施方式

下面结合附图对本实用新型实施例进行详细描述。

应当明确，为了更加清楚说明本实用新型，在以下的具体实施例中描述了众多技术细节，本领域技术人员应当理解，没有其中的某些细节，本实用新型同样可以实施。另外，为了凸显本实用新型的实用新型主旨，涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述，但是，这并不影响本实用新型的实施。本文所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

图1为本实用新型主机板一实施例结构方框图；参看图1所示，本实用新型实施例提供的主机板(Mainboard)，通常称为主板，又叫系统板(systemboard、)或母板(motherboard)；适用于个人电脑、工控机、服务器等各种电子设备中。所述主机板包括印制电路板，在所述印制电路板上设有中央处理器安装部，用于安装中央处理器(CPU：CentralProcessing Unit/Processor)，所述中央处理器安装部可以为插座，也可以为焊接点。

在一个实施例中，所述中央处理器为海光3100或海光3200系列处理器，其隶属于X86 CPU，在高速IO方面具有两组X16的高速信号，分别称做PHY-A和PHY-B，其中，X16是总线带宽的表示，简单说表示数据传输通道的多少，可以衡量传输数据的大小，具有16路Lane，PHY表示的物理层含义，A和B是用于区分两组高速信号的标识符。

其中，PHY-B可以配置为XGMI(用于CPU之间通信的互连协议)，用于双路系统时CPU互联，或者配置为PCIE(PCI-Express：peripheral component interconnect express，是一种高速串行计算机扩展总线标准)，用于连接PCIE设备；PHY-A Lane0～3(指的是0～3路信号)可以配置为SATA和PCIE，Lane 4～7可以配置为SATA、PCIE、SGMII＆10G KR＆1G KX等，SGMII、10G KR和1G KX为通信技术领域术语，可以简单理解为具有一定传输标准的通信接口；Lane 8～15只能配置为PCIE。

在该实施例中，主板在出厂时预留中央处理器安装位置，具体的安装位置处可以设有所述中央处理器插槽，或者，可以在所述安装位置设有中央处理器焊接点，以便于OEM、服务器等厂商或用户自行选配。

在另一个实施例中，主板在出厂时，其上安装有中央处理器，所述中央处理器的输出端连接有所述信号切换器；所述中央处理器采用40*40mm、1515 PIN的BGA封装(BallGrid Array Package)，中文称为球珊阵列封装，其中、BGA焊球中心距为1mm，如图3及图4所示。在印制电路板上具有与之对应的中心距为1mm的焊盘阵列，如图5所示，这样CPU就能焊接或者安装到印制电路板上对应的位置。

信号切换器，所述信号切换器输入端与所述中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，所述板上芯片与连接器分别用于与外围设备连接。

其中，在中央处理器安装部处安装中央处理器后，中央处理器通过安装部与信号切换器电连接，实现信号的传输；所述信号切换器用于配置信号至对应的输出端，通过在中央处理器与板上芯片或连接器之间设置信号切换器，可以灵活配置IO信号，改变了现有的IO数量与功能固定的现状。具体地，所述信号切换器为多路复用器。

参看图2所示，所述连接器包括各种协议或标准的通信接口、扩展插槽等，例如，SATA接口、SGMII接口及第一PCIE扩展插槽等。

所述板上芯片(Chip On Board)，例如为网卡芯片(LAN controller)及基础板管理控制器(BMC，Baseboard Management Controller；也称为底板管理控制器)等，其中基础板管理控制器为服务器提供带外管理功能。

参看图6所示，本实施例中，在所述印制电路板上还设有信号转换开关S，所述信号转换开关至少与所述信号切换器连接，用于向所述信号切换器输入高、低电平信号。当所述信号切换器接收到的电平信号为高或低时，分别会分配CPU的一个GPIO(general-purposeinput/output ports，中文意思是通用i/o端口)给相应的设备。

如前所述，CPU PHY-A Lane 0～7支持多种接口协议，可以将Lane 0～7的部分或者全部Lane通过信号切换器连接到多种不通的设备，当某一个设备被选通后，CPU会进行相应的接口配置。PHYA Lane 0～7即图2中的PA[7：0]。

结合图6对信号切换器实现IO分配的过程或原理说明如下：信号切换器1输出端连接两组设备，一组命名为Choice1，另一组命名为Choice2，每组中有多个设备，待分配的IO为PHY-A Lane0～3；在使用过程中，当用户需要给新的设备分配IO，具体哪个选项(Choice)中的设备和CPU相连，由信号转换开关S发送的“SLOTA_X16_03_EN”控制信号控制；当信号切换开关S发送低电平信号给信号切换器时，信号切换器使choice 1的设备和CPU相连；当信号切换开关S发送高电平信号给信号切换器时，信号切换器使choice2的设备和CPU相连。信号切换器同时将接收的“SLOTA_X16_03_EN”电平信号状态反馈给CPU，CPU通过“SLOTA_X16_03_EN”的状态确定出当前与哪个选项的设备连接，从而对PHY-A信号做相应的配置，这样就可以灵活配置IO，以满足用户新的设备IO需求。

具体地，所述信号切换开关可以是物理实体的开关，也可以是虚拟的信号逻辑控制模块；当为物理实体的开关时，所述信号切换开关包括插针与跳帽，所述插针插接于印制电路板上，所述跳帽设置于所述插针上，所述跳帽与所述插针配合实现信号跳接转换。

继续参看2及图6所示，图中“SLOTA_X16_03_EN”为控制信号，该信号由跳帽与插针组成的信号切换开关配合发出，用户通过改变跳帽在插针(header)上的位置来进行choice的选择，跳帽置于header的1-2PIN时，“SLOTA_X16_03_EN”为低，choice 1的设备和CPU的一个GPIO相连，跳帽置于2-3PIN时“SLOTA_X16_03_EN”为高，choice2的设备和CPU的一个GPIO相连。

信号切换器同时将接收的“SLOTA_X16_03_EN”电平信号状态反馈给CPU，CPU通过“SLOTA_X16_03_EN”的状态确定出当前与哪个选项的设备连接，从而对PHY-A信号做相应的配置，以实现IO的灵活分配，改变现有的IO数量及功能固定的现状，以满足用户新的IO需求。

在图6示例的方案中choice 1中的设备为：2个网卡芯片、1个BMC芯片、1个X1 PCIEslot，choice 2中的设备为X16 PCIE SLOT的Lane 15～12。

可以理解的是，实际设计中不仅限于这种连接，根据CPU的特性每种choice还可以设计为：4个X1 PCIE设备(示例中的choice1)，2个X2 pcie设备，1个X4 pcie设备，1个X8PCIE设备的其中4Lane，1个X16PCIE设备的其中4Lane(示例中的choice2、)，4个X1 SGMII＆10G KR＆1G KX，4个SATA设备。两种选项中的设备通常不同。需要说明的是，上述举例是为了帮助理解本实用新型的技术方案，不能视为对本实施例具体连接的设备的限定。

在另一个实施例中，当选用虚拟信号切换开关时，可以在BIOS设置界面中做一个choice 1和choice2的选择项，CPU在每次boot过程中BIOS根据这个选项的设置值来控制“SLOTA_X16_03_EN”输出高或低电平控制信号，信号切换器根据该电平控制信号使相应选项的设备与CPU连接，同时CPU对PHY-A信号进行相应的配置，以实现IO的灵活分配。

参看图2所示，在本实用新型的一个实施例中，所述中央处理器还支持双通道(Channel)内存模块，所述双通道内存模块设置于所述印制电路板上，且所述双通道内存模块与所述中央处理器连接。每个通道支持2根DIMM(Dual-Inline-Memory-Modules，双列直插式存储模块，俗称内存条)，具有四个USB接口。

所述印制电路板上还设有第二PCIE扩展插槽，所述第二PCIE扩展插槽与所述中央处理器输出端连接。所述第二PCIE扩展插槽在该实施例中为PCIE X16Slot。前述的两路高速信号中的PHY-B分发至第二PCIE扩展插槽。PHYB即图2中GB[15:0]。

参看图2及图7所示，本实施例中CPU PHYA出来的Lane4～7，通过信号切换器也可以有两种设备的选择，基于前述同样的IO分配方式可以实现Lane4～7的灵活配置。

在该实施例中，当选择choicel中的设备时，图2中信号切换器后面的信号连接的4个SATA 7PIN连接器可以配置为4个SATA连接4个硬盘；当选择choice2中的设备时，信号切换器输出的信号连接X16 PCIE SLOT的Lane 11～8。同样的，两种choice不仅限于图示及此处举例所述，根据CPU的特性可以设计为：4个X1 PCIE设备，2个X2 pcie设备，1个X4 pcie设备，1个X8 PCIE设备的其中4 Lane，1个X16 PCIE设备的其中4 Lane(示例中的choice2)，4个SATA设备(示例中的choice1)，4个X1 SGMII＆10G KR＆1G KX连接物理层PHY。

两种choice的设备通常不同。两种choice的选择由控制信号“SLOTA_X16_47_EN”控制，具体实现IO分配的方式与前文描述的实现IO分配的原理及过程相同，就不再赘述，可参看前文。

在前述举例中，lane0～3与lane4～7由两个不同的控制信号“SLOTA_X16_03_EN”和“SLOTA_X16_47_EN”分别控制，当都选择Choice 2时PHY-A的Lane0～3和Lane 4～7连接了同一个X16 PCIE SLOT的Lane15～12和Lane11～8，同时PHY-A的Lane 8～15连接X16PCIE SLOT的Lane 7～0，这样PHY-A Lane15～0就和X16 SLOT的Lane0～15倒序相连，这样设计的目的是：由于是PHYA Lane15～8连接了X16 PCIE SLOT的Lane0～7，当都选择choice1的时候X16 PCIE SLOT仍然可以插入一个X8的PCIE设备。与前述X16的概念类似，X8表示传输通道Lane为8路。

图6和图7中示出的配置PHY-A不同传输通道信号，例如Lane 0～3与Lane4～7分别通过一个信号切换器连接不同的设备。可以理解的是，也可以对Lane 0～7配置连接一个X8的信号切换开关，以实现8路传输通道信号的分配，具体分配方式与前述分配过程相同，就不在赘述。

本实用新型实施例提供的主机板，通过对其结构本身进行改进，在印制电路板上设置了信号切换器，将信号切换器输入端与中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，当用户有新的IO需求时，可以不更换主板，在插入中央处理器后，信号切换器可以将中央处理的IO信号切换以分配给需要的设备，实现了IO信号的灵活配置，从而改变了现有的主机板IO功能和数量相对固定不能较好地适应用户新的IO需求的现状，在一定程度上可以降低成本。

本实用新型适用于主机板、计算机、工控机及服务器等电子设备的开发中。

另外，本实用新型实施例还提供一种服务器，包括前述任一所述的主机板，所述主机板上的中央处理器安装部中安装有中央处理器，所述中央处理器与所述信号切换器的输入端电连接。

本实施例的服务器主机板由于可以实现了IO信号的灵活配置，当用户有新的IO需求时，不需要再重新更换主机，可以通过配置IO信号，适应用户新的需要，相对于更换主板可以降低成本。

需要说明的是，在本文中，术语“上”、“下”等指示的方位或位置关系的用语，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。诸如，第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以通过具体情况理解。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种主机板，其特征在于，包括印制电路板，在所述印制电路板上设有中央处理器安装部，用于安装中央处理器；

信号切换器，所述信号切换器输入端与所述中央处理器安装部电连接，所述信号切换器的输出端与板上芯片和/或连接器连接，所述板上芯片与连接器分别用于与外围设备连接。

2.根据权利要求1所述的主机板，其特征在于，所述信号切换器为多路复用器。

3.根据权利要求1或2所述的主机板，其特征在于，在所述信号切换器的输出端与板上芯片连接时，所述板上芯片包括网卡芯片及基础板管理控制器；

当所述信号切换器的输出端与连接器连接时，所述连接器包括SATA接口、PCIE接口及扩展插槽。

4.根据权利要求1所述的主机板，其特征在于，在所述印制电路板上还设有信号转换开关，所述信号转换开关至少与所述信号切换器连接，用于向所述信号切换器输入高、低电平信号。

5.根据权利要求4所述的主机板，其特征在于，所述信号转换开关包括插针与跳帽，所述插针插接于印制电路板上，所述跳帽设置于所述插针上，所述跳帽与所述插针配合实现信号跳接转换。

6.根据权利要求1所述的主机板，其特征在于，所述中央处理器采用40*40mm、1515PIN的BGA封装，BGA焊球中心距为1mm。

7.一种服务器，其特征在于，包括权利要求1至6任一所述的主机板，所述主机板上的中央处理器安装部中安装有中央处理器，所述中央处理器与所述信号切换器的输入端电连接。

Images