CN219476054U - 服务器及电子设备 - Google Patents
服务器及电子设备 Download PDFInfo
- Publication number
- CN219476054U CN219476054U CN202222720420.XU CN202222720420U CN219476054U CN 219476054 U CN219476054 U CN 219476054U CN 202222720420 U CN202222720420 U CN 202222720420U CN 219476054 U CN219476054 U CN 219476054U
- Authority
- CN
- China
- Prior art keywords
- chip
- type
- server
- data
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Programmable Controllers (AREA)
Abstract
本申请的实施例关于一种服务器及电子设备,涉及计算机技术领域。用于解决服务器对物理层芯片和局域网交换芯片配置时间晚的问题。该服务器包括主板和位于所述主板上的BMC、以及位于主板外部的CPLD和待配置芯片。CPLD分别与BMC和待配置芯片耦接,且BMC还与待配置芯片耦接。CPLD被配置为对待配置芯片进行配置,其中,配置待配置芯片的目标配置数据与待配置芯片的特征信息相对应。
Description
技术领域
本申请的实施例涉及计算机技术领域,尤其涉及一种服务器及电子设备。
背景技术
服务器是计算机的一种,是网络中为客户端计算机提供各种服务的高性能的计算机。服务器在操作系统的控制下,将与其相连的外部设备(例如硬盘、打印机等)提供给网络上的客户站点共享,也能为网络用户提供集中计算、信息发布及数据管理等服务。
服务器包括基板管理控制器(baseboard management controller,BMC)、复杂可编程逻辑器件(complex programmable logic device,CPLD)、以及多个芯片。相关技术中,由BMC通过CPLD对芯片进行配置,使得不同芯片之间可以基于配置实现通信,以完成服务器的功能。示例性地。服务器还包括局域网交换芯片(local area network switch,LSW)和物理层芯片(physical,PHY)。由BMC通过CPLD对PHY和LSW进行配置,从而使得PHY与LSW之间能够基于配置实现通信。
然而,服务器上电之后BMC的启动程序较多,在BMC启动配置程序之前会因启动其他程序而耗费一些时间(一些情况下能够达到30秒),导致服务器上电后对芯片配置时间晚的问题。
实用新型内容
本申请的实施例提供一种服务器及电子设备,用于解决服务器上电后对芯片配置的时间晚的问题。
为达到上述目的,本申请的实施例采用如下技术方案:
第一方面,提供了一种服务器。该服务器包括主板和位于主板上的BMC、以及位于主板外部的CPLD和待配置芯片。CPLD分别与BMC和待配置芯片耦接,且BMC还与待配置芯片耦接。CPLD被配置为对待配置芯片进行配置,其中,配置待配置芯片的目标配置数据与待配置芯片的特征信息相对应。
BMC分别与待配置芯片和CPLD耦接,可以监控待配置芯片和CPLD的运行状态,提高服务器的运行可靠性。
本申请实施例提供的服务器,CPLD自身具有对待配置芯片进行配置的功能。这样,服务器上电后,CPLD不需要等待BMC先启动其他程序之后再控制CPLD对待配置芯片进行配置,CPLD可以直接对待配置芯片进行配置,从而省去原先等待启动其他程序所花费的时间,从而在服务器上电后能够对待配置芯片的配置时间进行提前。其次,配置数据能够省去从BMC传输至CPLD的传输距离,通过缩短配置数据的传输距离能够减少配置数据传输过程中收到的干扰,提高配置数据传输的可靠性。
另外,由于BMC的扩容难度和扩容成本相对于CPLD的扩容难度和扩容成本要更高。因此,将配置程序从BMC上卸载而安装在CPLD中,能够降低服务器的扩容难度,同时降低服务器的扩容成本。
服务器中可以运行数据配置方法。数据配置方法包括:复杂可编程逻辑器件向待配置芯片提供第一数据。复杂可编程逻辑器件接收待配置芯片响应第一数据后返回的第二数据,第二数据包括待配置芯片的特征信息。复杂可编程逻辑器件基于待配置芯片的特征信息,确定待配置芯片对应的目标配置数据。复杂可编程逻辑器件以目标配置数据对待配置芯片进行配置。
由于芯片类型越来越丰富,并且芯片的生产厂家也越来越多,在服务器实际使用过程中,服务器内部多种芯片之间的兼容性收到很大的挑战。本申请实施例提供的数据配置方法,根据每个待配置芯片的特征信息,自动对待配置芯片进行配置,使得每个待配置芯片均能够得到正确的配置,从而服务器内部多种芯片之间能够顺利通信。
在一些实施例中,待配置芯片包括第一类芯片和第二类芯片。第一类芯片和第二类芯片耦接,且CPLD分别与第一类芯片和第二类芯片耦接。CPLD被配置为独立地对第一类芯片进行配置,并且独立地对第二类芯片进行配置,以使第一类芯片和第二类芯片之间进行通信。
其中,第一类芯片和第二类芯片是功能不同的芯片。第一类芯片的特征信息可以与第二类芯片的特征信息相同,第一类芯片的特征信息也可以与第二类芯片的特征信息不相同。
CPLD能够根据每个芯片的特征信息,相应地对芯片进行数据配置,并且在无论第一类芯片的特征信息与第二类芯片的特征信息是否相同的情况下,均能够使得配置后的第一类芯片和第二类芯片相互之间进行通信,提高服务器内部芯片的兼容性。
在一些实施例中,第一类芯片包括以太网收发器;第二类芯片包括局域网交换芯片。
本实施例中,能够实现复杂可编程逻辑器件对以太网收发器和局域网交换芯片进行配置,使得经复杂可编程逻辑器件配置后的以太网收发器和经复杂可编程逻辑器件配置后的局域网交换芯片之间能够实现通信。
在一些实施例中,局域网交换芯片包括交换信号总线、交换控制器和多个信号传输器件组。多个信号传输器件组分别与交换信号总线耦接。交换控制器也与交换信号总线耦接。
每个信号传输器件组可以分别耦接一个第一类芯片与交换信号总线,从而实现第一类芯片与交换信号总线之间的通信。
在一些实施例中,信号传输器件组包括物理层接口和媒体访问控制器。物理层接口与第一类芯片耦接;媒体访问控制器分别与物理层接口和交换信号总线耦接。
本实施例中,通过物理层接口与媒体访问控制器之间的配合,实现物理层与数据链路层之间的跨层通信,进而便于交换控制器能够对不同的第一类芯片之间进行数据交换,提高服务器内部的数据交换效率。
在一些实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件位于同一电路板上。
本实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件位于同一电路板上,能够缩短复杂可编程逻辑器件与第一类芯片之间的通信距离、缩短复杂可编程逻辑器件与第一类芯片之间的通信距离、以及缩短第一类芯片和第二类芯片之间的通信距离。通过缩短通信距离能够减少信号传输过程中收到的干扰,提高信号传输的可靠性。
在一些实施例中,服务器还包括网口模组。网口模组包括网口线路板、以及安装于网口线路板上的通信插座连接器。至少一个以太网收发器位于电路板上,且与通信插座连接器耦接。
本实施例中,服务器中网口模组中的第一类芯片能够通过通信插座连接器,与服务器外部的网络进行通信。通过复杂可编程逻辑器件对网口模组中的第一类芯片进行配置,能够提高网口模组与外部网络之间的通信速度。
在一些实施例中,服务器还包括信号转接板。信号转接板包括第一连接器和第二连接器。第一连接器述基板管理控制器耦接;第二连接器与第一连接器耦接,且与第一类芯片耦接。
基板管理控制器可以通过信号转接板与第一类芯片耦接。服务器中信号转接板可以是多个,分散设置为服务器内部的不同位置;多个信号转接板也可以是集中设置在服务器的一个位置。基板管理控制器提供的信号能够通过信号转接板传输至第一类芯片,避免基板管理控制器通过线缆与第一类芯片耦接,从而减少服务器内线缆的数量,优化服务器内部空间。
另外,在一些情况下,信号转接板可以包括交换芯片。交换芯片可以分别与第一连接器和第二连接器耦接,交换芯片能够提高第一连接器和第二连接器之间的信号传输性能,从而提高服务器内部信号的传输性能。
在一些实施例中,CPLD被配置为根据待配置芯片的特征信息确定目标配置数据。
CPLD可以预存有多种配置数据,每种特征信息对应一种芯片的配置数据。其中,可以是一种特征信息对应一种芯片的配置数据,也可以是多种特征信息对应一种芯片的配置数据,还可以上述两种情况同时存在,此处不作限定。这样,通过待配置芯片的特征信息可以确定待配置芯片唯一对应的目标配置数据。这样,有利于提高CPLD对待配置芯片进行配置的准确性。
第二方面,提供了一种电子设备。该电子设备包括供电源和服务器。服务器与供电源耦接;其中,服务器为如上任一实施例中的服务器。
第二方面所具有的技术效果可参见第一方面中所具有的技术效果,此处不再赘述。
附图说明
图1为根据一些实施例提供的一种服务器的结构示意图;
图2为根据一些实施例提供的另一种服务器的结构示意图;
图3为根据一些实施例提供的另一种服务器的结构示意图;
图4为根据一些实施例提供的另一种服务器的结构示意图;
图5为根据一些实施例提供的一种数据配置方法的流程图;
图6A和图6B为根据一些实施例提供的一种数据配置方法中两种操作下clause22码型的时序图;
图7A至图7D为根据一些实施例提供的一种数据配置方法中四种操作下clause45码型的时序图;
图8为根据一些实施例提供的另一种数据配置方法的流程图;
图9为根据一些实施例提供的又一种数据配置方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
下面将结合附图,对本申请一些实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请所提供的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本申请保护的范围。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“连接”、“相连”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接或者间接物理接触。例如,A和B连接,可以表示A和B之间连接,也可以表示A和B之间通过其他部件连接。此外,术语“耦接”可以是实现信号传输的电性连接的方式。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义,均包括以下A、B和C的组合:仅A,仅B,仅C,A和B的组合,A和C的组合,B和C的组合,及A、B和C的组合。
“A和/或B”,包括以下三种组合:仅A,仅B,及A和B的组合。
如本文所使用的那样,“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值,其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量系统的局限性)所确定。
如本文所使用的那样,“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况,该相近似的情况的范围处于可接受偏差范围内,其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量系统的局限性)所确定。例如,“平行”包括绝对平行和近似平行,其中近似平行的可接受偏差范围例如可以是5°以内偏差;“垂直”包括绝对垂直和近似垂直,其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等,其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5%。
本申请实施例提供一种电子设备。其中,上述电子设备可以包括但不限于是服务器集群、膝上型计算机、台式计算机、移动电话、智能手机、平板电脑、多媒体播放器、电子阅读器、智能车载设备、智能家电、人工智能设备、穿戴式设备、物联网设备、或虚拟现实/增强现实/混合现实设备等。
电子设备可以包括供电源、以及服务器。供电源接收外部交流电源提供的交流电信号(alternating current,AC),并将交流电信号转换为直流电信号(direct current,DC)后,输出直流电信号。服务器接收到供电源提供的直流电信号进行工作。
其中,上述服务器可以为网络供应商或者内容供应商的服务器设备。
基于服务器的外形区分,服务器可以是机架式服务器、也可以是刀片式服务器、还可以是塔式服务器,此处不作限定。为便于后续说明,本文中后续以机架式服务器为例进行说明。
机架式服务器可以安装在机柜里。通常机架式服务器可以包括多种外形尺寸的型号,例如可以包括1U标准机架式服务器、2U标准机架式服务器、3U标准机架式服务器、4U标准机架式服务器、5U标准机架式服务器、6U标准机架式服务器、8U标准机架式服务器等。机架上有适配不同外形尺寸的安装空间,同时机架上有固定机架式服务器的螺孔,以便能与服务器的螺孔对位,并利用螺杆穿过两个螺孔以将机架式服务器固定在机架上,从而限定出每个机架式服务器安装的位置。
本申请实施例提供的服务器可以包括外壳、设置于外壳内的主板和多个功能模组。上述功能模组可以包括CPU、散热模组、输入输出(I/O)模组、电源模组、内存模组、硬盘模组等等,各个功能模组可以通过与主板或线缆电连接,以实现各自的功能,进而使得服务器整体发挥功能。
图1和图2示出了一些实施例中服务器的两种结构示意图。如图1所示,服务器1000可以包括基板管理控制器100、待配置芯片150和复杂可编程逻辑器件400。其中,基板管理控制器100可以位于主板上,待配置芯片150和复杂可编程逻辑器件400可以位于主板外部。
待配置芯片150具有唯一对应的特征信息。待配置芯片的特征信息可以是与芯片的兼容性相关的信息,例如特征信息可以是生产厂家的信息,或者其他合适的信息,此处不作限定。不同的待配置芯片可以具有相同的特征信息,也可以具有不同的特征信息。
CPLD与待配置芯片150耦接。CPLD被配置为对待配置芯片150进行配置,其中,配置待配置芯片的目标配置数据与待配置芯片的特征信息相对应。
在一些示例中,复杂可编程逻辑器件400可以向待配置芯片150提供第一数据。之后,复杂可编程逻辑器件400接收待配置芯片150相应第一数据后返回的第二数据,从该第二数据中获取到待配置芯片150的特征信息。之后,复杂可编程逻辑器件400可以通过该特征信息确定待配置芯片150的目标配置数据,从而通过目标配置数据对待配置芯片150进行配置。这样,有利于提高复杂可编程逻辑器件400对待配置芯片150进行配置的准确性。
示例性地,复杂可编程逻辑器件400预存有多种配置数据,每种特征信息对应一种芯片的配置数据。其中,可以是一种特征信息对应一种芯片的配置数据,也可以是多种特征信息对应一种芯片的配置数据,还可以上述两种情况同时存在,此处不作限定。这样,通过待配置芯片150的特征信息可以确定待配置芯片150唯一对应的目标配置数据。
在一些示例中,如图2所示,待配置芯片150可以包括第一类芯片200和第二类芯片300。
第一类芯片200与基板管理控制器100耦接。示例性地,第一类芯片200与基板管理控制器100之间利用串行吉比特媒体独立接口(serial gigabit media independentinterface,SGMII)形成通信链路。当然,也可以是其他合适接口形成通信链路,此处不作限定。
第二类芯片300与第一类芯片200耦接。示例性地,第一类芯片200与第二类芯片300之间利用介质相关接口(medium dependent interface,MDI)形成通信链路。当然,也可以是其他合适接口形成通信链路,此处不作限定。
第一类芯片200能够分别与基板管理控制器100和第二类芯片300进行通信,且第二类芯片300能够通过第一类芯片200与基板管理控制器100耦接。
第一类芯片200和第二类芯片300为功能不同的两种芯片。第一类芯片的特征信息可以与第二类芯片的特征信息相同,第一类芯片的特征信息也可以与第二类芯片的特征信息不相同。第一类芯片200的数量可以小于第二类芯片300的数量,也可以等于第二类芯片300的数量,此处不做限定。
复杂可编程逻辑器件400分别与第一类芯片200和第二类芯片300耦接。复杂可编程逻辑器件400能够根据每个待配置芯片的特征信息,相应地对待配置芯片进行数据配置,并且在无论第一类芯片200的特征信息与第二类芯片300的特征信息是否相同的情况下,均能够使得配置后的第一类芯片200和第二类芯片300相互之间进行通信,提高服务器内部芯片的兼容性。
复杂可编程逻辑器件400能够利用自身包括且具有标准数据帧结构的接口,模拟管理数据输入输出(management data input/output,MDIO)接口,与各个第一类芯片200和各个第二类芯片300进行通信。示例性地,复杂可编程逻辑器件400包括通用输入输出(general purpose input/output,GPIO)接口或串行通用输入输出(serial generalpurpose input/output,SGPIO)接口。复杂可编程逻辑器件400中的GPIO接口或SGPIO接口可以模拟MDIO接口,与各个第一类芯片200和各个第二类芯片300进行通信。
在复杂可编程逻辑器件400模拟MDIO接口的情况下,复杂可编程逻辑器件400可以通过电平转换配置多种MIDO接口输出的电信号的电平、MIDO接口输出的电信号的时序、MIDO接口输出的电信号的码型、MIDO接口输出的电信号的频率、MIDO接口输出的电信号的压力次数、MIDO接口输出的电信号的电流、MIDO接口输出的电信号的单端压摆率、MIDO接口输出的电信号的输入延时、以及MIDO接口输出的电信号的输出延时中的至少一者。
示例性地,复杂可编程逻辑器件400模拟MDIO接口能够输出5种电平不同的电信号。例如,MDIO接口能够输出包括1.2V的电信号、1.5V的电信号、1.8V的电信号、2.5V的电信号和3.2V的电信号。
示例性地,复杂可编程逻辑器件400模拟MDIO接口能够输出2种码型不同的电信号。例如,MDIO接口能够输出包括标准clause 22的电信号、包括标准clause 45码型的电信号、以及生产厂家定制的码型。
其中,在码型为生产厂家定制的码型(clause 22码型或clause 45码型)的情况下,复杂可编程逻辑器件400可以使用硬件描述语言(hardware description language,HDL,例如verilog)重新构建MDIO访问协议,之后按照生产厂家提供的访问机制模拟MDIO接口,并分别对数据进行封装从而得到数据信号。数据信号对除复杂可编程逻辑器件400之外的接口,仅可见寄存器地址与数据。
在一些示例中,复杂可编程逻辑器件400模拟MDIO接口,分别通过写翻页寄存器地址、寄存器使能、写/读数据使能、以及数据使能,共4步操作完成对数据信号的封装。在另一些示例中。复杂可编程逻辑器件400模拟MDIO接口,分别通过写翻页寄存器地址、以及写/读数据,共2步操作完成对数据信号的封装。
示例性地,复杂可编程逻辑器件400模拟MDIO接口能够输出频率处于0~2.5MHz的电信号。
示例性地,复杂可编程逻辑器件400模拟MDIO接口能够输出7种电流不同的电信号。例如,MDIO接口能够输出包括2mA的电信号、4mA的电信号、8mA的电信号、12mA的电信号、16mA的电信号、20mA的电信号、以及0mA的电信号。
示例性地,复杂可编程逻辑器件400模拟MDIO接口能够输出4种单端压摆率不同的电信号。例如,MDIO接口能够输出包括电平转换速率快的单端压摆率电信号、电平转换速率慢的单端压摆率电信号、电平转换速率适中的单端压摆率电信号、以及电平不转换的单端压摆率电信号。
另外,在复杂可编程逻辑器件400模拟MDIO接口的情况下,复杂可编程逻辑器件400还可以提供报警信号、给上位机上传采集信号等,此处不作限定。
基板管理控制器100还可以与复杂可编程逻辑器件400和待配置芯片150耦接。基板管理控制器100通过耦接链路能够监控、管理复杂可编程逻辑器件400和待配置芯片150,提高服务器的运行可靠性。
复杂可编程逻辑器件自身具有对待配置芯片(例如第一类芯片200和/或第二类芯片300)进行配置的功能。复杂可编程逻辑器件400能够分别对第一类芯片200和第二类芯片300进行配置,从而使得第一类芯片200和第二类芯片300相互进行通信。
在一些方案中,基板管理控制器具有对待配置芯片进行配置的功能,复杂可编程逻辑器件自身没有对待配置芯片进行配置的功能。这样,服务器中需要复杂可编程逻辑器件与基板管理控制器耦接,由基板管理控制器通过复杂可编程逻辑器件对待配置芯片进行配置。然而,服务器上电之后基板管理控制器的启动程序较多,在基板管理控制器启动配置程序之前会因启动其他程序而耗费一些时间(一些情况下能够达到30秒),导致服务器上电后服务器中待配置芯片进行配置的时间较晚。
本申请实施例提供的服务器,复杂可编程逻辑器件自身具有对待配置芯片进行配置的功能。这样,服务器上电后,复杂可编程逻辑器件不需要等待基板管理控制器先启动其他程序之后再控制复杂可编程逻辑器件对待配置芯片进行配置,复杂可编程逻辑器件可以直接对待配置芯片进行配置,从而省去原先等待启动其他程序所花费的时间,从而在服务器上电后能够对待配置芯片的配置时间进行提前。其次,配置数据能够省去从基板管理控制器传输至复杂可编程逻辑器件的传输距离,通过缩短配置数据的传输距离能够减少配置数据传输过程中收到的干扰,提高配置数据传输的可靠性。
另外,由于基板管理控制器的扩容难度和扩容成本相对于复杂可编程逻辑器件的扩容难度和扩容成本要更高。因此,将配置程序从基板管理控制器上卸载而安装在复杂可编程逻辑器件中,能够降低服务器的扩容难度,同时降低服务器的扩容成本。
在一些示例中,如图3和图4所示,第一类芯片200可以包括以太网收发器,第二类芯片300包括局域网交换芯片。本实施例中,能够实现复杂可编程逻辑器件对以太网收发器和局域网交换芯片进行配置,使得经复杂可编程逻辑器件配置后的以太网收发器和经复杂可编程逻辑器件配置后的局域网交换芯片之间能够实现通信。
如图3所示,服务器包括1个复杂可编程逻辑器件、以及与该复杂可编程逻辑器件耦接的2个以太网收发器和1个局域网交换芯片。2个以太网收发器均与局域网交换芯片耦接,其中1个以太网收发器还与45号注册插座(Registered Jack 45,RJ45)耦接。
当然,在另一些实例中,第一类芯片200和第二类芯片300还可以是其他相互耦接的芯片。为了便于理解,下文均以第一类芯片200包括以太网收发器,第二类芯片300包括局域网交换芯片为例进行说明。
在一些实施例中,如图4所示,局域网交换芯片包括交换信号总线310、多个信号传输器件组320和交换控制器330。每个信号传输器件组320均与交换信号总线310耦接,交换控制器330也与交换信号总线310耦接,从而多个信号传输器件组320可以通过交换信号总线310与交换控制器330进行通信。
每个信号传输器件组320可以分别耦接一个第一类芯片200与交换信号总线310,从而实现第一类芯片200与交换信号总线310之间的通信。其中,局域网交换芯片中信号传输器件组的数量可以等于第一类芯片200的数量,也可以大于第一类芯片200内的数量。
在一些示例中,每组信号传输器件组包括物理层接口(physical layer PHY)321和媒体访问(media access control,MAC)控制器322。物理层接口321与第一类芯片200耦接;媒体访问控制器322与物理层接口321耦接,并且还与交换信号总线310耦接。这样,第一类芯片200可以通过物理层接口321和媒体访问控制器322与交换信号总线310耦接。
示例性地,以太网收发器和局域网交换芯片中的物理层接口,利用MDI形成通信链路。
本实施例中,通过物理层接口321与媒体访问控制器322之间的配合,实现物理层与数据链路层之间的跨层通信,进而便于交换控制器能够对不同的第一类芯片200之间进行数据交换,提高服务器1000内部的数据交换效率。
在一些实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件可以位于同一电路板上。电路板可以包括第一电路走线、第二电路走线和第三电路走线,复杂可编程逻辑器件和第一类芯片通过第一电路走线耦接,复杂可编程逻辑器件和第二类芯片通过第二电路走线耦接,第一类芯片和第二类芯片通过第三电路走线实现耦接。
如图4所示,服务器包括一个散热模组(例如风扇模组)500,散热模组包括第一电路板510,第一类芯片200、第二类芯片300和复杂可编程逻辑器件400可以位于第一电路板510上。
第一类芯片200、第二类芯片300和复杂可编程逻辑器件400位于同一电路板上,能够缩短复杂可编程逻辑器件400与第一类芯片200之间的通信距离、缩短复杂可编程逻辑器件400与第二类芯片300之间的通信距离、以及缩短第一类芯片200和第二类芯片300之间的通信距离。通过缩短通信距离能够减少信号传输过程中收到的干扰,提高信号传输的可靠性。
在另一些实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件也可以只有第二类芯片和复杂可编程逻辑器件位于同一电路板上,第一类芯片位于另一电路板上。不同电路板之间通过柔性线缆耦接。
在另一些实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件也可以只有第一类芯片和复杂可编程逻辑器件位于同一电路板上,第二类芯片位于另一电路板上。不同电路板之间通过柔性线缆耦接。
在另一些实施例中,第一类芯片、第二类芯片和复杂可编程逻辑器件也可以分别位于三个电路板上,第一类芯片、第二类芯片和复杂可编程逻辑器件相互之间通过柔性线缆耦接。
在一些实施例中,如图4所示,服务器还包括网口模组600。网口模组600包括网口线路板610、以及安装于网口线路板610上的通信插座连接器700。通信插座连接器700可以是45号注册插座(Registered Jack 45,RJ45)。
以太网收发器位于网口线路板610上,且与通信插座连接器700耦接,从而实现与服务器与外部网络之间的通信。示例性地,在网口线路板610上,以太网收发器与通信插座连接器700利用MDI形成通信链路。
另外,网口模组上的以太网收发器可以通过柔性线缆与其他功能的以太网收发器进行耦接,两个以太网收发器之间可以利用SGMII形成通信链路。
本实施例中,服务器中网口模组600中的第一类芯片能够通过通信插座连接器700,与服务器外部的网络进行通信。通过复杂可编程逻辑器件400对网口模组600中的第一类芯片进行配置,能够提高网口模组600与外部网络之间的通信速度。
另外,以太网收发器和通信插座连接器700均位于网口线路板610上,能够缩短以太网收发器和通信插座连接器700之间的通信距离,减少信号传输的干扰,提高信号传输的可靠性。
在一些实施例中,如图4所示,服务器1000还可以包括信号转接板900。信号转接板包括第一连接器910和第二连接器920。第一连接器910与基板管理控制器100耦接,第二连接器920与第一连接器910耦接,且与第一类芯片200耦接。这样,基板管理控制器100可以通过信号转接板900与第一类芯片200耦接。
示例性地,第一连接器910与基板管理控制器100之间利用SGMII形成通信链路,第二连接器920与第一类芯片200之间利用SGMII形成通信链路。
另外,第一连接器910和第二连接器920可以均支持高速串行计算机扩展总线标准(peripheral component interconnect express,PCIE)通信。这样,信号转接板900可以建立基板管理控制器100与第一类芯片200之间的高速通信链路。
信号转接板900的数量可以是多个,分散设置为服务器1000内部的不同位置;多个信号转接板900也可以是集中设置在服务器的一个位置。基板管理控制器100提供的信号能够通过信号转接板900传输至第一类芯片200,避免基板管理控制器100通过线缆与第一类芯片200耦接,从而减少服务器1000内线缆的数量,优化服务器内部空间。
另外,在一些情况下,信号转接板900可以包括交换芯片。交换芯片可以分别与第一连接器和第二连接器耦接,交换芯片能够提高第一连接器和第二连接器之间的信号传输性能,从而提高服务器内部信号的传输性能。
本申请实施例还提供一种数据配置方法。数据配置方法应用于上述复杂可编程逻辑器件。复杂可编程逻辑器件通过执行数据配置方法的步骤,能够对第一类芯片和第二类芯片进行数据配置,使得第一类芯片和第二类芯片之间能够进行通信。
如图5所示,数据配置方法可以包括步骤S810~步骤S840。
步骤S810:复杂可编程逻辑器件向待配置芯片提供第一数据。
待配置芯片可以是与复杂可编程逻辑器件耦接的芯片,例如上述第一类芯片和/或第二类芯片。第一数据包括有数据代码的码型,码型可以包括clause22码型,也可以是clause45码型,还可以是芯片厂商提供的定制化码型,此处不作限定。
在复杂可编程逻辑器件耦接多个待配置芯片内的情况下,复杂可编程逻辑器件向不同待配置芯片发送相同的第一数据。
或者,在复杂可编程逻辑器件耦接多个待配置芯片内的情况下,复杂可编程逻辑器件也可以向不同待配置芯片发送不同的第一数据,例如复杂可编程逻辑器件向不同的待配置芯片发送码型不同的第一数据。
步骤S820:复杂可编程逻辑器件接收待配置芯片响应第一数据后返回的第二数据,第二数据包括待配置芯片的特征信息。
复杂可编程逻辑器件向待配置芯片提供第一数据后,待配置芯片接收到第一数据,响应第一数据返回第二数据。第二数据与第一数据为相同码型的数据,并且第二数据包括待配置芯片的特征信息。特征信息可以包括表示待配置芯片生产厂家的信息。
例如,待配置芯片返回的第二数据包括待配置芯片的地址信息,而通过查找每个生产厂家对应的地址范围,复杂可编程逻辑器件能够确定待配置芯片的生产厂家。
这样,在待配置芯片发送第二数据之后,复杂可编程逻辑器件接收第二数据,可以得到待配置芯片的特征信息,从而可以确定待配置芯片的生产厂家。
在一些示例中,第一数据和第二数据可以包括clause22码型。如图6A和图6B所示(图6A和图6B中示出了管理数据时钟信号(management data clock,MDC)和MDIO信号),第一数据和第二数据的帧数据可以包括:
帧前导码位PRE:帧前导码位可以包括32位数值。示例性地,帧前导码位可以是连续32位数值为1。
帧开始标志ST(start):帧开始标志可以包括2位数值。为了作为区分,clause22码中ST可以为01。
操作码(opcode,OP):操作码可以包括2位数值。操作码的不同数值表示第一数据的不同操作,例如操作码为00表示设置当前芯片的寄存器地址;操作码为01表示写当前芯片的寄存器;操作码为10表示读当前芯片的寄存器;操作码为11表示读当前芯片的寄存器并且将当前芯片的寄存器的值加1。
物理层地址(physics address,PHYAD):物理层地址可以包括5位数据,用于表示从设备(例如第一类芯片或第二类芯片)的物理层地址。
寄存器地址(register address,REGAD):寄存器地址可以包括5位数据,用于表示从设备的多个寄存器中一个寄存器的地址。
状态转换域(turn around,TA):状态转换域可以包括2位数值。若为读操作,如图6A所示,第一位数值为高阻态、第二位数值为0;若为写操作,如图6B所示,第一位数值为1、第二位数值为0。
数据域(DATA):数据域可以包括16位数值。若为写操作,则为主设备(复杂可编程逻辑器件)发送到从设备的数据,可以理解为复杂可编程逻辑器件向待配置芯片提供第一数据。若为读操作,则为从设备发送到主设备的数据,可以理解为复杂可编程逻辑器件接收待配置芯片响应第一数据后返回的第二数据。
数据域可以用于存储待配置芯片的特征信息。多个第一数据中数据域的数值可以是相同的,例如为16位数值均为0或均为1。待配置芯片返回的第二数据中数据域存储有待配置芯片的特征信息,不同的待配置芯片返回的第二数据中数据域的数值不同。
空闲状态(IDLE):空闲状态可以包括10位数值、也可以包括20位数值、还可以是其他数量位的数值,可以根据实际情况进行设定,此处不作限制。空闲状态用于区分相邻两个数据帧。
在另一些示例中,第一数据和第二数据可以包括clause45码型。如图7A至图7D所示(图7A至图7D中示出了MDC和MDIO信号),第一数据和第二数据的帧数据可以包括:
帧前导码位PRE:帧前导码位可以包括32位数值。示例性地,帧前导码位可以是连续32位数值为1。
帧开始标志ST(start):帧开始标志可以包括2位数值。为了作为区分,clause45码中ST可以为00。
操作码(opcode,OP):操作码可以包括2位数值。操作码的不同数值表示第一数据的不同操作,例如,如图7A所示操作码为00,表示设置当前芯片的寄存器地址;如图7B所示操作码为01,表示写当前芯片的寄存器;如图7C所示操作码为11,表示读当前芯片的寄存器;如图7D所示操作码为10,表示读当前芯片的寄存器并且将当前芯片的寄存器的值加1。
端口地址(port address,PRTAD):端口地址可以包括5位数据,用于表示从设备的物理层地址。
器件地址(device address,DEVAD):器件地址可以包括5位数据,用于表示从设备的多个寄存器中一个寄存器的地址。
状态转换域(TA):状态转换域可以包括2位数值。若为读操作,如图7C所示,第一位数值为高阻态、第二位数值为0;若为写操作,如图7B所示,第一位数值为1、第二位数值为0。
数据域(DATA):数据域可以包括16位数值。若为写操作,则为主设备发送到从设备的数据,可以理解为复杂可编程逻辑器件向待配置芯片提供第一数据。若为读操作,则为从设备发送到主设备的数据,可以理解为复杂可编程逻辑器件接收待配置芯片响应第一数据后返回的第二数据。
数据域可以用于存储待配置芯片的特征信息。多个第一数据中数据域的数值可以是相同的,例如为16位数值均为0或均为1。待配置芯片返回的第二数据中数据域存储有待配置芯片的特征信息,不同的待配置芯片返回的第二数据中数据域的数值不同。
空闲状态(IDLE):空闲状态可以包括10位数值、也可以包括20位数值、还可以是其他数量位的数值,可以根据实际情况进行设定,此处不作限制。空闲状态用于区分相邻两个数据帧。
需要说明的是,复杂可编程逻辑器件中的GPIO接口或SGPIO接口可以模拟MDIO接口,与待配置芯片进行通信这样,复杂可编程逻辑器件和待配置芯片均可以利用MDIO读写自动识别第一数据和第二数据的clause 22码型或clause 45码型。
通过对上述两种码型的说明,能够了解到通过第一数据和第二数据,复杂可编程逻辑器件可以获取到待配置芯片的特征信息。
步骤S830:复杂可编程逻辑器件基于待配置芯片的特征信息,确定待配置芯片对应的目标配置数据。
复杂可编程逻辑器件可以预存有各种芯片的配置数据,每种特征信息对应一种芯片的配置数据。其中,可以是一种特征信息对应一种芯片的配置数据,也可以是多种特征信息对应一种芯片的配置数据,还可以上述两种情况同时存在,此处不作限定。
复杂可编程逻辑器件在获取到待配置芯片的特征信息之后,可以通过该特征信息与芯片的配置数据之间的对应关系,确定待配置芯片的配置数据。
本实施例中,通过复杂可编程逻辑器件预存各种芯片的配置数据,来确定待配置芯片的目标配置数据。后续通过更新复杂可编程逻辑器件中的配置数据,即可完成对不同芯片的配置更新,提高后续芯片配置的便利性。
在一些示例中,如图8所示,步骤S830可以包括步骤S831和步骤S832。
步骤S831:复杂可编程逻辑器件通过待配置芯片的特征信息,确定待配置芯片的生产厂家。
步骤S832:复杂可编程逻辑器件从多种芯片的配置数据中,确定与待配置芯片的生产厂家对应的目标配置数据。
由于芯片的生产厂家众多,导致芯片之间的兼容性较为困难。但是,通常同一生产厂家生产的多种芯片之间是相互兼容的。因此,复杂可编程逻辑器件通过待配置芯片的特征信息确定待配置芯片的生产厂家,再由待配置芯片的生产厂家确定目标配置数据,能够准确且统一地对相同生产厂家的芯片进行配置。在后续对配置数据更新后,能够便于统一对相同生产厂家的芯片进行配置更新。
其中,可以是不同的生产厂家对应不同的配置数据;也可以是多个生产厂家对应同一种配置数据;还可以是一部分生产厂家对应唯一的配置数据,且另一部分生产厂家对应同一种配置数据。
步骤S840:复杂可编程逻辑器件以目标配置数据对待配置芯片进行配置。
在复杂可编程逻辑器件确定待配置芯片对应的目标配置数据之后,以目标配置数据对待配置芯片进行配置,从而使得完成配置的第一类芯片和完成配置的第二类芯片之间进行通信。
由于芯片类型越来越丰富,并且芯片的生产厂家也越来越多,在服务器实际使用过程中,服务器内部第一类芯片和第二类芯片之间的兼容性收到很大的挑战。本申请实施例提供的数据配置方法,根据每个待配置芯片的特征信息,自动对待配置芯片进行配置,使得每个待配置芯片均能够得到正确的配置,从而第一类芯片和第二类芯片之间能够顺利通信。
本申请实施例提供的数据配置方法,复杂可编程逻辑器件自身具有对第一类芯片和第二类芯片进行配置的功能,使得复杂可编程逻辑器件可以不与基板管理控制器耦接。这样,服务器上电后,复杂可编程逻辑器件能够直接对第一类芯片和第二类芯片进行配置,省去启动其他程序所花费的时间,从而在服务器上电后能够对第一类芯片和第二类芯片的配置时间进行提前。其次,服务器能够省去配置数据在复杂可编程逻辑器件与基板管理控制器之间的传输距离,通过缩短配置数据的传输距离能够减少配置数据传输过程中收到的干扰,提高配置数据传输的可靠性。
另外,由于基板管理控制器的扩容难度和扩容成本相对于复杂可编程逻辑器件的扩容难度和扩容成本要更高。因此,将配置程序从基板管理控制器上卸载而安装在复杂可编程逻辑器件中,能够降低服务器的扩容难度,同时降低服务器的扩容成本。
在一些实施例中,如图9所示,在步骤S840之前,还可以包括步骤S850。
步骤S850:复杂可编程逻辑器件校验目标配置数据是否正确。
复杂可编程逻辑器件在确定待配置芯片对应的目标配置数据之后,复杂可编程逻辑器件可以通过目标配置数据对待配置芯片进行读操作和写操作,以检验目标数据是否正确。
示例性地,复杂可编程逻辑器件利用目标配置数据将数据写入待配置芯片后,再读取已写入的数据,并将读取的数据与写入的数据进行比对,比对结果一致则判定目标配置数据正确,比对结果不一致则判定目标配置数据错误。
当然,还可以通过其他方式校验目标配置数据是否正确,此处只是举例说明,不应视为对校验目标配置数据方式的限定。
在复杂可编程逻辑器件判定目标配置数据正确的情况下,复杂可编程逻辑器件执行上述步骤S840。
在复杂可编程逻辑器件判定目标配置数据错误的情况下,复杂可编程逻辑器件重复执行步骤S810至步骤S850。若复杂可编程逻辑器件重复执行步骤S850的次数大于或等于重复阈值时,复杂可编程逻辑器件可以触发服务器报警。其中,重复阈值可以为正整数,例如3、4、5等,此处不作限定。
本实施例中,在复杂可编程逻辑器件以目标配置数据对待配置芯片进行配置之前,增加了校验目标配置数据是否正确的步骤,并且在校验目标配置数据正确的情况下复杂可编程逻辑器件才以目标配置数据对待配置芯片进行配置,能够提高对待配置芯片配置的可靠性,从而提高服务器的可靠性。
在相关技术中,服务器中的管理控制器通过读取不同芯片的外置认证信息或内置认证信息,来识别芯片的生产厂家。外置认证信息是指芯片中预留多个比特位设置有上下拉电阻,管理控制器通过读取上下拉电阻值确定芯片的生产厂家。内置认证信息是指管理控制器利用两行式串行总线(inter-integrated circuit,I2C)固定协议,访问芯片内部寄存器的特征信息从而根据寄存器的特征信息确定芯片的生产厂家。
本申请实施例提供的数据配置方法,采用上述读取芯片内置认证信息的方式来确定芯片的生产厂家,并且对芯片进行配置。无需为了识别芯片的生产厂家而新增外置电阻等器件,避免服务器成本的增加。
综上所述,本申请的实施例提供的数据配置方法,在上述服务器的结构基础上件能够利用复杂可编程逻辑器件直接对第一类芯片和第二类芯片进行配置,省去启动其他程序所花费的时间,从而在服务器上电后能够对第一类芯片和第二类芯片的配置时间进行提前。其次,服务器能够省去配置数据在复杂可编程逻辑器件与基板管理控制器之间的传输距离,通过缩短配置数据的传输距离能够减少配置数据传输过程中收到的干扰,提高配置数据传输的可靠性。
本申请的另一些实施例中提供了一种电子设备。该电子设备包括基板管理控制器、第一类芯片、第二类芯片和复杂可编程逻辑器件。复杂可编程逻辑器件包括一个或多个处理器和存储器;其中,存储器与一个或多个处理器耦合。存储器中存储有计算机程序代码,计算机程序代码包括计算机指令,当计算机指令被处理器执行时,使得电子设备执行方法实施例中数据配置方法的各个步骤。
本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质包括计算机指令,当计算机指令在上述电子设备(例如上述复杂可编程逻辑器件)上运行时,使得该电子设备执行上述方法实施例中数据配置方法的各个步骤。
本申请实施例还提供一种计算机程序产品,当计算机程序产品在计算机上运行时,使得计算机执行上述方法实施例中复杂可编程逻辑器件执行的各个功能或者步骤。该计算机可以是电子设备。
通过以上实施方式的描述,所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个装置,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是一个物理单元或多个物理单元,即可以位于一个地方,或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该软件产品存储在一个存储介质中,包括若干指令用以使得一个设备(可以是单片机,芯片等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(read only memory,ROM)、随机存取存储器(random access memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种服务器,其特征在于,包括主板和位于所述主板上的基板管理控制器BMC、以及位于所述主板外部的复杂可编程逻辑器件CPLD和待配置芯片;
所述CPLD分别与所述BMC和所述待配置芯片耦接,且所述BMC还与所述待配置芯片耦接;
所述CPLD包括具有标准数据帧结构的接口,并利用所述接口作为管理数据输入输出MDIO与所述待配置芯片进行通信;
所述CPLD被配置为对所述待配置芯片进行配置,其中,配置所述待配置芯片的目标配置数据与所述待配置芯片的特征信息相对应。
2.根据权利要求1所述的服务器,其特征在于,所述待配置芯片包括第一类芯片和第二类芯片;所述第一类芯片和所述第二类芯片耦接,且所述CPLD分别与所述第一类芯片和所述第二类芯片耦接;
所述CPLD被配置为对所述第一类芯片进行配置,并且对所述第二类芯片进行配置,以使所述第一类芯片和所述第二类芯片之间进行通信。
3.根据权利要求2所述的服务器,其特征在于,
所述第一类芯片包括以太网收发器;
所述第二类芯片包括局域网交换芯片。
4.根据权利要求3所述的服务器,其特征在于,所述局域网交换芯片包括:
交换信号总线;
多个信号传输器件组,分别与所述交换信号总线耦接;
交换控制器,与所述交换信号总线耦接。
5.根据权利要求4所述的服务器,其特征在于,所述信号传输器件组包括:
物理层接口,与所述第一类芯片耦接;
媒体访问控制器,分别与所述物理层接口和所述交换信号总线耦接。
6.根据权利要求2~5中任一项所述的服务器,其特征在于,所述第一类芯片、所述第二类芯片和所述复杂可编程逻辑器件位于同一电路板上。
7.根据权利要求3~5中任一项所述的服务器,其特征在于,还包括网口模组;
所述网口模组包括网口线路板、以及安装于所述网口线路板上的通信插座连接器;
至少一个所述以太网收发器位于所述网口线路板上,且与所述通信插座连接器耦接。
8.根据权利要求2~5中任一项所述的服务器,其特征在于,还包括信号转接板;所述信号转接板包括:
第一连接器,与所述BMC耦接;
第二连接器,与所述第一连接器耦接,且与所述第一类芯片耦接。
9.根据权利要求1所述的服务器,其特征在于,所述CPLD被配置为根据所述待配置芯片的特征信息确定所述目标配置数据。
10.一种电子设备,其特征在于,包括供电源和服务器,所述服务器与所述供电源耦接;其中,所述服务器为如权利要求1~9中任一项所述的服务器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222720420.XU CN219476054U (zh) | 2022-10-12 | 2022-10-12 | 服务器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222720420.XU CN219476054U (zh) | 2022-10-12 | 2022-10-12 | 服务器及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219476054U true CN219476054U (zh) | 2023-08-04 |
Family
ID=87465322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222720420.XU Active CN219476054U (zh) | 2022-10-12 | 2022-10-12 | 服务器及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219476054U (zh) |
-
2022
- 2022-10-12 CN CN202222720420.XU patent/CN219476054U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6735660B1 (en) | Sideband signal transmission between host and input/output adapter | |
US20050283549A1 (en) | Reconfigurable USB I/O device persona | |
CN208188815U (zh) | Bmc模块化系统 | |
CN110554943A (zh) | 一种基于i3c的多节点服务器cmc管理系统及方法 | |
CN112799985B (zh) | Usb接口控制方法、usb控制电路及智能网联设备主板 | |
CN212135417U (zh) | 一种配置从设备地址的装置及单板 | |
CN211505789U (zh) | 一种pcie板卡测试装置 | |
US20120136501A1 (en) | Computer chassis system | |
CN219476054U (zh) | 服务器及电子设备 | |
CN210776379U (zh) | 一种GPU Box系统 | |
CN113204510A (zh) | 一种服务器管理架构和服务器 | |
CN117111693A (zh) | 一种服务器机箱系统、服务器机箱系统设计方法及设备 | |
CN116502594A (zh) | 一种服务器安全管理模块及服务器 | |
CN111949464A (zh) | 一种cpu网络接口适配性测试板卡、测试系统及测试方法 | |
CN116226008A (zh) | 端口地址配置器、配置方法及终端 | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
CN211349344U (zh) | 一种主机板及服务器 | |
CN204189089U (zh) | 一种服务器 | |
CN102541714B (zh) | 芯片监控的实现方法和装置 | |
CN104112103A (zh) | 一种应用于刀片服务器的远程管理数据加密子卡 | |
CN219960598U (zh) | 远程管理设备 | |
CN221175406U (zh) | 一种适用于pci-e5.0的扩展系统 | |
CN117407347B (zh) | 一种PCIe转接芯片及其控制方法与电子设备 | |
CN218273375U (zh) | 基于ast2500的bmc管理模块及服务器系统 | |
CN114579381B (zh) | 磁盘阵列远程调试方法、系统、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |