CN116226008A - 端口地址配置器、配置方法及终端 - Google Patents
端口地址配置器、配置方法及终端 Download PDFInfo
- Publication number
- CN116226008A CN116226008A CN202310172314.9A CN202310172314A CN116226008A CN 116226008 A CN116226008 A CN 116226008A CN 202310172314 A CN202310172314 A CN 202310172314A CN 116226008 A CN116226008 A CN 116226008A
- Authority
- CN
- China
- Prior art keywords
- port
- voltage
- voltage value
- port address
- main board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004458 analytical method Methods 0.000 claims abstract description 18
- 238000013507 mapping Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 18
- 238000013461 design Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000001131 transforming effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
Abstract
本发明涉及服务器技术领域，具体提供一种端口地址配置器、配置方法及终端，端口地址配置器包括：连接主板电源的电压配置电路，所述电压配置电路将由主板电源输出至高速连接器的电信号的固定电压值调节至与端口地址对应的指定电压值，以使高速连接器背板通过信号解析模块将主板输出的指定电压值的电信号转换为相应的端口地址。本发明通过将端口地址与电压值绑定的方法，以电压值指示端口地址，由于电压值可以根据需要进行设定，且仅需占用高速连接器CPLD的一个端口，大大降低了端口地址标识占用的资源，降低了走线复杂度。
Description
技术领域
本发明属于服务器技术领域，具体涉及一种端口地址配置器、配置方法及终端。
背景技术
在服务器等产品中，通常会有多个主板用于PC IE等高速信号的传递。在这些主板上，一般会连接有CPU ID、VPP addre s s等地址信息，用于标识信号来自哪颗CPU、哪个端口，以便进行设备的识别、配置及显示。
针对CPU ID、VPP addre s s等地址信息的配置方法，目前主要采用多根信号的高低电平组合来定义地址信息，请参考图1，每条信号线的地址信息标识信号均需占用逻辑器件的两个端口。以CPU ADDR为例，每根信号均留有上拉和下拉电阻，通过电阻的上件与否来配置不同的高低电平组合。如图2所示，CN代表实际加工时电阻不上件，两个设计中地址分别为0b001和0b010(二进制)，即0x 1和0x2(十六进制)。
通过多根信号的高低电平组合定义地址信息，缺点在于占用的信号线太多，当板卡上连接器数量较多时，将需要占用非常多的I O端口，比较浪费资源，并且也会为layout走线带来困难。
发明内容
针对现有技术存在的占用I O端口较多导致浪费资源的问题，本发明提供一种端口地址配置器、配置方法及终端，以解决上述技术问题。
第一方面，本发明提供一种端口地址配置器，包括：
连接主板电源的电压配置电路，所述电压配置电路将由主板电源输出至高速连接器的电信号的固定电压值调节至与端口地址对应的指定电压值，以使高速连接器背板通过信号解析模块将主板输出的指定电压值的电信号转换为相应的端口地址。
电压配置电路一般是在服务器的主板上，电压配置电路主要起到变压的效果，配合主板电源输出特定电压值，因此电压配置电路可选用分压电路，也可以选用其它类型的电压调节电路。
进一步的，主板上设有多个电压配置电路，多个电压配置电路分别与多个端口地址构成一一对应的映射关系，且多个所述电压配置电路输出的指定电压值各不相同。由于电压值可以根据需要随意变更，因此即使服务器的端口数量庞大，仍然可以满足为每个端口地址配备对应的标识电压值。
进一步的，所述电压配置电路包括上拉电阻和下拉电阻，所述上拉电阻与下拉电阻串联在主板电源与地线之间，上拉电阻与下拉电阻之间的节点连接主板的传输端口，所述传输端口用于连接高速连接器背板。本发明采用最简单的分压电路作为电压配置电路，大大降低了成本、简化了电路，保证了电路稳定性。
进一步的，主板的传输端口通过电缆连接高速连接器背板，所述信号解析模块包括模拟数字转换器和逻辑器件，所述模拟数字转换器通过I 2C总线连接逻辑器件，所述模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号形式，逻辑器件根据预存的电压值与端口地址的映射关系将接收自模拟数字转换器的数字信号转换为端口地址。高速连接器的信号解析模块结构简单，成本低廉，且能够满足地址信息的准确解析。相较于现有的高速连接器，仅需增加一个模拟数字转换器，且仅需占用逻辑器件的一个端口，有效避免了逻辑器件的端口资源的浪费。
第二方面，本发明提供一种端口地址配置方法，包括：
主板启用输出信号的端口的对应电压配置电路，以使对应电压配置电路向与主板连接的高速连接器输出特定电信号，所述特定电信号的电压值与端口的地址具有一一对应关系；
高速连接器背板的信号解析模块基于预存的端口地址与电压值的对应关系，将接收自主板的电信号转换为目标端口的端口地址。
进一步的，主板启用输出信号的端口的对应电压配置电路，以使对应电压配置电路向与主板连接的高速连接器输出特定电信号，所述特定电信号的电压值与端口的地址具有一一对应关系，包括：
在主板建立多个端口与多个电压配置电路的绑定关系；
主板在通过端口传输信号时启用绑定的电压配置电路，并将经电压配置电路调至与所述端口的端口地址对应的指定电压值的电信号发送至高速连接器背板。
进一步的，电压配置电路包括：
多个电压配置电路均通过串联的上拉电阻和下拉电阻对主板电源的固定电压值进行分压以对固定电压值进行调节，不同电压配置电路的上拉电阻与下拉电阻的阻值不同。
进一步的，在端口设置绑定的电压配置电路，主板在调用端口时同步为绑定的电压配置电路通电以使电压配置电路输出的电信号经端口输出至高速连接器。
进一步的，高速连接器背板的信号解析模块基于预存的端口地址与电压值的对应关系，将接收自主板的电信号转换为目标端口的端口地址，包括：
预先将多个端口地址与多个电压值的一一映射关系烧录至高速连接器背板的逻辑器件中；
高速连接器背板的模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号，逻辑器件将所述数字信号转换为与所述电压值有映射关系的端口地址。
第三方面，提供一种终端，包括第一方面提供的端口地址配置器。
本发明的有益效果在于，本发明提供的端口地址配置器、配置方法及终端，利用单根信号线设置不同的电压/电平来指示不同的地址信息，地址信号通过线缆传递给高速连接器背板(BP)后，由高速连接器背板进行接收、解析和保存。本发明通过将端口地址与电压值绑定的方法，以电压值指示端口地址，由于电压值可以根据需要进行设定，且仅需占用高速连接器CPLD的一个端口，大大降低了端口地址标识占用的资源，降低了走线复杂度。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的端口地址配置系统架构图。
图2是现有的端口地址标识电路示意图。
图3为本发明实施例提供的一种端口地址配置器的架构图。
图4是本发明实施例提供的一种端口地址配置方法的示例性流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
BMC，执行伺服器远端管理控制器，英文全称为Bas eboard Management Controll er.为基板管理控制器。它可以在机器未开机的状态下，对机器进行固件升级、查看机器设备、等一些操作。在BMC中完全实现IPMI功能需要一个功能强大的16位元或32位元微控制器以及用于数据储存的RAM、用于非挥发性数据储存的快闪记忆体和韧体，在安全远程重启、安全重新上电、LAN警告和系统健康监视方面能提供基本的远程可管理性。除了基本的IPMI功能和系统工作监视功能外，通过利用2个快闪记忆体之一储存以前的B I OS，mBMC还能实现BI OS快速元件的选择和保护。例如，在远程B IOS升级後系统不能启动时，远程管理人员可以切换回以前工作的BI OS映像来启动系统。一旦B IOS升级後，B IOS映像还能被锁住，可有效防止病毒对它的侵害。
I 2C总线是由Phi l i ps公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下.主机负责产生定时时钟和终止数据传送。
CPU中央处理器(central proc e s s i ng un i t，简称CPU)作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。
PCI-Expre s s(per i pheral component int erconne ct expre s s)是一种高速串行计算机扩展总线标准，它原来的名称为“3GI O”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PC I e属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PC I e交由PC I-S IG(PCI特殊兴趣组织)认证发布后才改名为“PC I-Expre s s”，简称“PC I-e”。它的主要优势就是数据传输速率高，而且还有相当大的发展潜力。PC I Expre s s也有多种规格，从PCI Expre s s x1到PCI Expre s s x32，能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Expre s s的接口是PCI e 3.0接口，其比特率为8Gbp s，约为上一代产品带宽的两倍，并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要的新功能，用以改善数据传输和数据保护性能。
CPLD(Comp l ex Programmab l e Log i c Dev i ce)是Compl ex PLD的简称,一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆(“在系统”编程)将代码传送到目标芯片中，实现设计的数字系统。它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。
为了便于对本发明的理解，下面以本发明对端口地址进行配置的原理，结合实施例中对对端口地址进行配置的过程，对本发明提供的端口地址配置器及配置方法做进一步的描述。
请参考图3，在本实施方式中端口地址配置器包括以下结构：
连接主板电源的电压配置电路，电压配置电路将由主板电源输出至高速连接器的电信号的固定电压值调节至与端口地址对应的指定电压值，以使高速连接器背板通过信号解析模块将主板输出的指定电压值的电信号转换为相应的端口地址。
电压配置电路一般是在服务器的主板上，电压配置电路主要起到变压的效果，配合主板电源输出特定电压值，因此电压配置电路可选用分压电路，也可以选用其它类型的电压调节电路。本发明是利用不同电压值的电信号对端口地址进行标识，因此需要主板能够输出多个不同电压值的电信号，由于设置不同电压值的电源对于主板的硬件结构要求较高，需要对电源进行大幅度更改，对主板结构的影响较大，因此可以采用增设可调节电压的电压配置电路对主板电源进行变压以得到不同电压值的电信号。
具体的，主板上有多个端口，例如不同CPU核的端口，为每个端口增设一个可以变更电压值的电压配置电路，所有端口的电压配置电路均连接主板上的3.3V电源。另所有电压配置电路均连接3.3V电源可以简化装置结构，若电压配置电路连接其他电源也可以实现端口地址指示，但是会增加装置的复杂度。不同端口对应的电压配置电路可输出的电信号的电压值具有唯一性，由此可以实现端口地址与电压值的一一映射关系。例如，主板在经端口A向高速连接器发送信号时，端口A的电压配置电路同步生成特定电信号B，特定电信号B经端口A传输至高速连接器，特定电信号B的电压值与端口A的端口地址具有一一映射关系，因此高速连接器的信号解析模块对电信号A进行转换解析，基于其电压值即可得到接收的信号所属的端口地址，即端口A的地址。由于电压值可以根据需要随意变更，因此即使服务器的端口数量庞大，仍然可以满足为每个端口地址配备对应的标识电压值。
电压配置电路可以采用分压电路，在本发明的一种实施方式中，电压配置电路包括上拉电阻和下拉电阻，上拉电阻与下拉电阻串联在主板电源与地线之间，上拉电阻与下拉电阻之间的节点连接主板的传输端口，传输端口用于连接高速连接器背板。进一步的，每个电压配置电路的上拉电阻和下拉电阻均采用精密电阻，避免输出的电压值不准确导致高速连接器无法解析出正确的端口地址。同时，电压配置电路的上拉电阻阻值与下拉电阻阻值由各电压配置电路的目标电压值决定。例如端口地址0x 1对应电压值为1.65V，则可选用10KΩ上拉电阻，10KΩ下拉电阻；端口地址0x2对应电压值为1V，则可选用20KΩ上拉电阻，10KΩ下拉电阻。本发明采用最简单的分压电路作为电压配置电路，大大降低了成本、简化了电路，由于本实施方式中电压配置电路采用两个精密电阻串联的方式，因此每个电压配置电路中电器元件仅有两个电阻，大大降低了由于电器元件损坏导致的电路失效，保证了电路稳定性。
主板的传输端口通过电缆连接高速连接器背板，信号解析模块包括模拟数字转换器和逻辑器件，模拟数字转换器通过I 2C总线连接逻辑器件，模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号形式，逻辑器件根据预存的电压值与端口地址的映射关系将接收自模拟数字转换器的数字信号转换为端口地址。其中，逻辑器件可以采用CPLD。例如，高速连接器接收主板传输的CPU信号和附带的电信号，模拟数字转换器将电信号转换为数字信号，该数字信号为电信号的电压值，CPLD根据预存的电压值与端口地址的一一映射关系将接收的电压值转换为端口地址，由此高速连接器即可将CPU信号标识上准确的CPU端口地址。
上述端口地址配置器利用单根信号线设置不同的电压/电平来指示不同的地址信息，地址信号通过线缆传递给高速连接器背板(BP)后，由高速连接器背板进行接收、解析和保存。本发明通过将端口地址与电压值绑定的方法，以电压值指示端口地址，由于电压值可以根据需要进行设定，且仅需占用高速连接器CPLD的一个端口，大大降低了端口地址标识占用的资源，降低了走线复杂度。
请参考图4，基于本发明提供的端口地址配置器，本发明提供一种端口地址配置方法，包括以下步骤：
S 1、主板启用输出信号的端口的对应电压配置电路，以使对应电压配置电路向与主板连接的高速连接器输出特定电信号，所述特定电信号的电压值与端口的地址具有一一对应关系。
电压配置电路一般是在服务器的主板上，电压配置电路主要起到变压的效果，配合主板电源输出特定电压值，因此电压配置电路可选用分压电路，也可以选用其它类型的电压调节电路。本发明是利用不同电压值的电信号对端口地址进行标识，因此需要主板能够输出多个不同电压值的电信号，由于设置不同电压值的电源对于主板的硬件结构要求较高，需要对电源进行大幅度更改，对主板结构的影响较大，因此可以采用增设可调节电压的电压配置电路对主板电源进行变压以得到不同电压值的电信号。
主板上有多个端口，例如不同CPU核的端口，为每个端口增设一个可以变更电压值的电压配置电路，所有端口的电压配置电路均连接主板上的3.3V电源。另所有电压配置电路均连接3.3V电源可以简化装置结构，若电压配置电路连接其他电源也可以实现端口地址指示，但是会增加装置的复杂度。不同端口对应的电压配置电路可输出的电信号的电压值具有唯一性，由此可以实现端口地址与电压值的一一映射关系。例如，主板在经端口A向高速连接器发送信号时，端口A的电压配置电路同步生成特定电信号B，特定电信号B经端口A传输至高速连接器，特定电信号B的电压值与端口A的端口地址具有一一映射关系，因此高速连接器的信号解析模块对电信号A进行转换解析，基于其电压值即可得到接收的信号所属的端口地址，即端口A的地址。由于电压值可以根据需要随意变更，因此即使服务器的端口数量庞大，仍然可以满足为每个端口地址配备对应的标识电压值。
具体的，在主板建立多个端口与多个电压配置电路的绑定关系；其中多个电压配置电路均通过串联的上拉电阻和下拉电阻对主板电源的固定电压值进行分压以对固定电压值进行调节，不同电压配置电路的上拉电阻与下拉电阻的阻值不同。例如，假设地址信号全都上拉到3.3V的电平，那么通过10KΩ&10KΩ和20KΩ&10KΩ的上下拉阻值组合，可以分别实现1.65V和1.1V的电压输出。为1.65V和1.1V的电压赋予相应的地址值，比如1.65V对应0x 1,1.1V对应0x2。进一步的，每个电压配置电路的上拉电阻和下拉电阻均采用精密电阻，避免输出的电压值不准确导致高速连接器无法解析出正确的端口地址。本发明采用最简单的分压电路作为电压配置电路，大大降低了成本、简化了电路，由于本实施方式中电压配置电路采用两个精密电阻串联的方式，因此每个电压配置电路中电器元件仅有两个电阻，大大降低了由于电器元件损坏导致的电路失效，保证了电路稳定性。
主板在通过端口传输信号时启用绑定的电压配置电路，并将经电压配置电路调至与端口的地址对应的指定电压值的电信号发送至高速连接器背板。在本发明的一种实施方式中，将电压配置电路设置在绑定的端口处，例如主板在启用端口A的同时控制电源为端口A上的电压配置电路供电，由此端口A在向高速连接器发送信号的同时还附带发送电压配置电路输出的标识电信号。这种结构可以保证端口地址标识的同步性。
S 2、高速连接器背板的信号解析模块基于预存的端口地址与电压值的对应关系，将接收自主板的电信号转换为目标端口的端口地址。
预先将多个端口地址与多个电压值的一一映射关系烧录至高速连接器背板的逻辑器件中；高速连接器背板的模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号，逻辑器件将所述数字信号转换为与所述电压值有映射关系的端口地址。
基于各端口的电压配置电路的上下拉电阻的阻值以及主板电源的固定电压值计算各电压配置电路的输出电压值，将各电压配置电路的输出电压值与所属端口的端口地址的对应关系烧录至高速连接器的CPLD中。例如，假设地址信号全都上拉到3.3V的电平，那么通过10KΩ&10KΩ和20KΩ&10KΩ的上下拉阻值组合，可以分别实现1.65V和1.1V的电压输出。高速连接器接收到主板发送的一个信号且附带的标识电信号，高速连接器的模拟数字转换器将标识电信号转换为数字信号，数字信号为电压值1.65V。CPLD可以按既定的规则，为1.65V和1.1V的电压赋予相应的地址值，比如1.65V对应0x 1,1.1V对应0x2。则CPLD可以判定接收的信号的端口地址为0x 1。
上述端口地址配置方法利用单根信号线设置不同的电压/电平来指示不同的地址信息，地址信号通过线缆传递给高速连接器背板(BP)后，由高速连接器背板进行接收、解析和保存。本发明通过将端口地址与电压值绑定，以电压值指示端口地址，由于电压值可以根据需要进行设定，且仅需占用高速连接器CPLD的一个端口，大大降低了端口地址标识占用的资源，降低了走线复杂度。
本发明实施例提供一种终端，该终端的主板包括本发明提供的端口地址配置器。
其中，该终端可以包括：处理器、存储器及通信单元。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比处理器、存储器及通信单元更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器可以用于存储处理器的执行指令，存储器可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器中的执行指令由处理器执行时，使得终端能够执行以下上述方法实施例中的部分或全部步骤。
处理器为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Int egrated C ircu i t，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装I C而组成。举例来说，处理器可以仅包括中央处理器(Central Proces s ing Un i t，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
因此，本发明利用单根信号线设置不同的电压/电平来指示不同的地址信息，地址信号通过线缆传递给高速连接器背板(BP)后，由高速连接器背板进行接收、解析和保存。本发明通过将端口地址与电压值绑定的方法，以电压值指示端口地址，由于电压值可以根据需要进行设定，且仅需占用高速连接器CPLD的一个端口，大大降低了端口地址标识占用的资源，降低了走线复杂度，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Onl y Memory)、随机存取存储器(RAM，Random Ac ce s s Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种端口地址配置器，其特征在于，包括：
连接主板电源的电压配置电路，所述电压配置电路将由主板电源输出至高速连接器的电信号的固定电压值调节至与端口地址对应的指定电压值，以使高速连接器背板通过信号解析模块将主板输出的指定电压值的电信号转换为相应的端口地址。
2.根据权利要求1所述的端口地址配置器，其特征在于，主板上设有多个电压配置电路，多个电压配置电路分别与多个端口地址构成一一对应的映射关系，且多个所述电压配置电路输出的指定电压值各不相同。
3.根据权利要求1所述的端口地址配置器，其特征在于，所述电压配置电路包括上拉电阻和下拉电阻，所述上拉电阻与下拉电阻串联在主板电源与地线之间，上拉电阻与下拉电阻之间的节点连接主板的传输端口，所述传输端口用于连接高速连接器背板。
4.根据权利要求3所述的端口地址配置器，其特征在于，主板的传输端口通过电缆连接高速连接器背板，所述信号解析模块包括模拟数字转换器和逻辑器件，所述模拟数字转换器通过I2C总线连接逻辑器件，所述模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号形式，逻辑器件根据预存的电压值与端口地址的映射关系将接收自模拟数字转换器的数字信号转换为端口地址。
5.一种端口地址配置方法，其特征在于，包括：
主板启用输出信号的端口的对应电压配置电路，以使对应电压配置电路向与主板连接的高速连接器输出特定电信号，所述特定电信号的电压值与端口的地址具有一一对应关系；
高速连接器背板的信号解析模块基于预存的端口地址与电压值的对应关系，将接收自主板的电信号转换为目标端口的端口地址。
6.根据权利要求5所述的方法，其特征在于，主板启用输出信号的端口的对应电压配置电路，以使对应电压配置电路向与主板连接的高速连接器输出特定电信号，所述特定电信号的电压值与端口的地址具有一一对应关系，包括：
在主板建立多个端口与多个电压配置电路的绑定关系；
主板在通过端口传输信号时启用绑定的电压配置电路，并将经电压配置电路调至与所述端口的端口地址对应的指定电压值的电信号发送至高速连接器背板。
7.根据权利要求6所述的方法，其特征在于，电压配置电路包括：
多个电压配置电路均通过串联的上拉电阻和下拉电阻对主板电源的固定电压值进行分压以对固定电压值进行调节，不同电压配置电路的上拉电阻与下拉电阻的阻值不同。
8.根据权利要求7所述的方法，其特征在于，在端口设置绑定的电压配置电路，主板在调用端口时同步为绑定的电压配置电路通电以使电压配置电路输出的电信号经端口输出至高速连接器。
9.根据权利要求5所述的方法，其特征在于，高速连接器背板的信号解析模块基于预存的端口地址与电压值的对应关系，将接收自主板的电信号转换为目标端口的端口地址，包括：
预先将多个端口地址与多个电压值的一一映射关系烧录至高速连接器背板的逻辑器件中；
高速连接器背板的模拟数字转换器将接收自主板的电信号转换为指示电压值的数字信号，逻辑器件将所述数字信号转换为与所述电压值有映射关系的端口地址。
10.一种终端，其特征在于，所述终端包括权利要求1-4任一项所述的端口地址配置器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310172314.9A CN116226008A (zh) | 2023-02-27 | 2023-02-27 | 端口地址配置器、配置方法及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310172314.9A CN116226008A (zh) | 2023-02-27 | 2023-02-27 | 端口地址配置器、配置方法及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116226008A true CN116226008A (zh) | 2023-06-06 |
Family
ID=86582008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310172314.9A Pending CN116226008A (zh) | 2023-02-27 | 2023-02-27 | 端口地址配置器、配置方法及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116226008A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117667818A (zh) * | 2024-01-31 | 2024-03-08 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
-
2023
- 2023-02-27 CN CN202310172314.9A patent/CN116226008A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117667818A (zh) * | 2024-01-31 | 2024-03-08 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
| CN117667818B (zh) * | 2024-01-31 | 2024-05-14 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7249209B2 (en) | System and method for dynamically allocating inter integrated circuits addresses to multiple slaves | |
| US20150355696A1 (en) | Computer port control | |
| CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
| US10614011B2 (en) | Apparatus, method, and electronic device for implementing solid-state drive data interaction | |
| US10101764B2 (en) | Automatic clock configuration system | |
| US9760525B2 (en) | Sideband signal consolidation fanout using a clock generator chip | |
| CN116226008A (zh) | 端口地址配置器、配置方法及终端 | |
| CN111159090B (zh) | 一种信息处理方法、装置和电子设备 | |
| CN114116378A (zh) | 获取PCIe设备温度的方法、系统、终端及存储介质 | |
| CN114826542B (zh) | 基于异步串行通信的数据传输方法、装置、设备及介质 | |
| CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
| US10248605B2 (en) | Bidirectional lane routing | |
| CN114003445B (zh) | Bmc的i2c监控功能测试方法、系统、终端及存储介质 | |
| CN113849355B (zh) | I2c速率自适应调整方法、系统、终端及存储介质 | |
| CN113468028B (zh) | 用于计算设备的设备管理方法、计算设备、装置和介质 | |
| CN115599727A (zh) | 一种pcie设备带宽分配方法及相关装置 | |
| CN113468027B (zh) | 监测器件地址管理方法及装置、基板管理控制器、设备 | |
| CN114253573A (zh) | PCIe设备固件批量升级方法、系统、终端及存储介质 | |
| CN114116337A (zh) | 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质 | |
| CN114116027A (zh) | Pcie设备自动安装驱动的方法、系统、终端及存储介质 | |
| CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
| CN115599191B (zh) | 智能网卡的上电方法及上电装置 | |
| CN116414756A (zh) | 一种外接设备适配系统、方法及服务器系统 | |
| CN219476054U (zh) | 服务器及电子设备 | |
| US20230315672A1 (en) | Interface device and computing system including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |