CN115599727A - 一种pcie设备带宽分配方法及相关装置 - Google Patents

一种pcie设备带宽分配方法及相关装置 Download PDF

Info

Publication number
CN115599727A
CN115599727A CN202211334345.1A CN202211334345A CN115599727A CN 115599727 A CN115599727 A CN 115599727A CN 202211334345 A CN202211334345 A CN 202211334345A CN 115599727 A CN115599727 A CN 115599727A
Authority
CN
China
Prior art keywords
bandwidth
duty ratio
information
board card
identified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211334345.1A
Other languages
English (en)
Inventor
韩瑞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211334345.1A priority Critical patent/CN115599727A/zh
Publication of CN115599727A publication Critical patent/CN115599727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种PCIE设备带宽分配方法，包括：读取到待识别板卡输出的脉冲宽度调制信号；对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；基于所述带宽信息对所述待识别板卡进行带宽分配。通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于所述带宽信息对所述待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。本申请还公开了一种PCIE设备带宽分配装置、设备以及计算机可读存储介质，具有以上有益效果。

Description

一种PCIE设备带宽分配方法及相关装置
技术领域
本申请涉及计算机技术领域，特别涉及一种PCIE设备带宽分配方法、PCIE设备带宽分配装置、设备以及计算机可读存储介质。
背景技术
在服务器系统开机前，主板上的CPU(central processing unit，中央处理器)需要先了解服务器中包含有哪些板卡、板卡的种类以及不同板卡占用的PCIE(peripheralcomponent interconnect express，高速串行计算机扩展总线标准)信道带宽，这样BIOS(Basic Input Output System，基本输入输出系统)才能在开机的时候为各个板卡分配合适的PCIE信道带宽，不会导致在开机时有板卡出现不可使用的情况，因此需要主板必须识别到下行板卡的带宽。
相关技术中，当前PCIE设备带宽分配常使用BWID(Bandwidth Identity，带宽标识号)的方案，在SLIMLINE(细线电缆)连接器上分配3PIN(针脚)为ID(Identity document，身份证标识号)PIN，在线缆对端的RISER转接卡或背板对应PIN设置上下拉电阻，通过3个ID的组合被BMC(Baseboard Management Controller，基板管理控制器)读取进而分配带宽。但是，每个板卡上均设有若干个带宽识别装置，且识别信号数较多，常占用3个以上的高速连接器接口，不利于其他更重要功能信号的设置。另外，20个SLIMLINE连接器就会有60个BWID需要占用管脚，造成监控芯片管脚大量被占用，造成硬件资源的浪费。
因此，如何提高服务器中的硬件资源的利用率是本领域技术人员关注的重点问题。
发明内容
本申请的目的是提供一种PCIE设备带宽分配方法、PCIE设备带宽分配装置、设备以及计算机可读存储介质，避免对芯片管脚进行大量占用，提高硬件资源的利用率。
为解决上述技术问题，本申请提供一种PCIE设备带宽分配方法，包括：
读取到待识别板卡输出的脉冲宽度调制信号；
对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；
基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；
基于所述带宽信息对所述待识别板卡进行带宽分配。
可选的，所述待识别板卡输出的所述脉冲宽度调制信号的过程，包括：
所述待识别板卡响应于板卡插入指令，基于定时器芯片输出所述脉冲宽度调制信号。
可选的，读取到待识别板卡输出的脉冲宽度调制信号，包括：
通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号。
可选的，对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，包括：
通过CPLD对所述脉冲宽度调制信号进行时钟采样，得到所述占空比信息。
可选的，所述CPLD得到所述占空比信息之后，还包括：
所述CPLD将带宽识别寄存器中所述占空比信息对应的比特位进行置高处理。
可选的，基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，包括：
读取所述占空比带宽表；
将所述占空比信息与所述占空比带宽表中的占空比信息进行匹配，得到对应的带宽信息。
可选的，基于所述带宽信息对所述待识别板卡进行带宽分配，包括：
基于所述带宽信息对所述待识别板卡进行带宽配置，实现对所述待识别板卡进行带宽分配。
本申请还提供一种PCIE设备带宽分配装置，包括：
信号读取模块，用于读取到待识别板卡输出的脉冲宽度调制信号；
占空比识别模块，用于对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；
带宽识别模块，用于基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；
带宽分配模块，用于基于所述带宽信息对所述待识别板卡进行带宽分配。
本申请还提供一种设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上所述的PCIE设备带宽分配方法的步骤。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的PCIE设备带宽分配方法的步骤。
本申请所提供的一种PCIE设备带宽分配方法，包括：读取到待识别板卡输出的脉冲宽度调制信号；对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；基于所述带宽信息对所述待识别板卡进行带宽分配。
通过读取到待识别板卡输出的脉冲宽度调制信号，然后对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于所述带宽信息对所述待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
本申请还提供了一种PCIE设备带宽分配装置、设备以及计算机可读存储介质，具有以上有益效果，在此不做赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种PCIE设备带宽分配方法的流程图；
图2为本申请实施例所提供的一种PCIE设备带宽分配方法的模块结构示意图；
图3为本申请所提供的一种PCIE设备带宽分配方法的原理拓扑图；
图4为本申请实施例所提供的一种PCIE设备带宽分配装置的结构示意图；
图5本申请实施例所提供的一种设备的结构示意图。
具体实施方式
本申请的核心是提供一种PCIE设备带宽分配方法、PCIE设备带宽分配装置、设备以及计算机可读存储介质，避免对芯片管脚进行大量占用，提高硬件资源的利用率。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中，当前PCIE设备带宽分配常使用BWID的方案，在SLIMLINE连接器上分配3PIN为ID PIN，在线缆对端的RISER转接卡或背板对应PIN设置上下拉电阻，通过3个ID的组合被BMC读取进而分配带宽。但是，每个板卡上均设有若干个带宽识别装置，且识别信号数较多，常占用3个以上的高速连接器接口，不利于其他更重要功能信号的设置。另外，20个SLIMLINE连接器就会有60个BWID需要占用管脚，造成监控芯片管脚大量被占用，造成硬件资源的浪费。
因此，本申请提供一种PCIE设备带宽分配方法，通过读取到待识别板卡输出的脉冲宽度调制信号，然后对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于所述带宽信息对所述待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
以下通过一个实施例，对本申请提供的一种PCIE设备带宽分配方法进行说明。
请参考图1，图1为本申请实施例所提供的一种PCIE设备带宽分配方法的流程图。
本实施例中，该方法可以包括：
S101，读取到待识别板卡输出的脉冲宽度调制信号；
可见，本步骤中旨在读取到待识别板卡输出的脉冲宽度调制信号。
其中，待识别板卡是指插入到主板中需要进行带宽识别的板卡。本实施例中的待识别板卡可以不通过占用更多的管脚输出ID信息，而是输出脉冲宽度调制信号，也就是PWM(Pulse width modulation，脉冲宽度调制)信号。该脉冲宽度调制信号中可以设置不同的占空比，以便通过不同的占空比向主板输出不同的带宽信号。
其中，脉冲宽度调制信号可以通过定时器芯片进行输出。
其中，待识别板卡输出的脉冲宽度调制信号的过程，可以包括：
待识别板卡响应于板卡插入指令，基于定时器芯片输出脉冲宽度调制信号。
可见，本可选方案中主要是说明如何输出脉冲宽度调制信号。本可选方案中，待识别板卡响应于板卡插入指令，基于定时器芯片输出脉冲宽度调制信号。其中，定时器芯片可以是555定时器，该定时器是一种集成电路芯片，常被用于定时器、脉冲产生器和振荡电路。555可被作为电路中的延时器件、触发器或起振元件。
进一步的，本步骤可以包括：
通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号。
可见，本可选方案中主要是说明如何读取脉冲宽度调制信号。本可选方案中通过CPLD(Complex Programmable logic device，复杂可编程逻辑器件)芯片读取到待识别板卡输出的脉冲宽度调制信号。其中，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆代码传送到目标芯片中，实现设计的数字系统。通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号，并对该脉冲宽度调制信号进行识别可以提高信号识别的效率，避免占用CPU的性能进行判断，提高了对信号进行处理的效率。
S102，对脉冲宽度调制信号进行占空比识别，得到占空比信息；
在S101的基础上，本步骤中对脉冲宽度调制信号进行占空比识别，得到占空比信息。进一步的，本步骤可以通过CPLD对脉冲宽度调制信号进行占空比识别，得到占空比信息。其中，也就是确定该脉冲宽度调制信号的占空比。
其中，占空比是指在一个脉冲循环内，通电时间相对于总时间所占的比例。例如，本实施例中可以将占空比设置为不同的比例。例如，占空比75％、占空比80％，占空比100％。
进一步的，本步骤中可以基于不同的情况设置不同数量的占空比。例如，在板卡的带宽需求数量较少的情况下，占空比可以设置为3个；在板卡的带宽需求数量需求较多的情况下，可以设置5个或更多的占空比。
进一步的，本步骤可以包括：
通过CPLD对脉冲宽度调制信号进行时钟采样，得到占空比信息。
可见，本可选方案中主要是说明如何是被得到占空比信息。本可选方案中，通过CPLD对脉冲宽度调制信号进行时钟采样，得到占空比信息。也就是，通过时钟采样进行判断，得到该占空比信息。
进一步的，CPLD得到占空比信息之后，还包括：
CPLD将带宽识别寄存器中占空比信息对应的比特位进行置高处理。
可见，本可选方案中主要是说明如何传递占空比信息。本可选方案中，CPLD将带宽识别寄存器中占空比信息对应的比特位进行置高处理。也就是说，在CPLD中存在带宽识别寄存器，该寄存器中不同的比特位代表了不同的占空比信息。当其中的一个比特位置高时，说明当前板卡的占空比该比特位对应的占空比。
S103，基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息；
在S102的基础上，本步骤旨在基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息。
其中，占空比带宽表是设置的占空比与带宽对应的表。也就是说，不同的占空比对应了一个带宽。其中，该占空比带宽表可以是基于经验设置的对应表，也可以是基于板卡的种类和板卡的带宽设置的对应表，还可以是主板的带宽上限设置的对应表。可见，本实施例中设置占空比带宽表的方式并不唯一，可以基于不同的情况通过不同的方式设置该对应表，在此不做具体限定。
进一步的，本步骤可以包括：
步骤1，读取占空比带宽表；
步骤2，将占空比信息与占空比带宽表中的占空比信息进行匹配，得到对应的带宽信息。
可见，本可选方案中主要是说明如何识别得到对应的带宽信息。本可选方案中，读取占空比带宽表；将占空比信息与占空比带宽表中的占空比信息进行匹配，得到对应的带宽信息。其中，占空比带宽表是设置的对应关系的表。
S104，基于带宽信息对待识别板卡进行带宽分配。
在S103的基础上，本步骤旨在基于带宽信息对待识别板卡进行带宽分配。
进一步的，本步骤可以包括：
基于带宽信息对待识别板卡进行带宽配置，实现对待识别板卡进行带宽分配。
可见，本可选方案中主要是说明如何进行带宽配置。本可选方案，主要是基于带宽信息对待识别板卡进行带宽配置，实现对待识别板卡进行带宽分配。
综上，本实施例通过读取到待识别板卡输出的脉冲宽度调制信号，然后对脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于带宽信息对待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
以下通过另一具体的实施例，对本申请提供的一种PCIE设备带宽分配方法做进一步说明。
请参考图2，图2为本申请实施例所提供的一种PCIE设备带宽分配方法的模块结构示意图。
本实施例中，为解决卡带宽识别装置占用线缆和连接器PIN过多，BWID都需与BMC的GPIO接口进行连接，占用过多BMC GPIO的问题。另外，解决X4，X8，X16等多种PCIE带宽组合区分需使用多个BWID PIN的问题。本实施例提出一种在子板卡上通过IC器件输出PWM实现BWID的方案，待识别板卡只需发出一个串行PWM信号即可完成带宽采样。
本实施例中，该方案可以包括：
BWID输出模块，支持灵活配置的NE555DR PWM控制器模块实现子板卡的带宽信息输出。
BWID识别模块，ID分配及编码装配模块主要涉及根据PCIE设备的多种带宽组合分配PWM占空比与带宽的对应关系，CPLD内实现占空比的识别和对应寄存器bit位的设计，主板BMC通过I2C读取CPLD带宽识别寄存器内的对应PCIE设备的带宽信息。
BMC管理模块，BMC通过检测与带宽识别装置相连的PCIE接口的带宽状态，通过BMC与PCH之间的SMBUS总线将带宽信息传递给PCH。
BIOS带宽配置模块，PCH BIOS获取BMC中存储的板卡以及板卡所需的PCIE信道带宽等信息，为每个板卡分配PCIE信道带宽。
基于上述的模块，本实施例中进行带宽分配的方法可以包括：
S201，待识别板卡响应于板卡插入指令，基于定时器芯片输出脉冲宽度调制信号。
S201，通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号；
S202，通过CPLD对脉冲宽度调制信号进行时钟采样，得到占空比信息；
S203，基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息；
S204，基于带宽信息对待识别板卡进行带宽配置，实现对待识别板卡进行带宽分配。
请参考图3，图3为本申请所提供的一种PCIE设备带宽分配方法的原理拓扑图。
如图3所示，以待识别板卡1为例，待识别板卡1可以是X4背板、X16 RISER或其他任意带宽的PCIE板卡载板。
NE555R支持通过改变DISCH管脚的阻容状态控制输出与之对应占空比的PWM波形，频率计算公式T＝1.44/((R1+2R2)*C)，C＝0.022uF，NE555R的输出占空比与分压电阻的对应关系如下：
占空比75％：R1＝1.3Kohm，R2＝649ohm；
占空比80％：R1＝1.82Kohm，R2＝649ohm；
占空比100％：R1＝NC，R2＝0。
可以定义X4，X8，X16三种带宽，分别定义占空比与带宽对应关系为：占空比75％--X4，占空比80％--X8，占空比100％--X16。
因此，以待识别板卡1为例，主板CPLD依靠时钟采样可以读到PWM占空比为80％，BMC通过I2C(Inter-Integrated Circuit，两线式串行总线)读到CPLD带宽识别寄存器内80％的bit置高，通过与Flash内占空比和带宽的网表可以识别出待识别板卡1为X8设备，从而通过SMBUS总线通知PCH以X8带宽配置板卡1。若待检测的带宽或速率种类增加，则可以通过在PWM上增加MOS管的方式实现PWM反向，从而实现占空比种类的翻倍。可见，可以实现通过PWM信号对板卡的带宽进行识别。
可见，本实施例中为解决卡带宽识别装置占用线缆和连接器PIN过多，BWID都需与BMC的GPIO接口进行连接，占用过多BMC GPIO。另外，解决X4，X8，X16等多种PCIE带宽组合区分需使用多个BWID PIN的问题，可以通过采用小PIN数CPLD实现模块化设计。
可见，本实施例通过读取到待识别板卡输出的脉冲宽度调制信号，然后对脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于带宽信息对待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
下面对本申请实施例提供的PCIE设备带宽分配装置进行介绍，下文描述的PCIE设备带宽分配装置与上文描述的PCIE设备带宽分配方法可相互对应参照。
请参考图4，图4为本申请实施例所提供的一种PCIE设备带宽分配装置的结构示意图。
本实施例中，该装置可以包括：
信号读取模块100，用于读取到待识别板卡输出的脉冲宽度调制信号；
占空比识别模块200，用于对脉冲宽度调制信号进行占空比识别，得到占空比信息；
带宽识别模块300，用于基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息；
带宽分配模块400，用于基于带宽信息对待识别板卡进行带宽分配。
可选的，该待识别板卡输出的脉冲宽度调制信号的过程，包括：
待识别板卡响应于板卡插入指令，基于定时器芯片输出脉冲宽度调制信号。
可选的，该信号读取模块100，具体用于通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号。
可选的，该占空比识别模块200，具体用于通过CPLD对脉冲宽度调制信号进行时钟采样，得到占空比信息。
可选的，该CPLD得到占空比信息之后，还包括：
CPLD将带宽识别寄存器中占空比信息对应的比特位进行置高处理。
可选的，该带宽识别模块300，具体用于读取占空比带宽表；将占空比信息与占空比带宽表中的占空比信息进行匹配，得到对应的带宽信息。
可选的，该带宽分配模块400，具体用于基于带宽信息对待识别板卡进行带宽配置，实现对待识别板卡进行带宽分配。
可见，本实施例通过读取到待识别板卡输出的脉冲宽度调制信号，然后对脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于带宽信息对待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
本申请还提供了一种设备，请参考图5，图5本申请实施例所提供的一种设备的结构示意图，该设备可包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时可实现如上述任意一种PCIE设备带宽分配方法的步骤。
如图5所示，为设备的组成结构示意图，设备可以包括：处理器10、存储器11、通信接口12和通信总线13。处理器10、存储器11、通信接口12均通过通信总线13完成相互间的通信。
在本申请实施例中，处理器10可以为中央处理器(Central Processing Unit，CPU)、特定应用集成电路、数字信号处理器、现场可编程门阵列或者其他可编程逻辑器件等。
处理器10可以调用存储器11中存储的程序，具体的，处理器10可以执行异常IP识别方法的实施例中的操作。
存储器11中用于存放一个或者一个以上程序，程序可以包括程序代码，程序代码包括计算机操作指令，在本申请实施例中，存储器11中至少存储有用于实现以下功能的程序：
读取到待识别板卡输出的脉冲宽度调制信号；
对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；
基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；
基于所述带宽信息对所述待识别板卡进行带宽分配。
在一种可能的实现方式中，存储器11可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统，以及至少一个功能所需的应用程序等；存储数据区可存储使用过程中所创建的数据。
此外，存储器11可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件或其他易失性固态存储器件。
通信接口12可以为通信模块的接口，用于与其他设备或者系统连接。
当然，需要说明的是，图5所示的结构并不构成对本申请实施例中设备的限定，在实际应用中设备可以包括比图5所示的更多或更少的部件，或者组合某些部件。
可见，本实施例通过读取到待识别板卡输出的脉冲宽度调制信号，然后对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于所述带宽信息对所述待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如上述任意一种PCIE设备带宽分配方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本申请提供的计算机可读存储介质的介绍请参照上述方法实施例，本申请在此不做赘述。
可见，本实施例通过读取到待识别板卡输出的脉冲宽度调制信号，然后对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，最后基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，也就是通过输出的脉冲宽度调制信号中的占空比表示该待识别板卡的带宽信息，最后基于所述带宽信息对所述待识别板卡进行带宽分配，避免了占用更多的针脚来确定带宽信息，也就是避免了管脚的占用，提高了硬件资源的浪费。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种PCIE设备带宽分配方法、PCIE设备带宽分配装置、设备以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种PCIE设备带宽分配方法，其特征在于，包括：
读取到待识别板卡输出的脉冲宽度调制信号；
对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；
基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；
基于所述带宽信息对所述待识别板卡进行带宽分配。
2.根据权利要求1所述的PCIE设备带宽分配方法，其特征在于，所述待识别板卡输出的所述脉冲宽度调制信号的过程，包括：
所述待识别板卡响应于板卡插入指令，基于定时器芯片输出所述脉冲宽度调制信号。
3.根据权利要求1所述的PCIE设备带宽分配方法，其特征在于，读取到待识别板卡输出的脉冲宽度调制信号，包括：
通过CPLD芯片读取到待识别板卡输出的脉冲宽度调制信号。
4.根据权利要求1所述的PCIE设备带宽分配方法，其特征在于，对所述脉冲宽度调制信号进行占空比识别，得到占空比信息，包括：
通过CPLD对所述脉冲宽度调制信号进行时钟采样，得到所述占空比信息。
5.根据权利要求4所述的PCIE设备带宽分配方法，其特征在于，所述CPLD得到所述占空比信息之后，还包括：
所述CPLD将带宽识别寄存器中所述占空比信息对应的比特位进行置高处理。
6.根据权利要求1所述的PCIE设备带宽分配方法，其特征在于，基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息，包括：
读取所述占空比带宽表；
将所述占空比信息与所述占空比带宽表中的占空比信息进行匹配，得到对应的带宽信息。
7.根据权利要求1所述的PCIE设备带宽分配方法，其特征在于，基于所述带宽信息对所述待识别板卡进行带宽分配，包括：
基于所述带宽信息对所述待识别板卡进行带宽配置，实现对所述待识别板卡进行带宽分配。
8.一种PCIE设备带宽分配装置，其特征在于，包括：
信号读取模块，用于读取到待识别板卡输出的脉冲宽度调制信号；
占空比识别模块，用于对所述脉冲宽度调制信号进行占空比识别，得到占空比信息；
带宽识别模块，用于基于占空比带宽表对所述占空比信息进行识别，得到对应的带宽信息；
带宽分配模块，用于基于所述带宽信息对所述待识别板卡进行带宽分配。
9.一种设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的PCIE设备带宽分配方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的PCIE设备带宽分配方法的步骤。
CN202211334345.1A 2022-10-28 2022-10-28 一种pcie设备带宽分配方法及相关装置 Pending CN115599727A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211334345.1A CN115599727A (zh) 2022-10-28 2022-10-28 一种pcie设备带宽分配方法及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211334345.1A CN115599727A (zh) 2022-10-28 2022-10-28 一种pcie设备带宽分配方法及相关装置

Publications (1)

Publication Number Publication Date
CN115599727A true CN115599727A (zh) 2023-01-13

Family

ID=84851614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211334345.1A Pending CN115599727A (zh) 2022-10-28 2022-10-28 一种pcie设备带宽分配方法及相关装置

Country Status (1)

Country Link
CN (1) CN115599727A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116150073A (zh) * 2023-04-21 2023-05-23 杭州鸿钧微电子科技有限公司 PCIe通道拆分自动识别电路与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116150073A (zh) * 2023-04-21 2023-05-23 杭州鸿钧微电子科技有限公司 PCIe通道拆分自动识别电路与方法
CN116150073B (zh) * 2023-04-21 2023-12-15 杭州鸿钧微电子科技有限公司 PCIe通道拆分自动识别电路与方法

Similar Documents

Publication Publication Date Title
CN106557340B (zh) 一种配置方法及装置
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
US10409753B2 (en) Adapters, systems and methods for adapting PCIe expansion cards to PCIe component bays
US20080228981A1 (en) Design structure for dynamically allocating lanes to a plurality of pci express connectors
CN102540060A (zh) 一种数字集成电路芯片测试系统
CN112181505A (zh) 一种支持多主机服务器PCIe带宽分配方法、装置及介质
CN112748948B (zh) PCIe switch工作模式更新方法及相关组件
CN109947682B (zh) 一种服务器主板及服务器
CN111949285B (zh) 一种扩展芯片固件升级方法、装置、设备及存储介质
CN115599727A (zh) 一种pcie设备带宽分配方法及相关装置
CN113204510B (zh) 一种服务器管理架构和服务器
CN117135055A (zh) 带宽资源的控制方法及装置、存储介质及电子装置
CN116226008A (zh) 端口地址配置器、配置方法及终端
CN216388068U (zh) 一种pcie接口验证板及测试系统
CN112615739B (zh) 一种多主机应用环境下ocp3.0网卡的适配方法及系统
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
CN114265731A (zh) 一种pcie接口验证板、测试系统及测试方法
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
CN113468027A (zh) 监测器件地址管理方法及装置、基板管理控制器、设备
CN113220622A (zh) 一种主板及时序控制方法、装置
CN112115091A (zh) 一种服务器及其pcie系统
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN112988250B (zh) 多主板usb服务配置方法、系统、终端及存储介质
CN114327864B (zh) 一种bus号分配方法、系统、装置及介质
CN216014148U (zh) 一种服务器和服务器背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination