CN113434445B - 一种i3c访问dimm的管理系统和服务器 - Google Patents

一种i3c访问dimm的管理系统和服务器 Download PDF

Info

Publication number
CN113434445B
CN113434445B CN202110713278.3A CN202110713278A CN113434445B CN 113434445 B CN113434445 B CN 113434445B CN 202110713278 A CN202110713278 A CN 202110713278A CN 113434445 B CN113434445 B CN 113434445B
Authority
CN
China
Prior art keywords
multiplexer
icm
card
switch chip
multiplexing switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110713278.3A
Other languages
English (en)
Other versions
CN113434445A (zh
Inventor
王一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110713278.3A priority Critical patent/CN113434445B/zh
Publication of CN113434445A publication Critical patent/CN113434445A/zh
Application granted granted Critical
Publication of CN113434445B publication Critical patent/CN113434445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供了一种I3C访问DIMM的管理系统和服务器，系统包括：CPLD，所述CPLD中包括多路复用器；计算节点，所述计算节点中包括DIMM；ICM卡，所述ICM卡设置在服务器的中背板上，所述ICM卡经由I3C总线连接到所述CPLD上，并经由所述CPLD中的多路复用器通信连接到所述计算节点中的DIMM。通过使用本发明的方案，能够能实现多种分区模式的快速切换，可以大大缩短链路的长度，能够节省BMC的计算资源。

Description

一种I3C访问DIMM的管理系统和服务器
技术领域
本领域涉及计算机领域，并且更具体地涉及一种I3C访问DIMM的管理系统和服务器。
背景技术
随着信息技术的发展，服务器的应用越来越广泛。在金融、能源等行业中，对于大型核心数据库、虚拟化整合、内存计算、高性能计算的需求越来越高，8路服务器的优点得以广泛应用。随着技术的发展，I3C通信协议开始应用在多路高性能服务器中。此外，模块化设计在服务器研发领域逐渐成熟，应用越来越广泛。现有的技术方案中并无多路多分区服务器中使用ICM卡(Intel定义的一种功能性板卡，将BMC、PCH和CPLD(PFR)独立在一张板卡中，便于模块化设计)的BMC(基板管理控制器)进行分区访问I3C设备的通信管理方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种I3C访问DIMM的管理系统和服务器，通过使用本发明的技术方案，能够能实现多种分区模式的快速切换，可以大大缩短链路的长度，能够节省BMC的计算资源。
基于上述目的，本发明的实施例的一个方面提供了一种I3C访问DIMM的管理系统，包括：
CPLD(复杂可编程逻辑器件)，CPLD中包括多路复用器；
计算节点，计算节点中包括DIMM；
ICM卡，ICM卡设置在服务器的中背板上，ICM卡经由I3C总线连接到CPLD上，并经由CPLD中的多路复用器通信连接到计算节点中的DIMM(双列直插内存模块)。
根据本发明的一个实施例，计算节点中还包括：
多路复用开关芯片，多路复用开关芯片的第一输入端连接到CPLD的多路复用器，输出端连接到计算节点的DIMM；
CPLD芯片，CPLD芯片连接到多路复用开关芯片的控制端；
CPU，CPU连接到多路复用开关芯片的第二输入端。
根据本发明的一个实施例，CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中第一ICM卡的BMC连接到第一多路复用器的输入端，第一多路复用器的第一输出端连接到第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第二多路复用器的输入端；
第二多路复用器的第一输出端连接到第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第三多路复用器的输入端；
第三多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第二ICM卡的BMC连接到第二计算节点的多路复用开关芯片的第一输入端，第三ICM卡的BMC连接到第四多路复用器的输入端；
第四多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第四ICM卡的BMC连接到第四计算节点的多路复用开关芯片的第一输入端。
根据本发明的一个实施例，ICM卡还包括PCH，PCH配置为经由I2C总线连接到CPLD的寄存器以判断当前的板卡在位情况。
根据本发明的一个实施例，PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
本发明的实施例的另一个方面，还提供了一种服务器，该服务器包括I3C访问DIMM的管理系统，I3C访问DIMM的管理系统包括：
CPLD，CPLD中包括多路复用器；
计算节点，计算节点中包括DIMM；
ICM卡，ICM卡设置在服务器的中背板上，ICM卡经由I3C总线连接到CPLD上，并经由CPLD中的多路复用器通信连接到计算节点中的DIMM。
根据本发明的一个实施例，计算节点中还包括：
多路复用开关芯片，多路复用开关芯片的第一输入端连接到CPLD的多路复用器，输出端连接到计算节点的DIMM；
CPLD芯片，CPLD芯片连接到多路复用开关芯片的控制端；
CPU，CPU连接到多路复用开关芯片的第二输入端。
根据本发明的一个实施例，CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中第一ICM卡的BMC连接到第一多路复用器的输入端，第一多路复用器的第一输出端连接到第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第二多路复用器的输入端；
第二多路复用器的第一输出端连接到第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第三多路复用器的输入端；
第三多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第二ICM卡的BMC连接到第二计算节点的多路复用开关芯片的第一输入端，第三ICM卡的BMC连接到第四多路复用器的输入端；
第四多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第四ICM卡的BMC连接到第四计算节点的多路复用开关芯片的第一输入端。
根据本发明的一个实施例，ICM卡还包括PCH，PCH配置为经由I2C总线连接到CPLD的寄存器以判断当前的板卡在位情况。
根据本发明的一个实施例，PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
本发明具有以下有益技术效果：本发明实施例提供的I3C访问DIMM的管理系统，通过设置CPLD，CPLD中包括多路复用器；计算节点，计算节点中包括DIMM；ICM卡，ICM卡设置在服务器的中背板上，ICM卡经由I3C总线连接到CPLD上，并经由CPLD中的多路复用器访问计算节点中的DIMM的技术方案，能够能实现多种分区模式的快速切换，可以大大缩短链路的长度，能够节省BMC的计算资源。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的I3C访问DIMM的管理系统的示意图；
图2为根据本发明一个实施例的服务器的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种I3C访问DIMM的管理系统的一个实施例。图1示出的是该系统的示意图。
如图1中所示，系统可以包括：
CPLD，CPLD中包括多路复用器；
计算节点，计算节点中包括DIMM；
ICM卡，ICM卡设置在服务器的中背板上，ICM卡经由I3C总线连接到CPLD上，并经由CPLD中的多路复用器通信连接到计算节点中的DIMM。
本发明的技术方案是一种基于Eagle Stream平台的，可应用在基于使用ICM架构的多路多分区服务器系统的环境中。在该架构下，每个计算节点包含2个CPU，共4个计算节点，所有计算节点的设计保证一致性。ICM卡上有BMC、PCH和CPLD(仅PFR功能)。ICM卡连接到中背板上，并且主板对应位置的中背板上均可插ICM卡，以实现多路多分区切换。在进行Debug时，BMC通过I3C通信访问不同主板上的DIMM设备，以便于获取设备信息，检查设备状态，温度等。使用中背板上CPLD透传的方式，将逻辑器件以CPLD模拟的形式实现，从而解决了信号链路过长的问题。此外还能灵活切换双4路模式和4个两路系统模式，实现不同独立系统中ICM卡上BMC访问对应节点上的DIMM设备。
通过本发明的技术方案，能够能实现多种分区模式的快速切换，可以大大缩短链路的长度，能够节省BMC的计算资源。
在本发明的一个优选实施例中，计算节点中还包括：
多路复用开关芯片，多路复用开关芯片的第一输入端连接到CPLD的多路复用器，输出端连接到计算节点的DIMM；
CPLD芯片，CPLD芯片连接到多路复用开关芯片的控制端；
CPU，CPU连接到多路复用开关芯片的第二输入端。通过在主板的计算节点上使用IMX3102和IMX3112(2:1和1:2多路复用开关芯片)来实现一个主设备访问多个从设备，当需要Debug时，主板上的CPLD会控制多路复用开关芯片由CPU连接到DIMM切换到由ICM卡的BMC连接到DIMM。此时BMC通过I3C通信连接到中背板的CPLD上，然后经过CPLD内部模拟的MUX切换连接到计算节点中的DIMM上。
在本发明的一个优选实施例中，CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中第一ICM卡的BMC连接到第一多路复用器的输入端，第一多路复用器的第一输出端连接到第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第二多路复用器的输入端；
第二多路复用器的第一输出端连接到第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第三多路复用器的输入端；
第三多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第二ICM卡的BMC连接到第二计算节点的多路复用开关芯片的第一输入端，第三ICM卡的BMC连接到第四多路复用器的输入端；
第四多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第四ICM卡的BMC连接到第四计算节点的多路复用开关芯片的第一输入端。
本方案使用ICM卡和计算节点的在位判断分区和进行分区的切换。当ICM卡和计算节点插在中背板上时，板卡的在位信号能够被中背板上的CPLD获取并存储在寄存器中。ICM卡的PCH通过I2C读取CPLD寄存器内的信息从而判断当前的板卡在位情况，上电时通过BIOS配置当前的分区模式。当分区模式设置为8路模式时，即计算节点0-3均在位，ICM0卡在位，ICM卡1、2、3不插在中背板上。此时中背板CPLD会获取各板卡在在位信息，ICM0卡上的PCH会通过I2C访问CPLD内的寄存器，即切换服务器为8路分区模式启动，PCH控制计算节点上所有的UPI全部link，完成8路分区模式。
当分区模式设置为双4路模式时，即计算节点0-3均在位，ICM0和2卡在位，ICM卡1、3不插在中背板上。PCH即切换分区模式为双4路模式。两个系统互不干扰各自独立工作，计算节点0和1上的CPU会由PCH控制，启动时UPI不会连接到计算节点2和3上的CPU，当用户想使用单4路模式时，将计算节点0、1和ICM0插入，PCH即切换到单4路分区模式。
当分区模式设置为4个两路模式时，即计算节点0-3和ICM卡0-3均在位。PCH切换分区模式为4个两路系统，各自独立，4个计算节点上各自的UPI不会连接到其他计算节点，当用户想使用单两路系统时，计算节点0和ICM0卡插入，完成单两路分区模式设置。还可以将计算节点0-3和ICM卡0-3均插在中背板上，当根据实际情况需要切换模式时，将相应的计算节点和ICM卡的在位信号进行屏蔽，然后在按照上述过程进行切换模式，例如将计算节点0-3和ICM卡0-3均插在中背板上，也就是将计算节点0-3和ICM卡0-3均有在位信号，当需要使用单8路模式时，将ICM卡1、2和3的在位信号进行屏蔽，则PCH会检测到计算节点0-3均在位，ICM0卡在位，即切换到单8路模式。
当服务器被设置为单8路分区模式时，计算节点0-3组成一个系统，ICM卡0在位。此时ICM卡上的BMC为主设备，计算节点0-3上的DIMM设备为从设备。
以BMC访问计算节点0的DIMM设备为例，当需要Debug时，主板上的CPLD会控制多路复用开关芯片由CPU连接到DIMM切换到由ICM卡的BMC连接到DIMM。此时BMC通过I3C通信连接到中背板的CPLD上，然后经过CPLD内部模拟的MUX切换连接到计算节点中的DIMM上。
随后作为从设备的DIMM就可以利用I3C的通信的特点，主动将温度，内存信息发送给BMC。在单8路分区模式下，BMC还能通过中背板CPLD连接到其他计算节点的DIMM设备上进行Debug。中背板的CPLD通过模拟多路复用器的方式组成逻辑设计，即通过透传的方式，解决了BMC连接到最远端计算节点时I3C链路过长的问题，其他分区模式的工作原理相同，此处不做重复描述。
在本发明的一个优选实施例中，ICM卡还包括PCH，PCH配置为经由I2C总线连接到CPLD的寄存器以判断当前的板卡在位情况。
在本发明的一个优选实施例中，PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
通过本发明的技术方案，能够能实现多种分区模式的快速切换，可以大大缩短链路的长度，能够节省BMC的计算资源。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器1，如图2所示，服务器1包括I3C访问DIMM的管理系统，I3C访问DIMM的管理系统包括：
CPLD，CPLD中包括多路复用器；
计算节点，计算节点中包括DIMM；
ICM卡，ICM卡设置在服务器的中背板上，ICM卡经由I3C总线连接到CPLD上，并经由CPLD中的多路复用器通信连接到计算节点中的DIMM。
在本发明的一个优选实施例中，计算节点中还包括：
多路复用开关芯片，多路复用开关芯片的第一输入端连接到CPLD的多路复用器，输出端连接到计算节点的DIMM；
CPLD芯片，CPLD芯片连接到多路复用开关芯片的控制端；
CPU，CPU连接到多路复用开关芯片的第二输入端。
在本发明的一个优选实施例中，CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中第一ICM卡的BMC连接到第一多路复用器的输入端，第一多路复用器的第一输出端连接到第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第二多路复用器的输入端；
第二多路复用器的第一输出端连接到第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第三多路复用器的输入端；
第三多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第二ICM卡的BMC连接到第二计算节点的多路复用开关芯片的第一输入端，第三ICM卡的BMC连接到第四多路复用器的输入端；
第四多路复用器的第一输出端连接到第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到第四计算节点的多路复用开关芯片的第一输入端；
第四ICM卡的BMC连接到第四计算节点的多路复用开关芯片的第一输入端。
在本发明的一个优选实施例中，ICM卡还包括PCH，PCH配置为经由I2C总线连接到CPLD的寄存器以判断当前的板卡在位情况。
在本发明的一个优选实施例中，PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (8)

1.一种I3C访问DIMM的管理系统，其特征在于，包括：
CPLD，所述CPLD中包括多路复用器；
计算节点，所述计算节点中包括DIMM，所述计算节点中还包括多路复用开关芯片，所述多路复用开关芯片的第一输入端连接到所述CPLD的多路复用器，输出端连接到所述计算节点的DIMM，CPLD芯片，所述CPLD芯片连接到所述多路复用开关芯片的控制端，CPU，所述CPU连接到所述多路复用开关芯片的第二输入端；
ICM卡，所述ICM卡设置在服务器的中背板上，所述ICM卡经由I3C总线连接到所述CPLD上，并经由所述CPLD中的多路复用器通信连接到所述计算节点中的DIMM。
2.根据权利要求1所述的系统，其特征在于，所述CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
所述计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
所述ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中所述第一ICM卡的BMC连接到第一多路复用器的输入端，所述第一多路复用器的第一输出端连接到所述第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第二多路复用器的输入端；
所述第二多路复用器的第一输出端连接到所述第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第三多路复用器的输入端；
所述第三多路复用器的第一输出端连接到所述第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第四计算节点的多路复用开关芯片的第一输入端；
所述第二ICM卡的BMC连接到所述第二计算节点的多路复用开关芯片的第一输入端，所述第三ICM卡的BMC连接到所述第四多路复用器的输入端；
所述第四多路复用器的第一输出端连接到所述第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第四计算节点的多路复用开关芯片的第一输入端；
所述第四ICM卡的BMC连接到所述第四计算节点的多路复用开关芯片的第一输入端。
3.根据权利要求1所述的系统，其特征在于，所述ICM卡还包括PCH，所述PCH配置为经由I2C总线连接到所述CPLD的寄存器以判断当前的板卡在位情况。
4.根据权利要求3所述的系统，其特征在于，所述PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
5.一种服务器，其特征在于，包括I3C访问DIMM的管理系统，所述I3C访问DIMM的管理系统包括：
CPLD，所述CPLD中包括多路复用器；
计算节点，所述计算节点中包括DIMM，所述计算节点中还包括多路复用开关芯片，所述多路复用开关芯片的第一输入端连接到所述CPLD的多路复用器，输出端连接到所述计算节点的DIMM，CPLD芯片，所述CPLD芯片连接到所述多路复用开关芯片的控制端，CPU，所述CPU连接到所述多路复用开关芯片的第二输入端；
ICM卡，所述ICM卡设置在服务器的中背板上，所述ICM卡经由I3C总线连接到所述CPLD上，并经由所述CPLD中的多路复用器通信连接到所述计算节点中的DIMM。
6.根据权利要求5所述的服务器，其特征在于，所述CPLD包括第一多路复用器、第二多路复用器、第三多路复用器和第四多路复用器；
所述计算节点包括第一计算节点、第二计算节点、第三计算节点、第四计算节点；
所述ICM卡包括第一ICM卡、第二ICM卡、第三ICM卡和第四ICM卡，其中所述第一ICM卡的BMC连接到第一多路复用器的输入端，所述第一多路复用器的第一输出端连接到所述第一计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第二多路复用器的输入端；
所述第二多路复用器的第一输出端连接到所述第二计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第三多路复用器的输入端；
所述第三多路复用器的第一输出端连接到所述第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第四计算节点的多路复用开关芯片的第一输入端；
所述第二ICM卡的BMC连接到所述第二计算节点的多路复用开关芯片的第一输入端，所述第三ICM卡的BMC连接到所述第四多路复用器的输入端；
所述第四多路复用器的第一输出端连接到所述第三计算节点的多路复用开关芯片的第一输入端，第二输出端连接到所述第四计算节点的多路复用开关芯片的第一输入端；
所述第四ICM卡的BMC连接到所述第四计算节点的多路复用开关芯片的第一输入端。
7.根据权利要求5所述的服务器，其特征在于，所述ICM卡还包括PCH，所述PCH配置为经由I2C总线连接到所述CPLD的寄存器以判断当前的板卡在位情况。
8.根据权利要求7所述的服务器，其特征在于，所述PCH还配置为基于当前的板卡的在位情况将系统切换成单8路分区模式、双4路分区模式或4个两路分区模式。
CN202110713278.3A 2021-06-25 2021-06-25 一种i3c访问dimm的管理系统和服务器 Active CN113434445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110713278.3A CN113434445B (zh) 2021-06-25 2021-06-25 一种i3c访问dimm的管理系统和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110713278.3A CN113434445B (zh) 2021-06-25 2021-06-25 一种i3c访问dimm的管理系统和服务器

Publications (2)

Publication Number Publication Date
CN113434445A CN113434445A (zh) 2021-09-24
CN113434445B true CN113434445B (zh) 2023-01-06

Family

ID=77754657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110713278.3A Active CN113434445B (zh) 2021-06-25 2021-06-25 一种i3c访问dimm的管理系统和服务器

Country Status (1)

Country Link
CN (1) CN113434445B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094038B (zh) * 2023-10-16 2024-02-09 苏州元脑智能科技有限公司 一种可编程逻辑器件和服务器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112069106B (zh) * 2020-08-21 2022-07-19 苏州浪潮智能科技有限公司 一种基于fpga的多路服务器peci链路控制系统

Also Published As

Publication number Publication date
CN113434445A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US11907148B2 (en) OCP adapter card and computer device
CN100541444C (zh) 多主板系统之管理系统
CN112000501A (zh) 一种多节点分区服务器访问i2c设备的管理系统
CN207232852U (zh) 一种基于Purley平台的8路服务器计算板
CN1901530B (zh) 一种服务器系统
CN113434445B (zh) 一种i3c访问dimm的管理系统和服务器
CN101650701A (zh) 并行总线到RapidIO高速串行总线的转换装置
CN115757236A (zh) 一种存储扩展池化设备及系统
WO2022179105A1 (zh) 一种多路服务器及多路服务器信号互联系统
CN203133691U (zh) 一种基于cpci架构的服务器计算节点
CN206877324U (zh) 一种主板及服务器
CN100476794C (zh) 一种四路服务器主板
CN112948316A (zh) 一种基于网络互联的ai边缘计算一体机架构
CN107908585A (zh) 一种具有pcie卡及gpu超运算功能的pcie box板
CN216352292U (zh) 服务器主板及服务器
CN100541387C (zh) 一种基于Opteron处理器的服务器系统
CN205229926U (zh) 一种64路服务器上处理器协同互连板
CN110990332A (zh) 基于申威处理器的服务器主板
CN112612741B (zh) 一种多路服务器
CN213276462U (zh) 双路服务器主板及双路服务器
CN113568847A (zh) 一种网卡与处理器的互联装置及服务器
CN202563386U (zh) 一种双路服务器的主板设计
CN113704148B (zh) 一种服务器系统
CN217521554U (zh) D2000记录存储刀片及设备机箱
CN218768139U (zh) 一种基于vpx的嵌入式计算装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant