CN112612741B - 一种多路服务器 - Google Patents
一种多路服务器 Download PDFInfo
- Publication number
- CN112612741B CN112612741B CN202011578796.0A CN202011578796A CN112612741B CN 112612741 B CN112612741 B CN 112612741B CN 202011578796 A CN202011578796 A CN 202011578796A CN 112612741 B CN112612741 B CN 112612741B
- Authority
- CN
- China
- Prior art keywords
- pcie
- server
- hard disk
- bit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 238000005192 partition Methods 0.000 claims description 31
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 238000013468 resource allocation Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明提供了一种多路服务器，属于服务器优化技术领域，解决了现有方案中多主机模式服务器无法支持多个服务器节点访问同一硬盘背板的问题。所述多路服务器包括：PCIe交换机、服务器主板、主器件解复用器和硬盘背板，其中，所述服务器主板包括计算机节点和逻辑控制芯片；所述逻辑控制芯片通过I2C总线连接所述PCIe交换机，所述逻辑控制芯片用于控制所述PCIe交换机的输出通道；所述主器件解复用器通过I2C总线连接所述PCIe交换机，所述主器件解复用器用于实现切换所述PCIe交换机的输出通道；所述计算机节点通过所述PCIe交换机连接所述硬盘背板，所述PCIe交换机用于将所述计算机节点与不同的所述硬盘背板通过2位PCIe通道连接。
Description
技术领域
本发明涉及服务器优化技术领域，尤其是涉及一种多路服务器。
背景技术
随着信息技术的发展，服务器的应用越来越广泛。在政府、金融、能源等行业中，对于大型核心数据库、虚拟化整合、内存计算、高性能计算的需求越来越高，多路乃至8路服务器的优点得以广泛应用。而随着越来越多的设备被应用在服务器中，多路服务器也越来越被需求。
现有技术中多路服务器采用的是多主机模式Multi-host，多主机模式的多路服务器的Intel Whitley平台中计算机处理器CPU不能支持PCIE x2通讯，并且在Multi-host下，不支持多节点切换PCIe资源分配，由此带来了PCIe资源的浪费和PCIe资源分配的强制性，进而影响了服务器的工作效率和用户体验。
发明内容
本发明的目的在于提供一种多路服务器，解决了现有技术中多主机模式下多路服务器的Intel Whitley平台中计算机处理器CPU不能支持PCIE x2通讯而造成的PCIe资源浪费和PCIe资源分配的强制性的技术问题。
本发明提供一种多路服务器，包括：PCIe交换机、服务器主板、主器件解复用器和硬盘背板，其中，上述服务器主板包括计算机节点和逻辑控制芯片；
上述逻辑控制芯片通过I2C总线连接上述PCIe交换机，上述逻辑控制芯片用于控制上述PCIe交换机的输出通道；
上述主器件解复用器通过I2C总线连接上述PCIe交换机，上述主器件解复用器用于实现切换上述PCIe交换机的输出通道；
上述计算机节点通过上述PCIe交换机连接上述硬盘背板，上述PCIe交换机用于将上述计算机节点与不同的上述硬盘背板通过2位PCIe通道连接。
可选的，上述计算机节点包括主节点和从节点，上述主节点通过PCIe交换机连接上述硬盘背板，用于将上述计算机节点与不同的上述硬盘背板通过2位PCIe通道连接。
可选的，上述计算机节点的4位PCIe通道接口通过上述4位PCIe通道连接上述PCIe交换机的输入通道，上述PCIe交换机的输出通道通过上述2位PCIe通道连接不同的上述硬盘背板的2位PCIe通道接口，其中，每个上述4位PCIe通道对应两个上述2位PCIe通道。
可选的，上述4位PCIe通道用于传输上述计算机节点的任一个4位PCIe通道接口向上述PCIe交换机发送的控制指令；
两个上述2位PCIe通道用于传输上述PCIe交换机向两个不同的上述硬盘背板发送的上述控制指令。
可选的，上述服务器主板上设置有第一逻辑控制芯片，用于控制上述PCIe交换机的输出通道；上述硬盘背板上设置有第二逻辑控制芯片，用于解析电平信号控制上述硬盘背板上的PCIe设备。
可选的，上述多路服务器分为单分区模式服务器和多分区模式服务器，上述单分区模式服务器设置有一个上述主节点，上述多分区模式服务器设置有至少两个上述主节点。
可选的，上述多分区模式服务器的每个上述主节点分别通过PCIe交换机连接上述硬盘背板，用于将每个上述主节点与不同的上述硬盘背板通过上述2位PCIe通道连接。
可选的，上述多分区模式服务器的每个上述主节点通过上述4位PCIe通道连接上述PCIe交换机的输入端，上述PCIe交换机的输出端通过上述2位PCIe通道连接不同的上述硬盘背板与PCIe设备。
本发明提供的多路服务器，包括：PCIe交换机、服务器主板、主器件解复用器和硬盘背板，其中，上述服务器主板包括计算机节点和逻辑控制芯片；上述逻辑控制芯片通过I2C总线连接上述PCIe交换机，上述逻辑控制芯片用于控制上述PCIe交换机的输出通道；上述主器件解复用器通过I2C总线连接上述PCIe交换机，上述主器件解复用器用于实现切换上述PCIe交换机的输出通道；上述计算机节点通过上述PCIe交换机连接上述硬盘背板，上述PCIe交换机用于将上述计算机节点与不同的上述硬盘背板通过2位PCIe通道连接。通过设置上述PCIe交换机完成了将多主机模式的多路服务器的Intel Whitley平台中计算机处理器CPU，即，计算机节点，支持的4位PCIE通道转换为2位PCIE通道，将上述计算机节点与上述硬盘背板通过2位PCIE通道连接，实现了PCIE资源的高效使用，减少了上述PCIE资源的浪费，通过上述主器件解复用器与上述PCIe交换机，实现了上述计算机节点可以访问不同的上述硬盘背板，从而解决了PCIe资源分配的强制性的问题，使得PCIe资源的分配更加灵活，进而节省了BIOS的开发成本，并节省了服务器内线缆的数量。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种多路服务器的分区结构示意图；
图2为本发明实施例提供的一种单分区模式的多路服务器内的PCIe资源分配示意图；
图3为本发明实施例提供的一种双分区模式的多路服务器内的PCIe资源分配示意图；
其中，1、PCIE交换机，2、服务器主板，21、计算机节点，211、主节点，212、从节点，3、主器件解复用器，4、硬盘背板，5、2位PCIE通道接口，6、4位PCIE通道接口，7、逻辑控制器，71、第一逻辑控制器，72、第二逻辑控制器，8、I2C总线接口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在一些示例中，多路服务器大多只将服务器内的计算机节点与对应的硬盘背板进行4位PCIE连接，将计算机节点的所有PCIE信号发送到与计算机节点对应的硬盘背板上，造成了PCIE资源的浪费，同时，只能将计算机节点的所有PCIE信号发送到与计算机节点对应的硬盘背板上，具有强制性。
示例性的，请参考图1，在8路服务器情况下，当分区设置为单分区时，4个计算节点组成一套8路系统，计算节点0为主节点，节点1，2，3为从节点。当分区模式设置为双分区时，计算节点0和1组成一个系统，计算节点0为主节点；计算节点2和3组成一个系统，计算节点2为主节点，两个系统互不影响。
本发明实施例提供的一种多路服务器，请参考图2、图3，包括：PCIe交换机1、服务器主板2、主器件解复用器3和硬盘背板4，其中，上述服务器主板包括计算机节点21和逻辑控制芯片7；
上述第二逻辑控制芯片72通过I2C总线连接上述PCIe交换机1，上述逻辑控制芯片72用于控制上述PCIe交换机1的输出通道；
上述主器件解复用器3的I2C总线接口8通过I2C总线连接第一逻辑控制芯片71的I2C总线接口8上，上述主器件解复用器3用于实现切换上述PCIe交换机1的输出通道；
上述计算机节点21通过上述PCIe交换机1连接上述硬盘背板4，上述PCIe交换机1用于将上述计算机节点21与不同的上述硬盘背板4通过2位PCIe通道连接。
通过设置上述PCIe交换机完成了将多主机模式的多路服务器的Intel Whitley平台中计算机处理器CPU，即，计算机节点，支持的4位PCIE通道转换为2位PCIE通道，将上述计算机节点与上述硬盘背板通过2位PCIE通道连接，实现了PCIE资源的高效使用，减少了上述PCIE资源的浪费，通过上述主器件解复用器与上述PCIe交换机，实现了上述计算机节点可以访问不同的上述硬盘背板，从而解决了PCIe资源分配的强制性的问题，使得PCIe资源的分配更加灵活，进而节省了BIOS的开发成本，并节省了服务器内线缆的数量。
在一种可能的实施方式中，上述计算机节点21包括主节点211和从节点212，上述主节点211通过PCIe交换机1连接上述硬盘背板4，用于将上述计算机节点21与不同的上述硬盘背板4通过2位PCIe通道连接。
在一种可能的实施方式中，上述计算机节点21的4位PCIe通道接口6通过上述4位PCIe通道连接上述PCIe交换机1的输入通道，上述PCIe交换机1的输出通道通过上述2位PCIe通道连接不同的上述硬盘背板的2位PCIe通道接口5，其中，每个上述4位PCIe通道对应两个上述2位PCIe通道。
在一种可能的实施方式中，上述4位PCIe通道用于传输上述计算机节点的任一个4位PCIe通道接口6向上述PCIe交换机发送的控制指令；
两个上述2位PCIe通道用于传输上述PCIe交换机向两个不同的上述硬盘背板4发送的上述控制指令。
在一种可能的实施方式中，上述服务器主板上设置有第一逻辑控制芯片71，用于控制上述主器件解复用器3切换输出通道；上述硬盘背板4上设置有第二逻辑控制芯片72，用于控制上述PCIe交换机1的输出通道，同时解析电平信号控制上述硬盘背板4上的PCIe设备。
在一种可能的实施方式中，请参考图1，上述多路服务器分为单分区模式服务器和多分区模式服务器，上述单分区模式服务器设置有一个上述主节点，上述多分区模式服务器设置有至少两个上述主节点。
示例性的，8路服务器设计两种分区模式。当分区设置为单分区时，4个计算节点21组成一套8路系统，计算节点0为主节点211，节点1，2，3为从节点212。当分区模式设置为双分区时，计算节点0和1组成一个系统，计算节点0为主节点211；计算节点2和3组成一个系统，计算节点2为主节点211，两个系统互不影响。
示例性的，请参考图2所示的单分区模式服务器，计算节点0为主节点211，计算节点1，2，3为从节点212。两个主节点可连接两个4NVME硬盘背板BP0和硬盘背板BP1，Node0中的CPU0和CPU1可分别给出上行PCIe x8资源，其中，BP为硬盘背板4，上述Node0为服务器主板2，CPU0为主节点211，CPU1为从节点212，此外，Node0上第一逻辑控制器71CPLD通过I2C总线，通过PCA9641来与PCIe交换机PCIe Switch芯片通信，其中，上述PCA9641为主器件解复用器3，可根据不同情况切换PCIe交换机输出端的通道；
示例性的，通过Node0上的PCIe Switch，CPU0和CPU1可以任意切换连接到硬盘，并且可以通过CPLD控制PCIe Switch的打开通道，来决定访问背板上的哪一个硬盘，上述PCIeSwitch为上述PCIe交换机。
示例性的PCIe交换机1输出端的4个PCIe x2连接不同硬盘背板4上的硬盘，例如两个PCIe x2访问BP0上的两个NVME，另外两个PCIe x2访问BP1的两个NVME。
在一种可能的实施方式中，上述多分区模式服务器的每个上述主节点211分别通过PCIe交换机1连接上述硬盘背板4，用于将每个上述主节点211与不同的上述硬盘背板4通过上述2位PCIe通道连接。
在一种可能的实施方式中，上述多分区模式服务器的每个上述主节点211通过上述4位PCIe通道连接上述PCIe交换机1的输入端，上述PCIe交换机1的输出端通过上述2位PCIe通道连接不同的上述硬盘背板4与PCIe设备。
示例性的，请参考图3所示的双分区模式服务器，计算节点Node0和1均能访问同一硬盘背板4上的使用PCIe标准接口协议的固态硬盘NVME设备。以计算节点Node0和计算节点Node1连接使用PCIe标准接口协议的固态硬盘NVME BP0为例，其中，计算节点Node0和计算节点Node1为服务器主板2，计算节点Node0可分出1个PCIe x2连接到带通BP上，Node1可出3个PCIe x2连接到BP0上的剩余NVME硬盘上。此时，Node0上的第一逻辑控制器71CPLD可与PCIe交换机PCIe Switch相互通信，并通过PCIe Switch访问BP上的第二逻辑控制器72CPLD，实现NVME硬盘点灯功能。
示例性的，Node1上则可以通过同样的方法，给其连接的剩余3个NVME硬盘点灯，从而实现不同节点上的不同的CPU，只访问对应的NVME硬盘并进行点灯操作，实现支持热插拔功能。
单分区模式下，作为主节点211的Node0可访问任意BP上的NVME设备，可实现切换连接1到4个设备。现有技术中的多路服务器方案中，1个CPU出的PCIe信号，只能全部连接到对应的NVME设备中，且在不支持PCIe x2的情况下，造成了一些PCIe资源的浪费，特别是对于一般性能的CPU来说。在本方案的设计中，通过Switch支持PCIe x2，节省了50％的PCIe资源；
在双分区模式下，两个计算节点21均能访问同一硬盘背板4上的设备，实现更合理的进行系统硬件的搭配。同时，本发明上述连接法师不仅仅支持NVME硬盘，还支持任何PCIe设备。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上上述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种多路服务器，其特征在于，包括：PCIe交换机、服务器主板、主器件解复用器和硬盘背板，其中，所述服务器主板包括计算机节点和逻辑控制芯片；
所述逻辑控制芯片通过I2C总线连接所述PCIe交换机，所述逻辑控制芯片用于控制所述PCIe交换机的输出通道；
所述主器件解复用器通过I2C总线连接所述PCIe交换机，所述主器件解复用器用于实现切换所述PCIe交换机的输出通道；
所述计算机节点通过所述PCIe交换机连接所述硬盘背板，所述PCIe交换机用于将所述计算机节点与不同的所述硬盘背板通过2位PCIe通道连接。
2.根据权利要求1所述的多路服务器，其特征在于，所述计算机节点包括主节点和从节点，所述主节点通过PCIe交换机连接所述硬盘背板，用于将所述计算机节点与不同的所述硬盘背板通过2位PCIe通道连接。
3.根据权利要求2所述的多路服务器，其特征在于，所述计算机节点的4位PCIe通道接口通过所述4位PCIe通道连接所述PCIe交换机的输入通道，所述PCIe交换机的输出通道通过所述2位PCIe通道连接不同的所述硬盘背板的2位PCIe通道接口，其中，每个所述4位PCIe通道对应两个所述2位PCIe通道。
4.根据权利要求3所述的多路服务器，其特征在于，所述4位PCIe通道用于传输所述计算机节点的任一个4位PCIe通道接口向所述PCIe交换机发送的控制指令；
两个所述2位PCIe通道用于传输所述PCIe交换机向两个不同的所述硬盘背板发送的所述控制指令。
5.根据权利要求4所述的多路服务器，其特征在于，所述服务器主板上设置有第一逻辑控制芯片，用于控制所述PCIe交换机的输出通道；所述硬盘背板上设置有第二逻辑控制芯片，用于解析电平信号控制所述硬盘背板上的PCIe设备。
6.根据权利要求5所述的多路服务器，其特征在于，所述多路服务器分为单分区模式服务器和多分区模式服务器，所述单分区模式服务器设置有一个所述主节点，所述多分区模式服务器设置有至少两个所述主节点。
7.根据权利要求6所述的多路服务器，其特征在于，所述多分区模式服务器的每个所述主节点分别通过PCIe交换机连接所述硬盘背板，用于将每个所述主节点与不同的所述硬盘背板通过所述2位PCIe通道连接。
8.根据权利要求7所述的多路服务器，其特征在于，所述多分区模式服务器的每个所述主节点通过所述4位PCIe通道连接所述PCIe交换机的输入端，所述PCIe交换机的输出端通过所述2位PCIe通道连接不同的所述硬盘背板与PCIe设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011578796.0A CN112612741B (zh) | 2020-12-28 | 2020-12-28 | 一种多路服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011578796.0A CN112612741B (zh) | 2020-12-28 | 2020-12-28 | 一种多路服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112612741A CN112612741A (zh) | 2021-04-06 |
| CN112612741B true CN112612741B (zh) | 2022-08-05 |
Family
ID=75248261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011578796.0A Active CN112612741B (zh) | 2020-12-28 | 2020-12-28 | 一种多路服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112612741B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113900984B (zh) * | 2021-09-29 | 2023-06-20 | 苏州浪潮智能科技有限公司 | 一种单节点与多节点互联和切换的电路和服务器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108280002B (zh) * | 2018-01-10 | 2021-09-10 | 郑州云海信息技术有限公司 | 一种8路服务器中xdp和dci混合调试接口硬件拓扑结构 |
| CN109992555A (zh) * | 2019-03-13 | 2019-07-09 | 苏州浪潮智能科技有限公司 | 一种供多路服务器共用的管理板卡 |
| CN211427335U (zh) * | 2019-12-14 | 2020-09-04 | 苏州浪潮智能科技有限公司 | 一种新型高端八路服务器 |
-
2020
- 2020-12-28 CN CN202011578796.0A patent/CN112612741B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112612741A (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10846256B2 (en) | Multi-endpoint device sideband communication system | |
| CN104601684A (zh) | 云服务器系统 | |
| CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
| CN112000501A (zh) | 一种多节点分区服务器访问i2c设备的管理系统 | |
| CN210639614U (zh) | 一种支持多种带宽的nvme硬盘背板系统 | |
| CN112612741B (zh) | 一种多路服务器 | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| US20130151885A1 (en) | Computer management apparatus, computer management system and computer system | |
| CN109697179B (zh) | 硬件资源扩充系统及热插入管理装置 | |
| CN112202600B (zh) | 一种多节点单主机与多主机通信自动切换装置及方法 | |
| CN104460857A (zh) | 一种高速外设部件互连标准卡及其使用方法和装置 | |
| US11093422B2 (en) | Processor/endpoint communication coupling configuration system | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| CN113434445B (zh) | 一种i3c访问dimm的管理系统和服务器 | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| US11003612B2 (en) | Processor/endpoint connection configuration system | |
| CN113688084A (zh) | 一种实现pcie资源自动分配的电路、方法及存储介质 | |
| CN112631979A (zh) | 一种自动分配pcie信号的服务器及方法 | |
| CN112463670A (zh) | 一种存储控制器访问方法及相关装置 | |
| US20140173365A1 (en) | Semiconductor apparatus, management apparatus, and data processing apparatus | |
| KR20010006934A (ko) | 컴퓨터 시스템 및 디바이스 제어기 | |
| CN117971135B (zh) | 存储设备的访问方法、装置、存储介质和电子设备 | |
| CN210983372U (zh) | 一种双分区模式下的硬件仲裁装置 | |
| CN117978759B (zh) | 一种互联装置、高性能交换装置及大模型一体机 | |
| CN110955629B (zh) | 计算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |