CN113688084A - 一种实现pcie资源自动分配的电路、方法及存储介质 - Google Patents

一种实现pcie资源自动分配的电路、方法及存储介质 Download PDF

Info

Publication number
CN113688084A
CN113688084A CN202110831743.3A CN202110831743A CN113688084A CN 113688084 A CN113688084 A CN 113688084A CN 202110831743 A CN202110831743 A CN 202110831743A CN 113688084 A CN113688084 A CN 113688084A
Authority
CN
China
Prior art keywords
hard disk
unit
port
switching
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110831743.3A
Other languages
English (en)
Other versions
CN113688084B (zh
Inventor
施世磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110831743.3A priority Critical patent/CN113688084B/zh
Publication of CN113688084A publication Critical patent/CN113688084A/zh
Application granted granted Critical
Publication of CN113688084B publication Critical patent/CN113688084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请涉及实现PCIE资源自动分配的电路、方法及存储介质。电路包括：连接于若干硬盘背板在位指示电路的若干在位采集单元；若干在位采集单元通过总线连接控制单元，控制单元通过总线连接若干切换单元，在位采集单元检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给控制单元，控制单元将相应的在位信息发送给相应的切换单元；切换单元电性连接存储单元，存储单元存储分配策略，切换单元根据在位信息选择分配策略；切换单元上游端口分别电性连接CPU的PCIE输出端口，切换单元的下游端口分别电性连接硬盘背板。本申请能够在连接处理器的硬盘背板缺位时，将处理器的PCIE资源自动分配给在用的硬盘背板，充分利用处理器PCIE资源保证处理器的性能。

Description

一种实现PCIE资源自动分配的电路、方法及存储介质
技术领域
本申请涉及服务器硬件设计领域，尤其涉及一种实现PCIE资源自动分配的电路、方法及存储介质。
背景技术
随着服务器处理能力的提升，为实现计算、存储功能，服务器中使用了大量的NVME、SATA、SAS硬盘存储设备，大数据量的存储要求服务器的处理器与存储设备之间需要高速通信；在服务器的设计中，CPU与存储设备之间往往采用高速的PCIE总线来进行数据传输。
现有技术中，服务器处理器与存储设备之间PCIE总线设计是固定的。例如：CPU通过带宽X1的PCIE总线分别连接多个NVME硬盘，每个硬盘的速率是Gen1，带宽是X1的，由于CPU与NVME硬盘之间的PCIE总线是固定的，PCIE总线影响数据存储的速率的参数是固定不变的。当客户实际使用时，如果拔掉其中一部分NVME盘，那么剩余的NVME硬盘速率依然是Gen1，带宽依然是X1的，而被拔掉的NVME盘所对应的CPU的PCIE资源在这个时候完全处于闲置的状态，无法重新将CPU的PCIE接口提供给仍在使用的NVME硬盘，造成服务器PCIE资源的浪费。影响服务器处理器与存储设备之间数据传输效率，限制处理器的性能。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供一种实现PCIE资源自动分配的电路、方法及存储介质。
第一方面，本申请提供一种实现PCIE资源自动分配的电路，包括：
电性连接于若干硬盘背板在位指示电路的若干在位采集单元；
若干所述在位采集单元通过总线连接控制单元，所述控制单元通过总线连接若干切换单元，所述在位采集单元检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给所述控制单元，所述控制单元将相应的所述在位信息发送给相应的所述切换单元；
所述切换单元电性连接存储单元，所述存储单元存储所述切换单元的分配策略，所述切换单元根据所述在位信息选择所述分配策略；
所述切换单元上游端口分别电性连接CPU的PCIE输出端口，所述切换单元的下游端口分别电性连接硬盘背板上的硬盘。
更进一步地，所述控制单元为CPLD、BMC以及FPGA中的任意一种。
更进一步地，硬盘背板的硬盘接口未插硬盘时，所述在位指示电路向所述在位采集单元发送第一电平信号；硬盘背板的硬盘接口插接硬盘时，所述在位指示电路向所述在位采集单元发送第二电平信号。
更进一步地，所述切换单元包括逻辑选择电路，所述逻辑选择电路包括第一上游端口、第二上游端口、第一下游端口、第二下游端口、第三下游端口、第四下游端口；所述第一上游端口连接CPU的一个PCIE输出端口，所述第二上游端口连接CPU的另一个PCIE输出端口；所述第一下游端口和第二下游端口分别连接第一硬盘背板的每个硬盘，所述第三下游端口和所述第四下游端口分别连接第二硬盘背板的每个硬盘；
所述逻辑选择电路的使能端口电性连接切换控制模块，所述切换控制模块通过总线连接所述控制单元，所述切换控制模块电性连接所述存储单元。
更进一步地，所述切换控制模块根据在位信息判断是否需要变更分配策略，所述切换控制模块从所述存储单元相应的存储地址读取相应的分配策略，所述切换控制模块根据所述分配策略向所述逻辑选择电路发送相应的使能信号，所述逻辑选择电路根据使能信号实现的切换状态包括：
状态a、所述第一上游端口切换连接所述第一下游端口和所述第二下游端口，所述第二上游端口切换连接所述第三下游端口和所述第四下游端口；
状态b、所述第一上游端口切换连接所述第三下游端口，所述第二上游端口切换连接所述第四下游端口；
状态c、所述第一上游端口切换连接所述第一下游端口，所述第二上游端口切换连接所述第二下游端口。
更进一步地，所述控制单元电性连接每个所述切换单元的复位端口；切换单元向所述控制单元发送复位请求，所述控制单元向相应的切换单元发送复位信号，切换单元复位加载更换的分配策略。
更进一步地，所述控制单元与所述切换单元之间通过I2C总线通信，所述控制单元被配置为I2C主设备，所述切换单元被配置为I2C从设备；所述控制单元与所述在位采集单元之间通过I2C总线通信，所述控制单元被配置为I2C主设备，所述在位采集单元被配置为I2C从设备。
第二方面本申请提供一种实现PCIE资源自动分配的方法，包括：
在位采集单元根据在位指示电路的输出的信号获取硬盘背板上硬盘的在位信息；
控制单元轮询每个所述在位采集单元获取每个硬盘背板上硬盘的所述在位信息；
所述控制单元将相应的所述在位信息发送给相应的切换单元；
切换单元根据所述在位信息判断是否需要切换分配策略，是则更换复位重启时加载分配策略的初始化加载地址，并向所述控制单元发送复位请求；
所述控制单元响应复位请求向相应的切换单元发送复位信号；
相应的切换单元复位，从存储单元加载相应的分配策略；
切换单元执行加载的分配策略。
更进一步地，所述切换单元和所述在位采集单元配置唯一的识别地址，所述控制单元配置所述切换单元与所述在位采集单元的映射表，所述映射表将相应的在位采集单元的识别地址映射到相应的切换单元的识别地址；所述控制单元根据所述映射表的映射关系将在位采集单元采集的在位信息发送给相应的切换单元。
第三方面本申请提供一种实现PCIE资源自动分配的存储介质，所述实现PCIE资源自动分配的存储介质存储至少一条指令，执行所述指令实现所述实现PCIE资源自动分配的方法。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：
本申请提供的实现PCIE资源自动分配的电路通过若干切换单元的第一上游端口和第二上游端口连接服务器CPU的PCIE输出端口；通过所述切换单元的第一下游端口和第二下游端口连接若干第一硬盘背板上的硬盘，通过所述切换单元的第三下游端口和第四下游端口连接若干第二硬盘背板上的硬盘。利用若干在位采集单元分别检测到若干第一硬盘背板和若干第二硬盘背板上的硬盘的在位指示电路的信号，所述控制单元轮询在位采集单元获取第一硬盘背板和第二硬盘背板的硬盘的在位信息，所述控制单元将在位信息传输给相应的所述切换单元。
所述切换单元根据所述在位信息判断其所连接的相应第一硬盘背板和第二硬盘背板上的硬盘均在位时，所述切换单元切换使第一上游端口的高位连接第一下游端口，第一上游端口的低位连接第二下游端口；使第二上游端口的高位连接第三下游端口，第二上游端口的低位连接第四下游端口。使与所述切换单元连接的一个CPU的PCIE输出端口连接第一硬盘背板，与所述切换单元连接的另一个CPU的PCIE输出端口连接第二硬盘背板。
所述切换单元根据所述在位信息判断第一硬盘背板上硬盘不在位时，所述切换单元切换使第一上游端口连接第三下游端口、第二上游端口连接第四下游端口。使与所述切换单元连接的两个CPU的PCIE输出端口均连接第二硬盘背板；以提高在用第二硬盘背板的带宽，保证CPU与在用第二硬盘背板之间的数据传输效率，避免服务器的CPU性能因第一硬盘背板缺失受限。
所述切换单元根据所述在位信息判断第二硬盘背板上的硬盘不在位时，所述切换单元切换使第一上游端口连接第一下游端口、第二上游端口连接第二下游端口。使与所述切换单元连接的两个CPU的PCIE输出端口均连接第一硬盘背板；以提高在用第一硬盘背板的带宽，保证CPU与在用第一硬盘背板之间的数据传输效率，避免服务器的CPU性能因第二硬盘背板缺失而受限。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的实现PCIE资源自动分配的电路在第一硬盘背板和第二硬盘背板在位的情况下的示意图；
图2为本申请实施例提供的切换单元的示意图；
图3为本申请实施例提供的实现PCIE资源自动分配的电路在第一硬盘背板不在位的情况下的示意图；
图4为本申请实施例提供的实现PCIE资源自动分配的电路在第二硬盘背板不在位的情况下的示意图；
图5为本申请实施例提供的实现PCIE资源自动分配的方法的流程图；
图6为本申请实施例提供的控制单元将相应的所述在位信息发送给相应的切换单元的流程图。
图中标号及含义如下：
1、在位采集单元，2、控制单元，3、切换单元，31、逻辑选择电路，32、切换控制模块，4、存储单元。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例1
参阅图1所示，本申请实施例提供一种实现PCIE资源自动分配的电路，包括：
电性连接于若干第一硬盘背板和第二硬盘背板的在位指示电路的若干在位采集单元1；在本实施例中，第一硬盘背板和第二硬盘背板上上分别通过8个硬盘接口连接设置8个硬盘，每个硬盘接口处分别设置在位指示电路；第一硬盘背板或第二硬盘背板的硬盘接口未插硬盘时，所述在位指示电路向所述在位采集单元1发送第一电平信号；硬盘背板的硬盘接口插接硬盘时，所述在位指示电路向所述在位采集单元2发送第二电平信号。
若干所述在位采集单元1通过总线连接控制单元2，具体实施过程中，所述控制单元2为CPLD、BMC以及FPGA中的任意一种，一种可行的所述在位采集单元1为PCA9555芯片。以BMC为例进行说明，若干所述在位采集单元1通过I2C总线连接服务器的BMC；在BMC与在位采集单元之间的通信中，将BMC配置为I2C主设备，将所述在位采集单元1配置为I2C从设备。BMC通过轮询的方式通过I2C总线访问各个所述在位采集单元1以获取在位信息。
所述控制单元2通过总线连接若干切换单元3，具体实施过程中，服务器的BMC通过I2C总线连接若干所述切换单元3；在BMC与切换单元3的通信中，将BMC配置为I2C主设备，将所述切换单元3配置为I2C从设备。具体实施过程中，在BMC内置存储或BMC的拓展存储中存储映射表，所述切换单元3和所述在位采集单元1配置唯一的识别地址，所述映射表将相应的在位采集单元的识别地址映射到相应的切换单元的识别地址，两个在位采集单元的识别地址映射到一个切换单元的识别地址。根据所述映射表，BMC将连接于一组第一硬盘背板和第二硬盘背板的在位采集单元所采集的在位信息发送给连接于该组第一硬盘背板和第二硬盘背板所连接的切换单元3。
每个所述切换单元3电性连接存储单元4，一种可行的所述存储单元为FLASH闪存，所述存储单元4存储分配策略，所述切换单元3根据所述在位信息选择所述分配策略。所述切换单元3包括分别电性连接CPU的PCIE输出端口的若干上游端口，所述切换单元3还包括分别电性连接硬盘背板的下游端口。所述切换单元3根据所述分配策略控制相应的上游端口与相应的下游端口连接。
具体实施过程中，参阅图2所示，所述切换单元3包括逻辑选择电路31，所述逻辑选择电路31包括第一上游端口、第二上游端口、第一下游端口、第二下游端口、第三下游端口、第四下游端口和使能端口；所述第一上游端口连接CPU的一个PCIE输出端口，所述第二上游端口连接CPU的另一个PCIE输出端口；所述第一下游端口和第二下游端口分别通过PCIE的LANE数据总线连接第一硬盘背板的每个硬盘，所述第三下游端口和所述第四下游端口分别通过PCIE的LANE数据总线连接第二硬盘背板的每个硬盘。
所述逻辑选择电路31的使能端口电性连接切换控制模块32，所述切换控制模块32通过I2C总线连接所述控制单元2，所述切换控制模块32电性连接所述存储单元4。所述切换控制模块32配置复位端口，所述切换控制模块32的复位端口连接所述控制单元2。
所述切换控制模块32根据在位信息判断是否需要变更分配策略；具体的，所述分配策略包括分配策略1、分配策略2和分配策略3：
所述切换控制模块32根据所述在位信息判断第一硬盘背板和第二硬盘背板上的硬盘是否均在位，是则执行分配策略1使得所述逻辑选择电路31切换到状态a；
所述切换控制模块32根据所述在位信息判断第一硬盘背板上的硬盘是否不在位，是则执行分配策略2使得所述逻辑选择电路31切换到状态b；
所述切换控制模块32根据所述在位信息判断第二硬盘背板上的硬盘是否不在位，是则执行分配策略3使得所述逻辑选择电路31切换到状态c。
所述切换控制模块32从所述存储单元4相应的存储地址读取相应的分配策略，所述切换控制模块32根据所述分配策略向所述逻辑选择电路31的使能端口发送相应的使能信号，所述逻辑选择电路32根据使能信号实现的切换状态包括：
状态a：如图1所示，所述第一上游端口的高位切换连接所述第一下游端口中的一半针脚，所述第一上游端口的低位切换连接所述第二下游端口中的一半针脚，且第一下游端口中的一半针脚和第二下游端口中一半针脚的组合通过PCIE的LANE数据线分别连接第一硬盘背板的硬盘。所述第二上游端口的高位切换连接所述第三下游端口中的一半针脚，所述第二上游端口的低位切换连接所述第四下游端口中的一半针脚，且第三下游端口中的一半针脚和第四下游端口中一半针脚的组合通过PCIE的LANE数据线分别连接第二硬盘背板的硬盘。
状态b：如图3所示，所述第一上游端口切换连接所述第三下游端口，所述第二上游端口切换连接所述第四下游端口。使得PCIE输出端口1和PCIE输出端口2为所述第二硬盘背板上的硬盘提供X1带宽的PCIE总线，即提供总计X2带宽的PCIE总线用于CPU与硬盘之间的通信，在缺少第一硬盘背板的情况下，提升了CPU与第二硬盘背板上硬盘通信的带宽。
c、所述第一上游端口切换连接所述第一下游端口，所述第二上游端口切换连接所述第二下游端口。使得PCIE输出端口1和PCIE输出端口2为所述第一硬盘背板上的硬盘提供X1带宽的PCIE总线，即提供总计X2带宽的PCIE总线用于CPU与第一硬盘背板上硬盘之间的通信，在缺少第二硬盘背板的情况下，提升了CPU与第一硬盘背板上硬盘之间的通信的带宽。
实施例2
本实施例提供一种实现PCIE资源自动分配的方法，参阅图5所示，所述实现PCIE资源自动分配的方法包括：
S100，在位采集单元根据在位指示电路的输出的信号获取硬盘背板上硬盘的在位信息；
S200，控制单元轮询每个所述在位采集单元获取每个硬盘背板上硬盘的所述在位信息；
S300，所述控制单元将相应的所述在位信息发送给相应的切换单元；
具体实施过程中，所述切换单元和所述在位采集单元配置唯一的识别地址，所述控制单元配置所述切换单元与所述在位采集单元的映射表，所述映射表将相应的在位采集单元的识别地址映射到相应的切换单元的识别地址。具体的，将连接于一组第一硬盘背板和第二硬盘背板的在位采集单元映射到连接于该组第一硬盘背板和第二硬盘背板的切换单元。
参阅图6所示，所述控制单元将相应的所述在位信息发送给相应的切换单元的过程包括：
S301，所述控制单元在轮询从在位采集单元收集的在位信息；具体实施过程中，设定轮询顺序，使得连接于一组第一硬盘背板和第二硬盘背板的两个在位采集单元相邻。
S302，所述控制单元根据相应在位采集单元的识别地址查询所述映射表获取相应切换单元的识别地址；
S303，所述控制单元根据切换单元的识别地址将收集的在位信息发送到相应的切换单元。
S400，切换单元根据所述在位信息判断是否需要切换分配策略，是则执行步骤S500；
具体实施过程中，切换单元根据所述在位信息判断是否需要切换分配策略包括：
切换单元根据所述在位信息判断第一硬盘背板是否不在位，否则切换单元根据所述在位信息继续判断第二硬盘背板是否不在位来获取该切换单元所连接的第一硬盘背板和第二硬盘背板的状态。所述切换单元判断第一硬盘背板和第二硬盘背板的状态与当前的分配策略是否匹配，否则需要切换分配策略。
S500，根据更换复位重启时加载分配策略的初始化加载地址；
在第一硬盘背板不在位、第二硬盘背板在位的情况下，将分配策略2的地址配置为初始化加载地址；
在第一硬盘背板在位、第二硬盘背板不在位的情况下，将分配策略3的地址配置为初始化加载地址；
在第一硬盘背板和第二硬盘背板均在位的情况下，将分配策略1的地址配置为初始化加载地址。
S600，切换单元向所述控制单元发送复位请求；
S700，所述控制单元响应复位请求向相应的切换单元发送复位信号；
S800，相应的切换单元复位，从存储单元加载并执行相应的分配策略。
实施例3
本实施例提供一种实现PCIE资源自动分配的存储介质，所述实现PCIE资源自动分配的存储介质存储至少一条指令，执行所述指令实现所述的实现PCIE资源自动分配的方法。
本申请提供的实现PCIE资源自动分配的电路通过若干切换单元3的第一上游端口和第二上游端口连接服务器CPU的PCIE输出端口；通过所述切换单元3的第一下游端口和第二下游端口连接若干第一硬盘背板上的硬盘，通过所述切换单元3的第三下游端口和第四下游端口连接若干第二硬盘背板上的硬盘。通过若干在位采集单元1分别检测到若干第一硬盘背板和若干第二硬盘背板上的硬盘的在位指示电路的信号，所述控制单元2轮询在位采集单元1获取第一硬盘背板和第二硬盘背板的硬盘的在位信息，所述控制单元2将在位信息传输给相应的所述切换单元3。
所述切换单元3根据所述在位信息判断其所连接的相应第一硬盘背板和第二硬盘背板上的硬盘均在位时，所述切换单元3切换使第一上游端口的高位连接第一下游端口，第一上游端口的低位连接第二下游端口；使第二上游端口的高位连接第三下游端口，第二上游端口的低位连接第四下游端口。使与所述切换单元3连接的一个CPU的PCIE输出端口连接第一硬盘背板，与所述切换单元3连接的另一个CPU的PCIE输出端口连接第二硬盘背板。
所述切换单元3根据所述在位信息判断第一硬盘背板上硬盘不在位时，所述切换单元3切换使第一上游端口连接第三下游端口、第二上游端口连接第四下游端口。使与所述切换单元3连接的两个CPU的PCIE输出端口均连接第二硬盘背板；以提高在用第二硬盘背板的带宽，保证CPU与在用第二硬盘背板之间的数据传输效率，避免服务器的CPU性能因第一硬盘背板缺失受限。
所述切换单元3根据所述在位信息判断第二硬盘背板上的硬盘不在位时，所述切换单元3切换使第一上游端口连接第一下游端口、第二上游端口连接第二下游端口。使与所述切换单元3连接的两个CPU的PCIE输出端口均连接第一硬盘背板；以提高在用第一硬盘背板的带宽，保证CPU与在用第一硬盘背板之间的数据传输效率，避免服务器的CPU性能因第二硬盘背板缺失而受限。
在本发明所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种实现PCIE资源自动分配的电路，其特征在于，包括：
电性连接于若干硬盘背板上在位指示电路的若干在位采集单元(1)；
若干所述在位采集单元(1)通过总线连接控制单元(2)，所述控制单元(2)通过总线连接若干切换单元(3)，所述在位采集单元(1)检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给所述控制单元(2)，所述控制单元(2)将相应的所述在位信息发送给相应的所述切换单元(3)；
所述切换单元(3)电性连接存储单元(4)，所述存储单元(4)存储分配策略，所述切换单元(3)根据所述在位信息选择所述分配策略；
所述切换单元(3)上游端口分别电性连接CPU的PCIE输出端口，所述切换单元(3)的下游端口分别电性连接硬盘背板上的硬盘。
2.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元(2)为CPLD、BMC以及FPGA中的任意一种。
3.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，硬盘背板的硬盘接口未插硬盘时，所述在位指示电路向所述在位采集单元(1)发送第一电平信号；硬盘背板的硬盘接口插接硬盘时，所述在位指示电路向所述在位采集单元(2)发送第二电平信号。
4.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述切换单元(3)包括逻辑选择电路(31)，所述逻辑选择电路包括第一上游端口、第二上游端口、第一下游端口、第二下游端口、第三下游端口、第四下游端口和使能端口；所述第一上游端口连接CPU的一个PCIE输出端口，所述第二上游端口连接CPU的另一个PCIE输出端口；所述第一下游端口和第二下游端口分别连接第一硬盘背板的每个硬盘，所述第三下游端口和所述第四下游端口分别连接第二硬盘背板的每个硬盘；
所述逻辑选择电路(31)的使能端口电性连接切换控制模块(32)，所述切换控制模块(32)通过总线连接所述控制单元(2)，所述切换控制模块(32)电性连接所述存储单元(4)。
5.根据权利要求4所述实现PCIE资源自动分配的电路，其特征在于，所述切换控制模块(32)根据在位信息判断是否需要变更分配策略，所述切换控制模块(32)从所述存储单元(4)相应的存储地址读取相应的分配策略，所述切换控制模块(32)根据所述分配策略向所述逻辑选择电路(31)的使能端口发送相应的使能信号，所述逻辑选择电路(32)根据使能信号实现的切换状态包括：
状态a、所述第一上游端口切换连接所述第一下游端口和所述第二下游端口，所述第二上游端口切换连接所述第三下游端口和所述第四下游端口；
状态b、所述第一上游端口切换连接所述第三下游端口，所述第二上游端口切换连接所述第四下游端口；
状态c、所述第一上游端口切换连接所述第一下游端口，所述第二上游端口切换连接所述第二下游端口。
6.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元(2)电性连接每个所述切换单元(3)的复位端口；切换单元向所述控制单元(2)发送复位请求，所述控制单元(2)向相应的切换单元发送复位信号，切换单元复位加载更换的分配策略。
7.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元(2)与所述切换单元(3)之间通过I2C总线通信，所述控制单元(2)被配置为I2C主设备，所述切换单元(3)被配置为I2C从设备；所述控制单元(2)与所述在位采集单元(1)之间通过I2C总线通信，所述控制单元(2)被配置为I2C主设备，所述在位采集单元(1)被配置为I2C从设备。
8.一种实现PCIE资源自动分配的方法，其特征在于，包括：
在位采集单元根据在位指示电路的输出的信号获取硬盘背板上硬盘的在位信息；
控制单元轮询每个所述在位采集单元获取每个硬盘背板上硬盘的所述在位信息；
所述控制单元将相应的所述在位信息发送给相应的切换单元；
切换单元根据所述在位信息判断是否需要切换分配策略，是则更换复位重启时加载分配策略的初始化加载地址，并向所述控制单元发送复位请求；
所述控制单元响应复位请求向相应的切换单元发送复位信号；
相应的切换单元复位，从存储单元加载相应的分配策略；
切换单元执行加载的分配策略。
9.根据权利要求8所述实现PCIE资源自动分配的方法，其特征在于，所述切换单元和所述在位采集单元配置唯一的识别地址，所述控制单元配置所述切换单元与所述在位采集单元的映射表，所述映射表将相应的在位采集单元的识别地址映射到相应的切换单元的识别地址；所述控制单元根据所述映射表的映射关系将在位采集单元采集的在位信息发送给相应的切换单元。
10.一种实现PCIE资源自动分配的存储介质，其特征在于，所述实现PCIE资源自动分配的存储介质存储至少一条指令，执行所述指令实现权利要求8或9所述的实现PCIE资源自动分配的方法。
CN202110831743.3A 2021-07-22 2021-07-22 一种实现pcie资源自动分配的电路、方法及存储介质 Active CN113688084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110831743.3A CN113688084B (zh) 2021-07-22 2021-07-22 一种实现pcie资源自动分配的电路、方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110831743.3A CN113688084B (zh) 2021-07-22 2021-07-22 一种实现pcie资源自动分配的电路、方法及存储介质

Publications (2)

Publication Number Publication Date
CN113688084A true CN113688084A (zh) 2021-11-23
CN113688084B CN113688084B (zh) 2023-08-22

Family

ID=78577852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110831743.3A Active CN113688084B (zh) 2021-07-22 2021-07-22 一种实现pcie资源自动分配的电路、方法及存储介质

Country Status (1)

Country Link
CN (1) CN113688084B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115442239A (zh) * 2022-08-01 2022-12-06 超聚变数字技术有限公司 带宽资源分配方法、PCIe通道切换器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107817953A (zh) * 2017-11-20 2018-03-20 杭州宏杉科技股份有限公司 一种双控存储设备访问硬盘的方法及装置
CN109815169A (zh) * 2019-01-16 2019-05-28 浙江大华技术股份有限公司 一种存储设备及其存储链路自适应的方法
CN109933475A (zh) * 2019-03-19 2019-06-25 浪潮商用机器有限公司 一种硬盘热插拔处理系统、方法及装置
CN112667066A (zh) * 2020-12-14 2021-04-16 苏州浪潮智能科技有限公司 一种扩展硬盘存储容量的方法、系统及介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107817953A (zh) * 2017-11-20 2018-03-20 杭州宏杉科技股份有限公司 一种双控存储设备访问硬盘的方法及装置
CN109815169A (zh) * 2019-01-16 2019-05-28 浙江大华技术股份有限公司 一种存储设备及其存储链路自适应的方法
CN109933475A (zh) * 2019-03-19 2019-06-25 浪潮商用机器有限公司 一种硬盘热插拔处理系统、方法及装置
CN112667066A (zh) * 2020-12-14 2021-04-16 苏州浪潮智能科技有限公司 一种扩展硬盘存储容量的方法、系统及介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115442239A (zh) * 2022-08-01 2022-12-06 超聚变数字技术有限公司 带宽资源分配方法、PCIe通道切换器及电子设备
CN115442239B (zh) * 2022-08-01 2024-02-09 河南昆仑技术有限公司 带宽资源分配方法、PCIe通道切换器及电子设备

Also Published As

Publication number Publication date
CN113688084B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
EP3168752B1 (en) Chipset and server system using the same
TWI328168B (en) Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system
CN102722414B (zh) 用于多根i/o 虚拟化共享系统的i/o 资源管理方法
US20120131201A1 (en) Virtual Hot Inserting Functions in a Shared I/O Environment
US8213297B2 (en) Duplicate internet protocol address resolution in a fragmented switch stack environment
CN116501681B (zh) Cxl数据传输板卡及控制数据传输的方法
CN104615572B (zh) 热插拔处理系统及方法
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
CN112286857A (zh) 一种支持多背板级联的服务器i2c总线分配方法与系统
CN112000501A (zh) 一种多节点分区服务器访问i2c设备的管理系统
CN111581050B (zh) 机箱、机箱监控系统及监控方法
CN109446145A (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN113688084B (zh) 一种实现pcie资源自动分配的电路、方法及存储介质
US20030131227A1 (en) Reconfiguring a system in a distributed environment
CN113177018B (zh) 一种使用双槽cpu的服务器
CN109697179B (zh) 硬件资源扩充系统及热插入管理装置
CN113760803A (zh) 服务器和控制方法
CN112988637A (zh) 促进与i2c的向后兼容性的i3c集线器
CN112612741B (zh) 一种多路服务器
CN112631979A (zh) 一种自动分配pcie信号的服务器及方法
US11256648B1 (en) Virtual hot plug system and method for PCIe devices
CN112783809A (zh) 一种硬盘连接装置、方法、计算机设备及存储介质
CN105468562B (zh) 芯片组以及服务器系统
CN218122644U (zh) 一种防止外接jtag接口泄露信息的电路及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant