CN115442239B - 带宽资源分配方法、PCIe通道切换器及电子设备 - Google Patents
带宽资源分配方法、PCIe通道切换器及电子设备 Download PDFInfo
- Publication number
- CN115442239B CN115442239B CN202210918517.3A CN202210918517A CN115442239B CN 115442239 B CN115442239 B CN 115442239B CN 202210918517 A CN202210918517 A CN 202210918517A CN 115442239 B CN115442239 B CN 115442239B
- Authority
- CN
- China
- Prior art keywords
- pcie
- resource allocation
- communication module
- bandwidth
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013468 resource allocation Methods 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004891 communication Methods 0.000 claims abstract description 136
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000007726 management method Methods 0.000 claims description 7
- 238000013403 standard screening design Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 14
- 238000004590 computer program Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Abstract
本申请公开一种带宽资源分配方法、PCIe通道切换器及电子设备,其中,带宽资源分配方法包括:PCIe通道切换器获取目标带宽资源分配方案,目标带宽资源分配方案用于指示将处理器与PCIe通道切换器之间的PCIe带宽资源分配给存储模块或通信模块;或者指示分配给存储模块和通信模块之间的比例;PCIe通道切换器根据目标带宽资源分配方案,进行带宽资源分配。实施本申请可以实现PCIe带宽资源的灵活分配。
Description
技术领域
本申请涉及计算机技术领域,尤其涉及一种带宽资源分配方法、PCIe通道切换器及电子设备。
背景技术
随着高速串行计算机扩展总线标准(Peripheral Component InterconnectExpress,PCIe)规范逐步演进,目前已演进到PCIe5.0和PCIe6.0,PCIe5.0单个lane的速率可达到32.0GT/s,4GB/s的带宽,PCIe6.0单个lane的速率可达到64.0GT/s,8GB/s的带宽。处理器都是通过PCIe x4或者PCIe x2连接闪存固态硬盘(Solid State Drives,SSD),即是将4个或2个lane合并为一个通道连接SSD,从而实现主机与SSD之间的高带宽需求。这种方式比较固化,无法实现PCIe带宽资源的灵活配置。
发明内容
本申请实施例提供了一种带宽资源分配方法、PCIe通道切换器及电子设备,可以实现PCIe带宽资源的灵活分配。
第一方面,本申请实施例提供一种带宽资源分配方法,该方法应用于电子设备中,所述电子设备包括处理器、PCIe通道切换器、存储模块以及通信模块;所述处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接;所述方法包括:
所述PCIe通道切换器获取目标带宽资源分配方案,所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块或所述通信模块中的任意一个;或者所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块之间的比例;
所述PCIe通道切换器根据所述目标带宽资源分配方案,进行带宽资源分配。
上述方法,通过该目标带宽资源分配方案指示将处理器与PCIe通道切换器之间的PCIe带宽资源分配给存储模块或通信模块中的任意一个,或者指示分配给存储模块和通信模块之间的比例,从而PCIe通道切换器根据目标带宽资源分配方案配置PCIe通道切换器与所述存储模块之间的PCIe带宽,和/或,配置PCIe通道切换器与通信模块之间的PCIe带宽,实现PCIe带宽资源的灵活配置。
在一种可能的实现中,所述PCIe通道切换器根据所述目标带宽资源分配方案,进行带宽资源分配,包括:所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,和/或,所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽。
在一种可能的实现中,所述处理器与所述PCIe通道切换器之间通过至少一个第一PCIe通道连接;所述处理器与所述PCIe通道切换器之间的PCIe带宽资源包括所述至少一个第一PCIe通道的PCIe带宽资源。
上述方法,PCIe通道切换器与处理器之间通过至少一个第一PCIe通道连接,从而将该至少一个第一PCIe通道的PCIe带宽资源进行灵活配置。
在一种可能的实现中,所述PCIe通道切换器与所述存储模块之间通过至少一个第二PCIe通道连接;
所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,包括:确定分配给所述存储模块的带宽资源大小并根据分配给所述存储模块的带宽资源大小,配置使用所述至少一个第二PCIe通道中的一个或多个第二PCIe通道与所述存储模块进行数据存取操作;所述一个或多个第二PCIe通道的PCIe带宽资源总和小于或等于分配给所述存储模块的带宽资源大小。
上述方法,PCIe通道切换器可以灵活的从PCIe通道切换器与所述存储模块之间连接的至少一个第二PCIe通道中选择一个或多个第二PCIe通道与存储模块之间进行数据存取操作,从而实现第二PCIe通道的灵活选择。
在一种可能的实现中,所述存储模块包括至少一个存储器,所述第二PCIe通道中的每一个分别与所述至少一个存储器一一连接。
上述方法,每个第二PCIe通道与每个存储器之间一一连接,从而可以实现灵活选择存储器进行存取操作。
在一种可能的实现中,所述至少一个第二PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道,其中,不同规格的PCIe通道包含的Lane的数量不同。
上述方法,可以实现不同规格的第二PCIe通道的混排,从而可以灵活选择不同规格或相同规格的第二PCIe通道配置PCIe带宽资源。
在一种可能的实现中,所述PCIe通道切换器与所述通信模块之间通过至少一个第三PCIe通道连接;
所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽,包括:确定分配给所述通信模块的带宽资源大小并根据分配给所述通信模块的带宽资源大小,配置使用所述至少一个第三PCIe通道中的一个或多个第三PCIe通道与所述通信模块进行数据传输,所述一个或多个第三PCIe通道的PCIe带宽资源总和小于或等于分配给所述通信模块的带宽资源大小。
上述方法,PCIe通道切换器可以灵活的从PCIe通道切换器与所述通信模块之间连接的至少一个第三PCIe通道中选择一个或多个第二PCIe通道与通信模块之间进行数据传输,从而实现第三PCIe通道的灵活选择。
在一种可能的实现中,所述通信模块包括至少一个网卡,所述第三PCIe通道中的每一个分别与所述至少一个网卡一一连接。
上述方法,每个第三PCIe通道与每个网卡之间一一连接,从而可以实现灵活选择网卡进行数据传输。
在一种可能的实现中,所述至少一个第三PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道,其中,不同规格的PCIe通道包含的Lane的数量不同。
上述方法,可以实现不同规格的第三PCIe通道的混排,从而可以灵活选择不同规格或相同规格的第三PCIe通道配置PCIe带宽资源。
在一种可能的实现中,所述PCIe通道切换器获取目标带宽资源分配方案,包括:
所述PCIe通道切换器从基板管理控制器BMC接收指示信息,所述指示信息用于指示所述目标带宽资源分配方案。
上述方法,所述PCIe通道切换器可以从BMC中获取目标带宽资源分配方案,从而便于PCIe通道切换器进行PCIe带宽资源的配置。
在一种可能的实现中,所述目标带宽资源分配方案是根据所述存储模块的存储性能需求参数,和/或,所述通信模块所传输业务数据的速率需求确定。
上述方法,可以根据存储模块和/或通信模块的需求确定目标带宽资源分配方案,从而满足存储模块的存取需求以及通信模块的数据传输需求。
第二方面,本申请实施例还提供一种电子设备中的PCIe通道切换器,所述电子设备还包括第一处理器、存储模块以及通信模块;所述第一处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接;所述PCIe通道切换器包括:第二处理器,存储器,所述存储器与所述第二处理器耦合;所述存储器用于存储计算机指令;所述第二处理器用于调用所述计算机指令执行:
获取目标带宽资源分配方案,所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块中的任意一个;或者所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块之间的比例;
根据所述目标带宽资源分配方案,进行带宽资源分配。
在一些可能的实现中,处理器还用于执行上述第一方面任意一种可能的实现中的步骤,这里不再赘述。
第三方面,本申请实施例还提供一种电子设备,包括:第一处理器、PCIe通道切换器、存储模块以及通信模块;所述第一处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接,所述PCIe通道切换器包括至少一个第二处理器、内存,所述第二处理器耦合所述内存;所述内存中存储计算指令,所述第二处理器用于调用所述计算指令执行上述第一方面任意一种可能的实现中的带宽资源分配方法。
第四方面,本申请实施例还提供一种计算机存储介质,包括计算机指令,当所述计算机指令在电子设备上运行时,使得所述电子设备执行如第一方面或第一方面中任一可能的实现描述的方法。
第五方面,本申请实施例还提供一种计算机程序产品,当上述计算机程序产品在电子设备上运行时,使得所述电子设备执行如第一方面或第一方面中任一可能的实现描述的方法。
可以理解地,上述提供的第二方面提供的PCIe通道切换器、第三方面提供的电子设备、第四方面提供的计算机存储介质和第六方面提供的计算机程序产品均可实现上述第一方面所提供的方法。因此,其所能达到的有益效果可参考第一方面中对应的有益效果,此处不再赘述。
附图说明
图1A是本申请实施例提供的一种电子设备的硬件架构示例图;
图1B是本申请实施例提供的另一种电子设备的硬件结构示例图;
图1C是本申请实施例提供的又一种电子设备的硬件结构示例图;
图1D是本申请实施例提供的又一种电子设备的硬件结构示例图;
图1E是本申请实施例提供的又一种电子设备的硬件结构示例图;
图1F是本申请实施例提供的又一种电子设备的硬件结构示例图;
图2A是本申请实施例提供的一种资源分配方案示意图;
图2B是本申请实施例提供的另一种资源分配方案示意图;
图2C是本申请实施例提供的又一种资源分配方案示意图;
图3A是本申请实施例提供的一种BMC的结构示意图;
图3B是本申请实施例提供的一种PCIe通道切换器;
图4是本申请实施例提供的一种带宽资源分配方法的流程示意图;
图5是本申请实施例提供的另一种带宽资源分配方法的流程示意图。
具体实施方式
首先对本申请实施例涉及的术语进行说明。
PCIe
PCIe是一种高速串行计算机扩展总线标准,它的主要优势就是数据传输速率高,而且还有相当大的发展潜力。随着PCIe标准的逐步演进,目前已演进到PCIe5.0和PCIe6.0,PCIe5.0单个lane的速率可达到32.0GT/s,4GB/s的带宽,PCIe6.0单个lane的速率可达到64.0GT/s,8GB/s的带宽。通常可以将2n个lane合并为一个通道,从而形成多种PCIe规格的PCIe通道,其中,n为大于或者等于0的整数。例如,PCIe x1是指将一个lane作为一个PCIe通道,PCIe x2是指将两个lane合并为一个PCIe通道,PCIe x4是指将四个lane合并为一个PCIe通道,以此类推。以PCIe5.0为例说明,PCIe x2通道的带宽可达8GB/s,PCIe x4通道的带宽可达16GB/s。
如图1A所示,为本申请实施例提供的一种电子设备的硬件架构示例图,该电子设备可以是服务器,也可以是基站、路由器等网关设备或网络设备,还可以是笔记本电脑、台式电脑、平板电脑、手机等终端设备。其中,服务器可以是文件服务器(file server)、域控制服务器(domain server)、数据库服务器(database server),邮件服务器(mailServer),Web服务器(web server),多媒体服务器(multimedia server),通讯服务器(communication server),终端服务器(terminal server),基础架构服务器(infrastructure server),虚拟化服务器(virtualization server)等。服务器可以是塔式、机架式、刀片式等。电子设备可以但不限于采用X86架构,精简指令集计算机(reducedinstruction set computer,RISC)架构,进阶精简指令集机器(advanced RISC machine,ARM)架构等。
该电子设备可以包括但不限于:基板管理控制器(baseboard managementcontroller,BMC)110、复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)120、一个或多个处理器130、PCIe通道切换器140、存储模块150、通信模块160等中的部分或全部。其中,处理器130可以是中央处理器(central processing unit,CPU)。
处理器130与PCIe通道切换器140之间通过第一PCIe通道进行通信,该第一PCIe通道可以是通过至少一个lane合并得到,例如,如果该第一PCIe通道是通过16个lane合并得到的,则该第一PCIe通道为PCIe x16。其中,每个lane上的速率与PCIe标准有关。例如,若PCIe6.0单个lane的速率可达到8GB/s的带宽。
PCIe通道切换器140与存储模块150之间通过第二PCIe通道进行通信,该第二PCIe通道也可以是通过至少一个lane合并得到。存储模块150可以包括外部存储器,例如SSD。
PCIe通道切换器140与通信模块160之间通过第三PCIe通道进行通信,该第三PCIe通道也可以是通过至少一个lane合并得到。通信模块160可以为用于与外部进行通信的模块,例如,网卡。
处理器130可以集成内存控制器。将内存控制器集成到处理器130中可以有效控制内存控制器工作在与处理器核心同样的频率上。
BMC 110主要用于对电子设备进行监控和管理,是独立于电子设备之外的小型操作系统,是一个集成在主板上的芯片。在本申请实施例中,BMC 110可以用于确定将处理器130与PCIe通道切换器之间的第一PCIe通道的带宽资源分配给存储模块150和/或通信模块160的带宽资源分配方案,并将该带宽资源分配方案指示给CPLD120,通过CPLD120将该带宽资源分配方案指示给PCIe通道切换器140。PCIe通道切换器140根据该带宽资源分配方案进行通道配置。
在一些实施例中,电子设备还可以包括其他的处理单元,例如:包括应用处理器(application processor,AP),图形处理器(graphics processing unit,GPU),神经网络处理器(neural-network processing unit,NPU),调制解调处理器,图像信号处理器(image signal processor,ISP),存储器,视频编解码器,数字信号处理器(digitalsignal processor,DSP),基带处理器等。其中,不同的处理单元可以是独立的器件,也可以集成在一个或多个处理器中。
处理器130中还可以设置存储器,用于存储指令和数据。在一些实施例中,处理器130中的存储器为高速缓冲存储器。该存储器可以保存处理器130刚用过或循环使用的指令或数据。如果处理器130需要再次使用该指令或数据,可从所述存储器中直接调用。避免了重复存取,减少了处理器13010的等待时间,因而提高了电子设备的数据处理效率。
上述存储器可以是动态随机存取存储器(Dynamic Random Access Memory,DRAM)、同步动态随机存取内存(synchronous dynamic random-access memory,SDRAM)、双倍速率同步动态随机存储器(Double Data Rate SDRAM,DDR SDRAM)等。
PCIe通道切换器140、基板管理控制器(baseboard management controller,BMC)110、存储模块150、通信模块160等可以是电子设备的主板上的芯片组。
其中,BMC 110与CPLD120之间可以通过BMC-CPLD通信总线连接,例如Localbus、LPS、I2C、SPI等,CPLD120与PCIe通道切换器140之间可以通过CPLD-PCIe Switch通信总线连接,例如I2C或UART等。
还应理解,不限于图1A所指的电子设备,电子设备还可以包括更多或更少的单元,
可以理解的是,本发明实施例示意的结构并不构成对电子设备的具体限定。在本申请另一些实施例中,电子设备可以包括比图示更多或更少的部件,或者组合某些部件,或者拆分某些部件,或者不同的部件布置。图示的部件可以以硬件,软件或软件和硬件的组合实现。
如图1B所示,为本申请实施例提供的另一种电子设备的结构示意图,可理解,该实施例中的电子设备可以是图1A所示电子设备的一种细化实施例。如图1B所示,该电子设备可包括BMC210、CPLD220、一个或多个处理器230、PCIe通道切换器240、存储模块250、通信模块260等中的部分或全部,其中,存储模块250包括分别与PCIe通道切换器连接的16个SSD,可理解,存储模块250包含的SSD的数量还可以是其他数字,本申请以16作为举例。其中,处理器230可以是中央处理器(central processing unit,CPU)。
该电子设备可以是服务器,也可以是手机、平板电脑、个人计算机、智能电视、车载设备等终端,还可以是基站、路由器等网络设备,这里不作限定。
处理器230通过PCIe x16的第一PCIe通道与PCIe通道切换器240进行连接,PCIe通道切换器240通过PCIe x4的第二PCIe通道与每个SSD连接,PCIe通道切换器240通过两个PCIe x8的第三PCIe通道与通信模块260连接,可理解,通信模块260可包括两个网卡,PCIe通道切换器240通过PCIe x8的第三PCIe通道与每个网卡连接。存储模块250和通信模块260共享处理器PCIe x16的带宽资源。
在一些实施例中,电子设备还可以包括其他的处理单元,例如:包括应用处理器(application processor,AP),图形处理器(graphics processing unit,GPU),神经网络处理器(neural-network processing unit,NPU),调制解调处理器,图像信号处理器(image signal processor,ISP),存储器,视频编解码器,数字信号处理器(digitalsignal processor,DSP),基带处理器等。其中,不同的处理单元可以是独立的器件,也可以集成在一个或多个处理器中。
处理器230中还可以设置存储器,用于存储指令和数据。在一些实施例中,处理器230中的存储器为高速缓冲存储器。该存储器可以保存处理器230刚用过或循环使用的指令或数据。如果处理器230需要再次使用该指令或数据,可从所述存储器中直接调用。避免了重复存取,减少了处理器230的等待时间,因而提高了电子设备的数据处理效率。
在一些实施例中,电子设备还可以包括BMC210和CPLD220等。
如图1C所示,为本申请实施例提供的又一种电子设备的结构示意图,可理解,该实施例中的电子设备可以是图1A所示电子设备的一种细化实施例。图1C所示实施例与图1B所示实施例的区别在于,PCIe通道切换器240通过PCIe x4的第二PCIe通道与一部分SSD连接,PCIe通道切换器240通过PCIe x2的第二PCIe通道与另一部分SSD连接。如图1C所示,PCIe通道切换器240通过8个PCIe x4的第二PCIe通道分别与8个SSD连接,PCIe通道切换器240通过8个PCIe x2的第二PCIe通道分别与8个SSD连接。
如图1D所示,为本申请实施例提供的又一种电子设备的结构示意图,可理解,该实施例中的电子设备可以是图1A所示电子设备的一种细化实施例。图1D所示实施例与图1B所示实施例的区别在于,PCIe通道切换器240通过PCIe x4的第二PCIe通道与一部分SSD连接,PCIe通道切换器240通过PCIe x1的第二PCIe通道与另一部分SSD连接。如图1D所示,PCIe通道切换器240通过8个PCIe x4的第二PCIe通道分别与8个SSD连接,PCIe通道切换器240通过8个PCIe x1的第二PCIe通道分别与8个SSD连接。
如图1E所示,为本申请实施例提供的又一种电子设备的结构示意图,可理解,该实施例中的电子设备可以是图1A所示电子设备的一种细化实施例。图1E所示实施例与图1B所示实施例的区别在于,PCIe通道切换器240通过PCIe x4的第二PCIe通道与一部分SSD连接,PCIe通道切换器240通过PCIe x2的第二PCIe通道与另一部分SSD连接,PCIe通道切换器240通过PCIe x1的第二PCIe通道与又一部分SSD连接。如图1E所示,PCIe通道切换器240通过8个PCIe x4的第二PCIe通道分别与8个SSD连接,PCIe通道切换器240通过4个PCIe x2的第二PCIe通道分别与4个SSD连接。PCIe通道切换器240通过4个PCIe x1的第二PCIe通道分别与4个SSD连接。
如图1F所示,为本申请实施例提供的又一种电子设备的结构示意图,可理解,该实施例中的电子设备可以是图1A所示电子设备的一种细化实施例。图1F所示实施例与图1B所示实施例的区别在于,PCIe通道切换器240通过PCIe x1的第二PCIe通道与SSD连接。如图1F所示,PCIe通道切换器240通过16个PCIe x1的第二PCIe通道分别与16个SSD连接。
可理解,以上图1B-图1F是以PCIe通道切换器240与存储模块中SSD之间的第二PCIe通道分布作为举例,PCIe通道切换器240与通信模块之间的至少一个第三PCIe通道也可以参照PCIe通道切换器240与存储模块之间的至少一个第二PCIe通道的分布,即不同规格的第三PCIe通道混排。
需要说明的是,以上对各个PCIe通道的阐述仅为举例,本申请不限定各个PCIe通道所包含Lane的数量,以及各个PCIe通道的混排分布。
其中,在以上图1B-图1F所示实施例中,BMC210可以确定将处理器的PCIe x16的带宽资源分配给存储模块250和/或通信模块260的资源分配方案。例如,可以将PCIe x16的带宽资源全部分配给存储模块250中的SSD,具体可以参照后续实施例中图2A的实施例描述,在此不再赘述。又例如,可以将PCIe x16的带宽资源全部分配给通信模块260,具体可以参照后续实施例中图2B的实施例描述,在此不再赘述。再例如,可以将PCIe x16的带宽资源均衡分配给存储模块250和通信模块260,具体可以参照后续实施例中图2C的实施例描述,在此不再赘述。可理解,资源分配方案可以不仅包含于图2A-图2C的三种可选实施方式,还可以是其他分配方案,本申请不作限定。
CPLD220用于将BMC所确定的带宽资源分配方案指示给PCIe通道切换器240,PCIe通道切换器240可以根据CPLD220指示的带宽资源分配方案进行通道配置。
以下结合附图2A-附图2C对本申请实施例的三种可选的带宽资源分配方案进行举例说明。可理解,在以下三种可选的带宽资源分配方案中,PCIe通道切换器与存储模块以及通信模块的连接方式可以采用以上图1B-图1F中任一种连接方式,当然还可以是其他连接方式,本申请不作限定。需要说明的是,在图2A-图2C中PCIe通道切换器里面的连线可理解为该PCIe通道切换器配置使用该些第二PCIe通道和/或第三PCIe通道,可理解,如图2A-图2C中的配置仅为举例,不对本申请构成限定。
如图2A所示,为本申请实施例提供的一种资源分配方案的示意图,如图2A所示,PCIe通道切换器320可以将处理器的PCIe x16的带宽资源全部分配给存储模块330,而通信模块310的通道不可用。该种资源分配方案可以称为单存储模式。例如,在一些对存储性能要求比较高的场景下,可采用该种资源分配方案。
如图2A所示,PCIe通道切换器320分别与各个SSD连接,其中,PCIe通道切换器320分别与各个SSD之间的连接方式可以参照图1B-图1F中的任一种连接方式。例如,采用图1B所示的连接方式,PCIe通道切换器320与一个SSD之间可以采用PCIe x4的第二PCIe通道连接,即四个lane合并为一个第二PCIe通道。可理解,PCIe x4的第二PCIe通道可承载小于或者等于PCIe x4的带宽速率。在图2A所示的实施例中,如果采用图1B所示的连接方式,可将处理器的PCIe x16的带宽资源分配给4个SSD,即配置使用4个第二PCIe通道,每个SSD的带宽速率是PCIe x4的带宽速率,例如,采用的是PCIe6.0标准,则PCIe x4的带宽速率可达到32GB/s。可理解,也可以采用图1F所示的连接方式,PCIe通道切换器320与一个SSD之间可以采用PCIe x1的第二PCIe通道连接,即一个lane合并为一个PCIe通道。将处理器的PCIe x16的带宽资源分配给16个SSD,每个SSD的带宽速率是PCIe x1的带宽速率。又例如,也可以采用图1C、图1D以及图1E所示的混排方式进行组合,则PCIe通道切换器可以从不同规格的第二PCIe通道中选择部分第二PCIe通道进行组合,例如,如果采用图1C所示的混排方式进行组合,PCIe通道切换器可以选择2个PCIe x4的第二PCIe通道,且选择4个PCIe x2的第二PCIe通道共享处理器的PCIe x16的带宽资源。
如图2B所示,为本申请实施例提供的另一种资源分配方案的示意图,如图2B所示,PCIe通道切换器320可以将处理器的PCIe x16的带宽资源全部分配给通信模块310,而存储模块330的通道不可用。该种资源分配方案可以称为单网络模式。例如,在传输一些如视频、音频等高带宽需求的业务数据时,可采用该种资源分配方案。可理解,在图2B中的通信模块可以包括一个或多个网卡。
如图2B所示,PCIe通道切换器320通过两个PCIe x8的PCIe通道与通信模块310连接,示例性的,该通信模块310可以包括两个网卡,PCIe通道切换器320与一个网卡之间可以采用PCIe x8的第三PCIe通道连接,即八个lane合并为一个第三PCIe通道。可理解,PCIe x8的第三PCIe通道可承载小于或者等于PCIe x8的带宽速率。在图2B所示的实施例中,可将处理器的PCIe x16的带宽资源全部分配给存储模块310的两个网卡,即配置使用2个第三PCIe通道,每个网卡的带宽速率是PCIe x8的带宽速率,例如,采用的是PCIe6.0标准,则PCIe x8的带宽速率可达到64GB/s。可理解,通信模块310中两个第三PCIe通道也可以采用混排的方式,例如,其中一个第三PCIe通道包括8个lane,另一个第三PCIe通道包括16个lane。PCIe通道切换器可以将PCIe x16的带宽资源全部分配给包括16个lane的第三PCIe通道,或者,可以将PCIe x16的带宽资源一半的带宽资源分配给包括8个lane第三PCIe通道,另一半分配给包括16个lane的第三PCIe通道,本申请不作限定。
如图2C所示,为本申请实施例提供的又一种资源分配方案的示意图,PCIe通道切换器320可以将处理器的PCIe x16的带宽资源部分配给存储模块330,部分分配给通信模块310,例如,将一半的带宽资源分配给存储模块330,一半的带宽资源分配给通信模块310。该种资源分配方案可以称为性能均衡模式。例如,在一些对存储性能要求不高且传输的业务数据对带宽速率要求也不高的场景下,可采用该种资源分配方案。
如图2C所示,PCIe通道切换器320分别与各个SSD连接,其中,PCIe通道切换器320分别与各个SSD之间的连接方式可以参照图1B-图1F中的任一种连接方式。例如,采用图1B所示的连接方式,PCIe通道切换器320与一个SSD之间可以采用PCIe x4的第二PCIe通道连接,即四个lane合并为一个第二PCIe通道。在图2C所示的实施例中,可将处理器的PCIe x16的一半带宽资源分配给2个SSD,即配置使用2个第二PCIe通道,每个SSD的带宽速率是PCIex4的带宽速率,例如,采用的是PCIe6.0标准,则PCIe x4的带宽速率可达到32GB/s。将处理器的PCIe x16的一半带宽资源分配给通信模块310的一个网卡,网卡的带宽速率是PCIe x8的带宽速率,即配置使用1个第三PCIe通道。例如,采用的是PCIe6.0标准,则PCIe x8的带宽速率可达到64GB/s。可理解,也可以采用图1F所示的连接方式,PCIe通道切换器320与一个SSD之间可以采用PCIe x1的第二PCIe通道连接,即一个lane合并为一个PCIe通道。将处理器的PCIe x16的一半带宽资源分配给8个SSD,每个SSD的带宽速率是PCIe x1的带宽速率。又例如,也可以采用图1C、图1D以及图1E所示的混排方式进行组合,则PCIe通道切换器可以从不同规格的第二PCIe通道中选择部分第二PCIe通道进行组合,例如,如果采用图1C所示的混排方式进行组合,PCIe通道切换器可以选择1个PCIe x4的第二PCIe通道,且选择2个PCIe x2的第二PCIe通道共享处理器的PCIe x16的一半带宽资源。可理解,如果通信模块也是采用混排方式进行PCIe通道组合,也可以将选择不同规格的第三PCIe通道共享处理器的PCIe x16的一半带宽资源。
不限于上述三种可选的资源分配方案,还可以包括其他的资源分配方案,这里不再赘述,上述三种资源分配方案仅为举例。
如图3A所示,为本申请实施例提供的一种BMC 600的结构示意图。该BMC600可以包括处理器610以及存储器620。其中,处理器610耦合存储器620。
存储器620用于存储计算机指令,还可以存储资源选择方案等,处理器610执行存储器620存储的计算机指令,可以实现下述带宽资源分配方法的实施例中BMC执行的步骤。这里不再赘述。
应理解,BMC 600可以使用嵌入式系统,如Linux系统等。BMC可以采用分层架构,可以包括但不限于应用层、系统层、驱动层和硬件层等。
其应用层可以包括但不限于资源分配系统,该资源分配系统可以包括资源分配方案确定模块和发送模块。其中,资源分配方案确定模块用于确定资源分配方案,发送模块用于向CPLD指示所确定的资源分配方案。
其中,资源分配方案确定模块可以包括人机交互模块以及确定模块,该人机交互模块用于接收用户输入的资源选择信息,确定模块,用于根据用户输入的选择信息确定资源分配方案。
各个单元的具体实现还可以参见下述图4或图5所示的方法实施例中的相关描述,这里不再赘述。
如图3B所示,为本申请实施例提供的一种PCIe通道切换器700的结构示意图。该BMC700可以包括处理器710以及存储器720。其中,处理器710耦合存储器720。
存储器720用于存储计算机指令,还可以存储资源选择方案等,处理器710执行存储器720存储的计算机指令,可以实现下述带宽资源分配方法的实施例中PCIe通道切换器执行的步骤。这里不再赘述。
应理解,PCIe通道切换器可以使用嵌入式系统,如Linux系统等。PCIe通道切换器可以采用分层架构,可以包括但不限于应用层、系统层、驱动层和硬件层等。
各个单元的具体实现还可以参见下述图4或图5所示的方法实施例中的相关描述,这里不再赘述。
以下结合图4和图5所示的流程示意图,介绍本申请实施例涉及的一种带宽资源分配方法,该方法可以由上述图1A所示的电子设备也可以由上述图1B所示的电子设备来实现。
如图4所示,为本申请实施例提供的一种带宽资源分配方法的流程示意图,该方法可以包括但不限行于如下部分或全部步骤:
S101:BMC确定带宽资源分配方案。
为便于描述,将处理器与PCIe通道切换器之间的PCIe通道称为第一PCIe通道,将PCIe通道切换器与存储模块之间的PCIe通道称为第二PCIe通道,将PCIe通道切换器与通信模块之间的PCIe通道称为第三PCIe通道。可理解,PCIe通道切换器与存储模块之间可通过至少一个第二PCIe通道通信连接,PCIe通道切换器与通信模块之间可通过至少一个第三PCIe通道通信连接。
其中,第一PCIe通道可以包括2M个lane,该M为大于或者等于0的整数。可理解,本申请实施例中第一PCIe通道的数量可以大于或者等于1,本申请不作限定,为便于描述,本申请以一个第一PCIe通道作为举例。本申请实施例中可将该2M个lane的带宽资源分配给存储模块和通信模块中至少一个。示例性的,可将该2M个lane的带宽资源全部分配给存储模块,或者,也可以将该2M个lane的带宽资源全部分配给网络模块,或者,也可以将该2M个lane的带宽资源一部分分配给网络模块,一部分分配给存储模块,即网络模块和存储模块之间存在分配比例,本申请不作限定。
作为一种可选的实施方式,第二PCIe通道可以包括2N个lane。可理解,若该存储模块包括多个SSD,则可以是一个第二PCIe通道与一个SSD连接,如图1B所示,若该存储模块包括16个SSD,则可以通过16个第二PCIe通道分别与该16个SSD连接。
作为一种可选的实施方式,第三PCIe通道可以包括2P个lane。可理解,若该通信模块可以包括多个网卡,则可以是一个第三PCIe通道与一个网卡连接,例如,若该通信模块包括2个网卡,则可以通过2个第三PCIe通道分别与该2个网卡连接。
需要说明的是,第一PCIe通道、第二PCIe通道以及第三PCIe通道中各个lane能够支持的最大速率可以相同也可以不同,换言之,第一PCIe通道、第二PCIe通道以及第三PCIe通道的PCIe标准可以是相同或不同的。例如,第一PCIe通道的标准是PCIe5.0,第二PCIe通道和第三PCIe通道的标准是PCIe6.0。第一PCIe通道、第二PCIe通道以及第三PCIe通道中各个lane能够支持的最大速率可以相同,第一PCIe通道、第二PCIe通道以及第三PCIe通道可以均为PCIe6.0的标准,本申请不作限定。
可以配置使用存储模块的至少一个第二PCIe通道,和/或,配置使用通信模块的至少一个第三PCIe通道。可理解,第一PCIe通道、第二PCIe通道以及第三PCIe通道所采用的标准相同的情况下,通信模块和/或存储模块中配置使用的lane的数量需要小于或者等于第一PCIe通道的数量与2M之间的乘积。
在本申请实施例中,M个lane所能够支持的最大带宽资源分配给存储模块和/或通信模块,示例性的,可以根据存储模块中存储设备的存储性能需求以及通信模块所传输业务数据的带宽需求,确定资源分配方案。
作为一示例,若存储模块中存储设备的存储性能需求高,需要高速率存储,比如,存储设备的存储速率需求大于第一阈值,则可以将2M个lane所能够支持的最大带宽资源全部分配给存储模块中的存储设备。存储模块的每个第二PCIe通道包括2N个lane。以第一PCIe通道和第二PCIe通道采用相同的PCIe标准为例进行举例说明,各个第二PCIe通道包含的lane的个数相同,则可配置启动存储模块中2M/2N个SSD进行存取操作,即配置使用2M/2N个第二PCIe通道。
作为另一示例,若通信模块中所传输的业务数据的带宽需求高,例如,传输视频类型的业务数据或音频类型的业务数据,则可以将2M个lane所能够支持的最大带宽资源全部分配给通信模块中的网卡。通信模块中每个第三PCIe通道中包含2P个lane。以第一PCIe通道和第三PCIe通道采用相同的PCIe标准为例进行举例说明,各个第三PCIe通道包含的lane的个数相同,则可配置使用通信模块中2M/2P个网卡进行数据传输。
需要说明的是,为便于识别哪些业务数据的带宽需求高,本申请可以将带宽需求高的业务数据的数据标识作为预设数据标识加入数据库中,当检测到通信模块所传输的业务数据的数据标识与数据库中的预设数据标识匹配时,则可将2M个lane所能够支持的最大带宽资源全部分配给通信模块。其中,数据库中可以包括一个或多个预设数据标识。示例性的,该数据库中可以包括视频类型的数据标识和音频类型的数据标识。
作为又一示例,若存储模块中存储设备的存储性能需求不高,通信模块中所传输的业务数据的带宽需求也不高,则可以将2M个lane所能够支持的最大带宽资源一部分分配给存储模块中的存储设备,一部分分配给通信模块。比如,存储设备的存储速率需求小于第一阈值,通信模块所传输的业务数据的数据标识不是数据库中的预设数据标识,则可以将2M个lane所能够支持的最大带宽资源一部分分配给存储模块中的存储设备,一部分分配给通信模块。示例性的,可以通过存储设备的存储速率需求的具体值和/或通信模块所传输业务数据的速率需求的具体值,确定分配给存储模块和通信模块的带宽资源比例。比如,可以将2A个lane所能够支持的最大带宽资源分配给存储模块,将2B个lane所能够支持的最大带宽资源分配给通信模块,A和B为大于或者等于0的整数,且A+B=M。
可理解,若通信模块所传输的业务数据的带宽需求高,且存储模块的存储性能需求也高,则需要选择将带宽资源全部分配给通信模块或存储模块。
S102:BMC向CPLD发送指示信息,该指示信息用于指示带宽资源分配方案。
S103:CPLD向PCIe通道切换器发送指示信息,该指示信息用于指示带宽资源分配方案。S104:PCIe通道切换器根据指示信息,进行通道配置。
BMC在确定带宽资源分配方案之后,即可向CPLD发送指示信息,该指示信息用于指示带宽资源分配方案,CPLD接收到BMC发送的指示信息后,将该指示信息发送给PCIe通道切换器,可理解,BMC也可以直接将指示信息发送给PCIe通道切换器。
其中,该指示信息可以包括存储模块和通信模块之间的资源分配比例,例如,若将带宽资源全部分配给存储模块,则存储模块与通信模块之间的资源分配比例为1:0;又例如,将30%的带宽资源分配给存储模块,则存储模块与通信模块之间的资源分配比例为:3:7。可选的,该指示信息还可以包括配置使用第二PCIe通道和/或第三PCIe通道中lane的个数,和/或,配置使用第二PCIe通道的通道个数和/或第三PCIe通道的通道个数。
PCIe通道切换器可根据接收到的指示信息,进行通道配置。其中,通道配置可以包括配置使用哪些第二PCIe通道和/或哪些第三PCIe通道。可理解,配置使用的所有第二PCIe通道的带宽资源可以小于或者等于分配给存储模块的带宽资源,同理,配置使用的所有第三PCIe通道的带宽资源可以小于或者等于分配给通信模块的带宽资源。
例如,存储模块与通信模块之间的资源分配比例为1:0,即将带宽资源全部分配给存储模块,如果第一PCIe通道中包括16个lane,第二PCIe通道包括1个lane,则PCIe通道切换器配置16个第二PCIe通道用于数据存取。可理解,PCIe通道切换器配置使用的第二PCIe通道的带宽资源总和可以小于或者等于分配给存储模块的带宽资源大小,本申请不作限定。例如,PCIe通道切换器可以配置8个第二PCIe通道用于数据存取。可理解,也可以将带宽资源全部分配给通信模块,PCIe通道切换器配置使用的第三PCIe通道的带宽资源总和可以小于或者等于分配给通信模块的带宽资源大小,本申请不作限定。
上述实施例,BMC可以根据存储模块和通信模块的特点,确定合理的带宽资源分配方案,并将其指示给PCIe通道切换器进行通道配置,能够实现灵活的带宽资源分配,并且保证存储模块和通信模块的带宽需求。
如图5所示,为本申请实施例提供的另一种带宽资源分配方法的流程示意图,该方法可以包括但不限行于如下部分或全部步骤:
S201,BMC配置至少一种资源分配方案。
其中,在BMC中预先配置至少一种资源分配方案。在一些实施例中,该至少一种资源分配方案可以被称为至少一种资源分配模式。示例性的,该BMC可以提供界面给用户设置,该界面可以是web界面,命令行界面等,用户可以通过该界面设置该至少一种资源分配方案。例如,可以设置单存储模式(Storage only),即将第一PCIe通道的带宽资源全部分配给存储模块,而通信模块的所有第三PCIe通道不可用。还可以设置单网络模式,即将第一PCIe通道的带宽资源全部分配给网络模块,而存储模块的所有第二PCIe通道不可用。还可以设置性能均衡模式,将第一PCIe通道的带宽资源的一半分配给存储模块,一半分配给网络模块。可理解,上述三种资源分配模式仅为举例,还可以包括其他资源分配模式,本申请不作限定。
在一些实施例中,还可以配置使用该至少一种资源分配方案中各个资源分配方案的使用条件。例如,可配置单存储模式所对应的使用条件为,存储模块的存储速率需求大于第一阈值。
S202,BMC从至少一种资源分配方案中确定目标资源分配方案。
在配置好至少一种资源分配方案之后,可以进一步从该至少一种资源分配方案中确定目标资源分配方案。在一些实施例中,可以是用户通过交互界面从至少一种资源分配方案中确定目标资源分配方案。在另一些实施例中,还可以是获取存储模块的存储速率需求,和/或,网络模块所传输业务数据的传输速率需求,根据该存储模块的存储速率需求和/或网络模块的业务数据的传输速率需求所满足的使用条件,确定所满足使用条件对应的目标资源分配方案。例如,若存储模块的存储速率需求较高,而网络模块传输的业务数据的传输速率需求比较低,则可以选择单存储模式的目标资源分配方案。
S203,BMC向CPLD发送切换命令。
S204,CPLD向PCIe通道切换器发送切换命令。
S205,PCIe通道切换器根据切换命令,进行通道配置。
BMC在确定目标资源分配方案之后,可以将指示该目标资源分配方案的切换命令发送给CPLD,该CPLD将该切换命令发送给PCIe通道切换器。可理解,BMC也可以直接将指示该目标资源分配方案的切换命令发送给PCIe通道切换器。
PCIe通道切换器接收到来自CPLD的切换命令之后,可以由当前采用的资源分配方案切换到目标资源分配方案,即按照目标资源分配方案进行通道的配置,重新分配PCIe带宽资源。采用本申请实施例,可以实时监测存储模块和通信模块的需求,从而随时进行资源分配方案的切换。
上述实施例中所使用的术语只是为了描述特定实施例的目的,而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样,单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括复数表达形式,除非其上下文中明确地有相反指示。还应当理解,本申请中使用的术语“和/或”是指并包含一个或多个所列出项目的任何或所有可能组合。
上述实施例中所用,根据上下文,术语“当…时”可以被解释为意思是“如果…”或“在…后”或“响应于确定…”或“响应于检测到…”。类似地,根据上下文,短语“在确定…时”或“如果检测到(所陈述的条件或事件)”可以被解释为意思是“如果确定…”或“响应于确定…”或“在检测到(所陈述的条件或事件)时”或“响应于检测到(所陈述的条件或事件)”。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如DVD)、或者半导体介质(例如固态硬盘)等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,该流程可以由计算机程序来指令相关的硬件完成,该程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法实施例的流程。而前述的存储介质包括:ROM或随机存储记忆体RAM、磁碟或者光盘等各种可存储程序代码的介质。
Claims (17)
1.一种带宽资源分配方法,其特征在于,所述方法应用于电子设备中,所述电子设备包括处理器、PCIe通道切换器、存储模块以及通信模块;所述处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接,所述处理器与所述PCIe通道切换器之间通过至少一个第一PCIe通道连接;所述处理器与所述PCIe通道切换器之间的PCIe带宽资源包括所述至少一个第一PCIe通道的PCIe带宽资源;所述PCIe通道切换器与所述存储模块之间通过至少一个第二PCIe通道连接,所述至少一个第二PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道;所述PCIe通道切换器与所述通信模块之间通过至少一个第三PCIe通道连接,所述至少一个第三PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道,其中,不同规格的PCIe通道包含的Lane的数量不同;
所述方法包括:
所述PCIe通道切换器获取目标带宽资源分配方案,所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块或所述通信模块中的任意一个;或者所述目标带宽资源分配方案用于指示将所述处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块之间的比例;
所述PCIe通道切换器根据所述目标带宽资源分配方案,进行带宽资源分配;
所述带宽资源分配包括配置使用所述至少一个第二PCIe通道中的一个或多个第二PCIe通道与所述存储模块进行数据存取操作,以及配置使用所述至少一个第三PCIe通道中的一个或多个第三PCIe通道与所述通信模块进行数据传输。
2.如权利要求1所述的方法,其特征在于,所述PCIe通道切换器根据所述目标带宽资源分配方案,进行带宽资源分配,包括:
所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,和/或,所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽。
3.如权利要求2所述的方法,其特征在于,
所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,包括:确定分配给所述存储模块的带宽资源大小并根据分配给所述存储模块的带宽资源大小,配置使用所述至少一个第二PCIe通道中的一个或多个第二PCIe通道与所述存储模块进行数据存取操作;所述一个或多个第二PCIe通道的PCIe带宽资源总和小于或等于分配给所述存储模块的带宽资源大小。
4.如权利要求3所述的方法,其特征在于,所述存储模块包括至少一个存储器,所述第二PCIe通道中的每一个分别与所述至少一个存储器一一连接。
5.如权利要求2所述的方法,其特征在于,
所述PCIe通道切换器根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽,包括:确定分配给所述通信模块的带宽资源大小并根据分配给所述通信模块的带宽资源大小,配置使用所述至少一个第三PCIe通道中的一个或多个第三PCIe通道与所述通信模块进行数据传输,所述一个或多个第三PCIe通道的PCIe带宽资源总和小于或等于分配给所述通信模块的带宽资源大小。
6.如权利要求5所述的方法,其特征在于,所述通信模块包括至少一个网卡,所述第三PCIe通道中的每一个分别与所述至少一个网卡一一连接。
7.如权利要求1-6任一项所述的方法,其特征在于,所述PCIe通道切换器获取目标带宽资源分配方案,包括:
所述PCIe通道切换器从基板管理控制器BMC接收指示信息,所述指示信息用于指示所述目标带宽资源分配方案。
8.如权利要求1-7任一项所述的方法,其特征在于,所述目标带宽资源分配方案是根据所述存储模块的存储性能需求参数,和/或,所述通信模块所传输业务数据的速率需求确定。
9.一种电子设备中的PCIe通道切换器,其特征在于,所述电子设备还包括第一处理器、存储模块以及通信模块;所述第一处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接;所述处理器与所述PCIe通道切换器之间通过至少一个第一PCIe通道连接;所述处理器与所述PCIe通道切换器之间的PCIe带宽资源包括所述至少一个第一PCIe通道的PCIe带宽资源,所述PCIe通道切换器与所述存储模块之间通过至少一个第二PCIe通道连接,所述至少一个第二PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道;所述PCIe通道切换器与所述通信模块之间通过至少一个第三PCIe通道连接,所述至少一个第三PCIe通道中包括一种规格的PCIe通道或多种不同规格的PCIe通道,其中,不同规格的PCIe通道包含的Lane的数量不同;
所述PCIe通道切换器包括:第二处理器,存储器,所述存储器与所述第二处理器耦合;所述存储器用于存储计算机指令;所述第二处理器用于调用所述计算机指令执行:
获取目标带宽资源分配方案,所述目标带宽资源分配方案用于指示将所述第一处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块中的任意一个;或者所述目标带宽资源分配方案用于指示将所述第一处理器与所述PCIe通道切换器之间的PCIe带宽资源分配给所述存储模块和所述通信模块之间的比例;
根据所述目标带宽资源分配方案,进行带宽资源分配;
所述带宽资源分配包括配置使用所述至少一个第二PCIe通道中的一个或多个第二PCIe通道与所述存储模块进行数据存取操作,以及配置使用所述至少一个第三PCIe通道中的一个或多个第三PCIe通道与所述通信模块进行数据传输。
10.如权利要求9所述的PCIe通道切换器,所述第二处理器执行根据所述目标带宽资源分配方案,进行带宽资源分配,包括执行:根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,和/或,根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽。
11.如权利要求10所述的PCIe通道切换器,其特征在于,所述第二处理器执行根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述存储模块之间的PCIe带宽,包括执行:确定分配给所述存储模块的带宽资源大小并根据分配给所述存储模块的带宽资源大小,配置使用所述至少一个第二PCIe通道中的一个或多个第二PCIe通道与所述存储模块进行数据存取操作;所述一个或多个第二PCIe通道的PCIe带宽资源总和小于或等于分配给所述带宽资源大小。
12.如权利要求11所述的PCIe通道切换器,其特征在于,所述存储模块包括至少一个存储器,所述第二PCIe通道中的每一个分别与所述存储模块中的至少一个存储器一一连接。
13.如权利要求10所述的PCIe通道切换器,其特征在于,所述第二处理器执行根据所述目标带宽资源分配方案,配置所述PCIe通道切换器与所述通信模块之间的PCIe带宽,包括执行:
确定分配给所述通信模块的带宽资源大小并根据分配给所述通信模块的带宽资源大小,配置使用所述至少一个第三PCIe通道中的一个或多个第三PCIe通道与所述通信模块进行数据传输,所述一个或多个第三PCIe通道的PCIe带宽资源总和小于或等于分配给所述通信模块的带宽资源大小。
14.如权利要求13所述的PCIe通道切换器,其特征在于,所述通信模块包括至少一个网卡,所述第三PCIe通道中的每一个分别与所述通信模块中的至少一个网卡一一连接。
15.如权利要求9-14任一项所述的PCIe通道切换器,其特征在于,所述第二处理器执行获取目标带宽资源分配方案,包括执行:
从基板管理控制器BMC接收指示信息,所述指示信息用于指示所述目标带宽资源分配方案。
16.如权利要求9-15任一项所述的PCIe通道切换器,其特征在于,所述目标带宽资源分配方案是根据所述存储模块的存储性能需求参数,和/或,所述通信模块所传输业务数据的速率需求确定。
17.一种电子设备,其特征在于,包括第一处理器、PCIe通道切换器、存储模块以及通信模块;所述第一处理器与所述PCIe通道切换器之间通信连接,所述PCIe通道切换器分别与所述存储模块和所述通信模块之间通信连接,所述PCIe通道切换器包括至少一个第二处理器、内存,所述第二处理器耦合所述内存;所述内存中存储计算指令,所述第二处理器用于调用所述计算指令执行如权利要求1-10中任一项所述的带宽资源分配方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210918517.3A CN115442239B (zh) | 2022-08-01 | 2022-08-01 | 带宽资源分配方法、PCIe通道切换器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210918517.3A CN115442239B (zh) | 2022-08-01 | 2022-08-01 | 带宽资源分配方法、PCIe通道切换器及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115442239A CN115442239A (zh) | 2022-12-06 |
CN115442239B true CN115442239B (zh) | 2024-02-09 |
Family
ID=84243432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210918517.3A Active CN115442239B (zh) | 2022-08-01 | 2022-08-01 | 带宽资源分配方法、PCIe通道切换器及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115442239B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104503933A (zh) * | 2014-12-03 | 2015-04-08 | 浪潮集团有限公司 | 一种基于多路服务器系统的pcie自动切换设计 |
CN109828942A (zh) * | 2017-11-23 | 2019-05-31 | 凌华科技股份有限公司 | 智能化PCIe插槽通道分配方法 |
CN110209606A (zh) * | 2019-04-30 | 2019-09-06 | 杭州电子科技大学 | 一种基于PCIe的多接口存储设备的控制方法 |
CN110515723A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种双路服务器及其cpu负载均衡系统 |
CN110704350A (zh) * | 2019-09-12 | 2020-01-17 | 苏州浪潮智能科技有限公司 | 一种资源管理方法、装置及电子设备和存储介质 |
CN111159085A (zh) * | 2019-12-30 | 2020-05-15 | 苏州浪潮智能科技有限公司 | 一种pcie带宽的自动配置方法、服务器主板及服务器 |
CN111625356A (zh) * | 2020-05-22 | 2020-09-04 | 苏州浪潮智能科技有限公司 | 一种PCIe设备的资源池化方法、装置、设备及介质 |
CN112783571A (zh) * | 2021-01-22 | 2021-05-11 | 苏州浪潮智能科技有限公司 | 一种pcie资源分配系统及方法 |
CN112948310A (zh) * | 2021-03-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种资源分配方法、装置、设备及计算机可读存储介质 |
CN113347067A (zh) * | 2021-08-04 | 2021-09-03 | 苏州浪潮智能科技有限公司 | 一种PCIe信号的带宽确定方法、装置及设备 |
CN113472576A (zh) * | 2021-06-30 | 2021-10-01 | 苏州浪潮智能科技有限公司 | 一种ocp网卡的带宽分配方法及相关装置 |
CN113688084A (zh) * | 2021-07-22 | 2021-11-23 | 苏州浪潮智能科技有限公司 | 一种实现pcie资源自动分配的电路、方法及存储介质 |
WO2021238269A1 (zh) * | 2020-05-29 | 2021-12-02 | 苏州浪潮智能科技有限公司 | 一种PCIe板卡的资源分配的方法和设备 |
CN114780472A (zh) * | 2022-04-29 | 2022-07-22 | 苏州浪潮智能科技有限公司 | 一种主机与PCIe设备解耦方法、装置、设备及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090006708A1 (en) * | 2007-06-29 | 2009-01-01 | Henry Lee Teck Lim | Proportional control of pci express platforms |
US9086919B2 (en) * | 2012-08-23 | 2015-07-21 | Dell Products, Lp | Fabric independent PCIe cluster manager |
US11507421B2 (en) * | 2019-06-11 | 2022-11-22 | Dell Products L.P. | Information handling system and method to allocate peripheral component interconnect express (PCIe) bus resources |
-
2022
- 2022-08-01 CN CN202210918517.3A patent/CN115442239B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104503933A (zh) * | 2014-12-03 | 2015-04-08 | 浪潮集团有限公司 | 一种基于多路服务器系统的pcie自动切换设计 |
CN109828942A (zh) * | 2017-11-23 | 2019-05-31 | 凌华科技股份有限公司 | 智能化PCIe插槽通道分配方法 |
CN110209606A (zh) * | 2019-04-30 | 2019-09-06 | 杭州电子科技大学 | 一种基于PCIe的多接口存储设备的控制方法 |
CN110515723A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种双路服务器及其cpu负载均衡系统 |
CN110704350A (zh) * | 2019-09-12 | 2020-01-17 | 苏州浪潮智能科技有限公司 | 一种资源管理方法、装置及电子设备和存储介质 |
CN111159085A (zh) * | 2019-12-30 | 2020-05-15 | 苏州浪潮智能科技有限公司 | 一种pcie带宽的自动配置方法、服务器主板及服务器 |
CN111625356A (zh) * | 2020-05-22 | 2020-09-04 | 苏州浪潮智能科技有限公司 | 一种PCIe设备的资源池化方法、装置、设备及介质 |
WO2021238269A1 (zh) * | 2020-05-29 | 2021-12-02 | 苏州浪潮智能科技有限公司 | 一种PCIe板卡的资源分配的方法和设备 |
CN112783571A (zh) * | 2021-01-22 | 2021-05-11 | 苏州浪潮智能科技有限公司 | 一种pcie资源分配系统及方法 |
CN112948310A (zh) * | 2021-03-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种资源分配方法、装置、设备及计算机可读存储介质 |
CN113472576A (zh) * | 2021-06-30 | 2021-10-01 | 苏州浪潮智能科技有限公司 | 一种ocp网卡的带宽分配方法及相关装置 |
CN113688084A (zh) * | 2021-07-22 | 2021-11-23 | 苏州浪潮智能科技有限公司 | 一种实现pcie资源自动分配的电路、方法及存储介质 |
CN113347067A (zh) * | 2021-08-04 | 2021-09-03 | 苏州浪潮智能科技有限公司 | 一种PCIe信号的带宽确定方法、装置及设备 |
CN114780472A (zh) * | 2022-04-29 | 2022-07-22 | 苏州浪潮智能科技有限公司 | 一种主机与PCIe设备解耦方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115442239A (zh) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3385835B1 (en) | Method and apparatus for configuring accelerator | |
US10067865B2 (en) | System and method for allocating memory to dissimilar memory devices using quality of service | |
US9110795B2 (en) | System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components | |
CN109445905B (zh) | 虚拟机数据通信方法和系统以及虚拟机配置方法和装置 | |
CN108984465B (zh) | 一种消息传输方法及设备 | |
CN102497432B (zh) | 一种多路径访问i/o设备的方法、i/o多路径管理器及系统 | |
CN105183565A (zh) | 计算机、服务质量控制方法及装置 | |
WO2017181853A1 (zh) | 动态分配内存的方法、装置及系统 | |
US8566416B2 (en) | Method and system for accessing storage device | |
CN102316043B (zh) | 端口虚拟化方法、交换机及通信系统 | |
KR101003102B1 (ko) | 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치 | |
CN108064086B (zh) | 一种带宽分配方法、装置、计算机设备及存储介质 | |
US20140280960A1 (en) | Methods and apparatus for dynamically allocating devices between multiple controllers | |
US10769073B2 (en) | Bandwidth-based selective memory channel connectivity on a system on chip | |
US20160127768A1 (en) | Usb sharing method for combo tv set, combo tv set and computer readable storage medium | |
CN104123188A (zh) | 一种资源分配方法及相关装置 | |
US10176133B2 (en) | Smart device with no AP | |
CN115442239B (zh) | 带宽资源分配方法、PCIe通道切换器及电子设备 | |
CN109614354B (zh) | 接口分配方法、板卡、设备及存储介质 | |
CN115934624A (zh) | 多主机远程直接内存访问网络管理的方法、设备及介质 | |
JP5960220B2 (ja) | I/oリンクのレーン分割多重化 | |
US8219726B2 (en) | Method for data transfer between host and device | |
CN109144578A (zh) | 一种基于龙芯计算机的显卡资源配置方法及装置 | |
US9704212B2 (en) | System and method for image processing | |
WO2022099446A1 (zh) | 一种内存管理的方法以及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20231115 Address after: 10/F, Chuangzhi Tiandi Building, Dongshigeng Street, Zhongdao East Road, Longzihu Wisdom Island, Zhengdong New District, Zhengzhou City, Henan Province, 450000 Applicant after: Henan Kunlun Technology Co.,Ltd. Address before: 450000 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu smart Island, Zhengdong New District, Zhengzhou City, Henan Province Applicant before: Super fusion Digital Technology Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |