CN112783809A - 一种硬盘连接装置、方法、计算机设备及存储介质 - Google Patents
一种硬盘连接装置、方法、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN112783809A CN112783809A CN202110092430.0A CN202110092430A CN112783809A CN 112783809 A CN112783809 A CN 112783809A CN 202110092430 A CN202110092430 A CN 202110092430A CN 112783809 A CN112783809 A CN 112783809A
- Authority
- CN
- China
- Prior art keywords
- hard disk
- pcie
- connector
- data selector
- disk connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000004590 computer program Methods 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000012356 Product development Methods 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100284507 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hdd1 gene Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012772 sequence design Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明公开了一种硬盘连接装置、方法、计算机设备及存储介质。所述装置包括：数据选择器，所述数据选择器的输入端通过PCIe总线与中央处理器连接，并将PCIe总线分成四路PCIe X4输出；至少一个硬盘，每一硬盘分别与四路PCIe X4连接；基板管理控制器，配置为通过输入端从中央处理器接收线路分配命令并通过输出端向数据选择器发送所述线路分配命令，其中，所述数据选择器配置为根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。本发明的方案避免了调整线缆连接更改盘序，实现了根据命令可调整硬盘盘序，提高了服务器硬盘盘序的适应性与灵活性，降低产品开发成本。
Description
技术领域
本发明涉及硬盘领域，尤其涉及一种硬盘连接装置、方法、计算机设备及存储介质。
背景技术
现今是大数据时代，资料量与新型的档案类型成倍数成长，储存装置及储存设备需求日渐增加。目前储存装置包含了NVMe(Non-Volatile Memory Express)与传统硬盘，在具备储存装置的服务器中配备了一块或是多块的硬盘背板，为了方便维修每颗硬盘在系统中定义了硬盘的盘序。
目前，服务器中通常搭配一张或是多张的硬盘背板(例如图1A所示)，在服务器中所配置的硬盘背板上每个硬盘皆有对应的硬盘的盘序，然而各家服务器制造商定义的硬盘排序规则并不完全相同。举例来说，现有的硬盘的盘序设计主要分为由上至下由左至右排序方式，例如图1B为先由上至下再由左至右排列，图1C为先由左至右再由上至下排列，为了应用不同的硬盘的盘序定义，则需要更改线缆设计，即制作两条不同的线缆方能达到同一套系统有不同盘序，因此现有的硬盘连接受限于线缆的连接定义盘序，使得盘序设定单一，而调整盘序需要整改线缆，操作繁琐、难度较大，通用性较差。
发明内容
有鉴于此，有必要针对以上技术问题，提供一种硬盘连接装置、方法、计算机设备及存储介质。
根据本发明的第一方面，提供了一种硬盘连接装置，所述装置包括：
数据选择器，所述数据选择器的输入端通过PCIe总线与中央处理器连接，并将PCIe总线分成四路PCIe X4输出；
至少一个硬盘，每一硬盘分别与四路PCIe X4连接；
基板管理控制器，配置为通过输入端从中央处理器接收线路分配命令并通过输出端向所述数据选择器发送所述线路分配命令，
其中，所述数据选择器配置为根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
在其中一个实施例中，所述装置还包括第一高速信号连接器和第二高速信号连接器；
所述第一高速信号连接器输入端通过第一路PCIe X8连接至中央处理器，所述第二高速信号连接器输入端通过第二路PCIe X8连接至中央处理器，所述第一高速信号连接器和所述第二高速信号连接器输出端分别连接至所述数据选择器；
所述数据选择器配置为将第一路PCIe X8和第二路PCIe X8转换成四路PCIe X4输出。
在其中一个实施例中，所述数据选择器包括第一数据选择器和第二数据选择器；
第一数据选择器连接器的输入端与所述第一高速信号连接器的输出端连接，所述第二数据选择器的输入端与所述第二高速信号连接器的输出端连接；
所述第一数据选择器配置为将所述第一路PCIe X8转成为第一路PCIe X4和第二路PCIe X4输出，所述第二数据选择器配置为将所述第二路PCIe X8转换成第三路PCIe X4和第四路PCIe X4输出；
所述第一数据选择器和第二数据选择器分别通过两路I2C总线与所述基板管理控制器连接。
在其中一个实施例中，所述硬盘数量为四个，所述装置还包括硬盘背板，所述硬盘背板包括第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器；
所述第一路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第二路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第三路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第四路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
四个硬盘分别与所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接。
在其中一个实施例中，所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器选通的PCIe X4均不相同。
在其中一个实施例中，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
根据本发明的第二方面，提供了一种硬盘连接方法，所述方法包括：
将数据选择器的输入端通过PCIe总线与中央处理器连接，并利用数据选择器将PCIe总线分成四路PCIe X4输出；
将至少一个硬盘分别与四路PCIe X4连接；
通过基板管理控制器从中央处理器接收线路分配命令并发送至所述数据选择器；
利用所述数据选择器根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
在其中一个实施例中，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
根据本发明的第三方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的硬盘连接方法。
根据本发明的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的硬盘连接方法。
上述一种硬盘连接装置，通过将数据选择器的输入端通过PCIe总线连接至央处理器，并将PCIe总线分成四路PCIe X4输出，进而将每一硬盘分别与四路PCIe X4连接，利用基板管理控制器从中央处理器接收线路分配命令并输出至数据选择器，从通过数据选择器根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4，避免了调整线缆连接更改盘序，实现了根据命令可调整硬盘盘序，提高了服务器硬盘盘序的适应性与灵活性，降低产品开发成本。
此外，本发明还提供了一种硬盘连接方法、一种计算机设备和一种计算机可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1A为现有服务器硬盘储存装置的结构示意图；
图1B为采用先由上至下再由左至右排列的硬盘盘序示意图；
图1C为采用先由左至右再由上至下排列的硬盘盘序示意图；
图2为本发明一个实施例提供的一种硬盘连接装置的结构示意图；
图3为本发明另一个实施例提供的一种硬盘连接方法的流程示意图；
图4为本发明另一个实施例中算机设备的内部结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图2所示，本发明提供了一种硬盘连接装置，所述装置包括：
数据选择器，所述数据选择器的输入端通过PCIe总线与中央处理器连接，并将PCIe总线分成四路PCIe X4输出；
至少一个硬盘，每一硬盘分别与四路PCIe X4连接；
基板管理控制器，配置为通过输入端从中央处理器接收线路分配命令并通过输出端向所述数据选择器发送所述线路分配命令，
其中，所述数据选择器配置为根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
上述一种硬盘连接装置，通过将数据选择器的输入端通过PCIe总线连接至央处理器，并将PCIe总线分成四路PCIe X4输出，进而将每一硬盘分别与四路PCIe X4连接，利用基板管理控制器从中央处理器接收线路分配命令并输出至数据选择器，从通过数据选择器根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4，避免了调整线缆连接更改盘序，实现了根据命令可调整硬盘盘序，提高了服务器硬盘盘序的适应性与灵活性，降低产品开发成本。
在又一个实施例中，一颗NVMe所需x4 PCIe线缆，而中央处理器(即CPU)的PCIe一个root port是x16线缆，可切换成2个x8线缆或是4个x4 lane的PCIe，如下表1所示，根据PCIe x16线缆的root port切成4个x4 lane的PCIe,Port number根据PCIe x16的线缆号(lane number)排序而成，即lane0-3是P0，lane4-7是P1，lane8-11是P2，lane12-15是P3，请参照表2所示。主板与硬盘背板受物体限制，CPU PCIe root port的port numbering是固定不变的，硬盘盘序与PCIe port numbering有对应的关系(参见表2所示)，即P0对应HDD0、P1对应HDD1、P2对应HDD2、P3对应HDD3。
表1，port numbering和lane number对应关系
表2，port numbering与硬盘盘序对应关系
优选地，所述装置还包括第一高速信号连接器和第二高速信号连接器；
所述第一高速信号连接器输入端通过第一路PCIe X8连接至中央处理器，所述第二高速信号连接器输入端通过第二路PCIe X8连接至中央处理器，所述第一高速信号连接器和所述第二高速信号连接器输出端分别连接至所述数据选择器；
所述数据选择器配置为将第一路PCIe X8和第二路PCIe X8转换成四路PCIe X4输出。
优选地，所述数据选择器包括第一数据选择器和第二数据选择器；
第一数据选择器连接器的输入端与所述第一高速信号连接器的输出端连接，所述第二数据选择器的输入端与所述第二高速信号连接器的输出端连接；
所述第一数据选择器配置为将所述第一路PCIe X8转成为第一路PCIe X4和第二路PCIe X4输出，所述第二数据选择器配置为将所述第二路PCIe X8转换成第三路PCIe X4和第四路PCIe X4输出；
所述第一数据选择器和第二数据选择器分别通过两路I2C总线与所述基板管理控制器连接。
优选地，所述硬盘数量为四个，所述装置还包括硬盘背板，所述硬盘背板包括第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器；
所述第一路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第二路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第三路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第四路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
四个硬盘分别与所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接。
优选地，所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器选通的PCIe X4均不相同。
下面以上述硬盘背板设计四个硬盘连接器为例进行说明，通过将两个数据选择器(Multiplexer)的输端通过两路PCIe X8连接至CPU，并将其转换成四路PCIe X4输出即P0-P4，例如第一数据选择器输出P0和P1，第一数据选择器输出P2和P3，假如选通CPU给出的线路分配命令为将第一数据选择器输出的P0与硬盘背板的第一硬盘连接器连通，将第一数据选择器输出的P1与硬盘背板的第二硬盘连接器连通，将第二数据选择器输出的P2与硬盘背板的第三硬盘连接器连通，将第二数据选择器输出的P3与硬盘背板的第四硬盘连接器连通，由此得到表3示出的硬盘连接器与port numbering的对应关系；假设用户需要更改硬盘盘序时，用户只需要通过新盘序即可确定新的线路分配命令，再将新的线路分配命令透传给BMC后BMC再传递给每个数据选择器进行新线路的选择即可实现盘序的更好，无需改动硬件连接关系。
表3，硬盘连接器与port numbering的对应关系
| port numbering | P0 | P1 | P2 | P3 |
| 第一硬盘连接器 | 预设 | 可调整 | 可调整 | 可调整 |
| 第二硬盘连接器 | 可调整 | 预设 | 可调整 | 可调整 |
| 第三硬盘连接器 | 可调整 | 可调整 | 预设 | 可调整 |
| 第四硬盘连接器 | 可调整 | 可调整 | 可调整 | 预设 |
需要说明的是，上述表3示出的仅仅是其中一种线缆分配的方式，由于两个数据选择器均分别与每个硬盘连接器相连，因而对于每个硬盘连接器而言每个port numbering都是可以被分配的，也就是说每个硬盘连接器均可以根据相应的命令配置成连接P0-P3中的任意一个，而不限于表3所示出的情形。在具体实施过程中用户可根据硬盘盘序需求可在操作系统下下运行command透过KCS将命令传送给BMC，BMC再使用I2C命令切换数据选择器MUX更改PCIe port排序，将PCIe port对应到位于硬盘背板上的硬盘连接器，即利用数据选择器的切换功能将PCIe Port连接到任一硬盘背板上的硬盘连接器(HDD Connector)此操作方式可以更改PCIe信号对应到的硬盘连接器，达到解决硬盘盘序的问题。
优选地，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
在又一个实施例中，请参照图3所示，本发明还提出了一种硬盘连接方法，所示方法包括以下步骤：
S100，将数据选择器的输入端通过PCIe总线与中央处理器连接，并利用数据选择器将PCIe总线分成四路PCIe X4输出；
S200，将至少一个硬盘分别与四路PCIe X4连接；
S300，通过基板管理控制器从中央处理器接收线路分配命令并发送至所述数据选择器；
S400，利用所述数据选择器根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
优选地，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
上述一种硬盘连接方法至少具备以下技术效果：将即数据选择器(即PCIe MUX)配置到线缆上，提高服务器空间的利用率，减少系统内板卡的开发，透过BMC总线调整PCIe信号在硬盘上的排序，达到调整硬盘盘序的功能，同时可达成降低产品开发成本的目的，根据产品需求透过数据选择器调整PCIe信号在硬盘上的排序，达到可调整硬盘的需求，减少硬件、固件及软件开发，降低产品开发成本。
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图请参照图4所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的硬盘连接方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种硬盘连接装置，其特征在于，所述装置包括：
数据选择器，所述数据选择器的输入端通过PCIe总线与中央处理器连接，并将PCIe总线分成四路PCIe X4输出；
至少一个硬盘，每一硬盘分别与四路PCIe X4连接；
基板管理控制器，配置为通过输入端从中央处理器接收线路分配命令并通过输出端向所述数据选择器发送所述线路分配命令，
其中，所述数据选择器配置为根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
2.根据权利要求1所述的装置，其特征在于，所述装置还包括第一高速信号连接器和第二高速信号连接器；
所述第一高速信号连接器输入端通过第一路PCIe X8连接至中央处理器，所述第二高速信号连接器输入端通过第二路PCIe X8连接至中央处理器，所述第一高速信号连接器和所述第二高速信号连接器输出端分别连接至所述数据选择器；
所述数据选择器配置为将第一路PCIe X8和第二路PCIe X8转换成四路PCIe X4输出。
3.根据权利要求2所述的装置，其特征在于，所述数据选择器包括第一数据选择器和第二数据选择器；
第一数据选择器连接器的输入端与所述第一高速信号连接器的输出端连接，所述第二数据选择器的输入端与所述第二高速信号连接器的输出端连接；
所述第一数据选择器配置为将所述第一路PCIe X8转成为第一路PCIe X4和第二路PCIe X4输出，所述第二数据选择器配置为将所述第二路PCIe X8转换成第三路PCIe X4和第四路PCIe X4输出；
所述第一数据选择器和第二数据选择器分别通过两路I2C总线与所述基板管理控制器连接。
4.根据权利要求3所述的装置，其特征在于，所述硬盘数量为四个，所述装置还包括硬盘背板，所述硬盘背板包括第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器；
所述第一路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第二路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第三路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
所述第四路PCIe X4分别与第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接；
四个硬盘分别与所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器连接。
5.根据权利要求4所述的装置，其特征在于，所述第一硬盘连接器、第二硬盘连接器、第三硬盘连接器和第四硬盘连接器选通的PCIe X4均不相同。
6.根据权利要求5所述的装置，其特征在于，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
7.一种硬盘连接方法，其特征在于，所述方法包括：
将数据选择器的输入端通过PCIe总线与中央处理器连接，并利用数据选择器将PCIe总线分成四路PCIe X4输出；
将至少一个硬盘分别与四路PCIe X4连接；
通过基板管理控制器从中央处理器接收线路分配命令并发送至所述数据选择器；
利用所述数据选择器根据所述线路分配命令为每一硬盘从四路PCIe X4中选通一路PCIe X4。
8.根据权利要求7所述方法，其特征在于，所述硬盘包括固态硬盘、机械硬盘和混合硬盘中的一种或多种。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器中运行的计算机程序，所述处理器执行所述程序时执行权利要求7或8所述的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求7或8所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110092430.0A CN112783809A (zh) | 2021-01-24 | 2021-01-24 | 一种硬盘连接装置、方法、计算机设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110092430.0A CN112783809A (zh) | 2021-01-24 | 2021-01-24 | 一种硬盘连接装置、方法、计算机设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112783809A true CN112783809A (zh) | 2021-05-11 |
Family
ID=75758766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110092430.0A Withdrawn CN112783809A (zh) | 2021-01-24 | 2021-01-24 | 一种硬盘连接装置、方法、计算机设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112783809A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113645161A (zh) * | 2021-07-28 | 2021-11-12 | 苏州浪潮智能科技有限公司 | 一种直接媒体接口带宽分配器和服务器 |
-
2021
- 2021-01-24 CN CN202110092430.0A patent/CN112783809A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113645161A (zh) * | 2021-07-28 | 2021-11-12 | 苏州浪潮智能科技有限公司 | 一种直接媒体接口带宽分配器和服务器 |
| CN113645161B (zh) * | 2021-07-28 | 2022-12-27 | 苏州浪潮智能科技有限公司 | 一种直接媒体接口带宽分配器和服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
| US20230350831A1 (en) | Bandwidth allocation method and apparatus for pcie external plug-in card, and device and storage medium | |
| CN111008162A (zh) | 一种单PCIE插槽支持多PCIE Port的实现方法及系统 | |
| CN115981971A (zh) | 一种服务器硬盘的点灯方法及服务器 | |
| CN111078403B (zh) | 一种服务器加gpu的配置方法及系统 | |
| CN112783809A (zh) | 一种硬盘连接装置、方法、计算机设备及存储介质 | |
| CN209248436U (zh) | 一种扩展板卡及服务器 | |
| US20210181959A1 (en) | Computing system and operating method thereof | |
| KR100333584B1 (ko) | 데이터 전송 시스템 | |
| CN117148817A (zh) | 一种测试系统 | |
| CN112256426A (zh) | 具有总线仲裁器的主从通信系统及通信方法 | |
| WO2023272989A1 (zh) | 一种ocp网卡的带宽分配方法及相关装置 | |
| CN113645088B (zh) | 网卡ncsi信号的自动调节方法、系统、装置及介质 | |
| CN113050767A (zh) | 扩展插槽通道分配方法、装置、电子设备及介质 | |
| CN112612741B (zh) | 一种多路服务器 | |
| CN112631979A (zh) | 一种自动分配pcie信号的服务器及方法 | |
| US10585833B1 (en) | Flexible PCIe topology | |
| CN113688084A (zh) | 一种实现pcie资源自动分配的电路、方法及存储介质 | |
| CN113778930A (zh) | Avs调节系统、方法、装置及设备 | |
| CN109144578B (zh) | 一种基于龙芯计算机的显卡资源配置方法及装置 | |
| CN112306947A (zh) | 一种拓扑切换方法、装置及设备 | |
| CN114281516A (zh) | 一种基于numa属性的资源分配方法及装置 | |
| CN111651123B (zh) | 一种并发io请求的处理方法、装置、设备 | |
| CN117290272B (zh) | PCIe Switch及其配置通路的实现方法 | |
| US11675718B2 (en) | Enhanced low-priority arbitration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210511 |