CN112631979A - 一种自动分配pcie信号的服务器及方法 - Google Patents
一种自动分配pcie信号的服务器及方法 Download PDFInfo
- Publication number
- CN112631979A CN112631979A CN202011579416.5A CN202011579416A CN112631979A CN 112631979 A CN112631979 A CN 112631979A CN 202011579416 A CN202011579416 A CN 202011579416A CN 112631979 A CN112631979 A CN 112631979A
- Authority
- CN
- China
- Prior art keywords
- ocp
- card
- signal
- chip
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000012423 maintenance Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 14
- 238000004590 computer program Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- WYDFSSCXUGNICP-UHFFFAOYSA-N 24-methylenecholesta-5,7-dien-3beta-ol Natural products C1C2(C)OC2(C)C(O)OC1C(C)C1C2(C)CCC3C4(C)C(=O)C=CCC4(O)C4OC4C3C2CC1 WYDFSSCXUGNICP-UHFFFAOYSA-N 0.000 description 2
- WYDFSSCXUGNICP-CDLQDMDJSA-N C[C@@H]([C@H]1CC[C@H]2[C@@H]3[C@@H]4O[C@@H]4[C@@]4(O)CC=CC(=O)[C@]4(C)[C@H]3CC[C@]12C)[C@H]1C[C@]2(C)O[C@]2(C)C(O)O1 Chemical compound C[C@@H]([C@H]1CC[C@H]2[C@@H]3[C@@H]4O[C@@H]4[C@@]4(O)CC=CC(=O)[C@]4(C)[C@H]3CC[C@]12C)[C@H]1C[C@]2(C)O[C@]2(C)C(O)O1 WYDFSSCXUGNICP-CDLQDMDJSA-N 0.000 description 2
- PWHVEHULNLETOV-UHFFFAOYSA-N Nic-1 Natural products C12OC2C2(O)CC=CC(=O)C2(C)C(CCC2=C3)C1C2=CC=C3C(C)C1OC(O)C2(C)OC2(C)C1 PWHVEHULNLETOV-UHFFFAOYSA-N 0.000 description 2
- GWWNCLHJCFNTJA-UHFFFAOYSA-N nicandrenone-2 Natural products C12OC2C2(O)CC=CC(=O)C2(C)C(CCC23C)C1C3CCC2(O)C(C)C1OC(O)C2(C)OC2(C)C1 GWWNCLHJCFNTJA-UHFFFAOYSA-N 0.000 description 2
- 101100388291 Arabidopsis thaliana DTX49 gene Proteins 0.000 description 1
- 101100388299 Arabidopsis thaliana DTX54 gene Proteins 0.000 description 1
- 101100388300 Arabidopsis thaliana DTX55 gene Proteins 0.000 description 1
- 101100294133 Arabidopsis thaliana NIC2 gene Proteins 0.000 description 1
- 101100294134 Arabidopsis thaliana NIC3 gene Proteins 0.000 description 1
- 101100268840 Danio rerio chrna1 gene Proteins 0.000 description 1
- 101150065731 NIC1 gene Proteins 0.000 description 1
- 101100073891 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) nic-3 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001152 differential interference contrast microscopy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请公开一种自动分配PCIE信号的服务器及方法，服务器包括：信号切换芯片、复杂可编程逻辑芯片、OCP卡和多个CPU，所述OCP卡的类型包括OCP标卡和OCP multihost卡；所述复杂可编程逻辑芯片用于判断当前接入的所述OCP卡的类型；所述信号切换芯片用于根据所述复杂可编程逻辑芯片发送的所述OCP卡的类型切换内部逻辑接口分配模式，以及根据切换后的所述内部逻辑接口分配模式将来自所述CPU的PCIE信号分配至所述OCP标卡或所述OCP multihost卡。本申请公开的一种自动分配PCIE信号的服务器及方法，无需额外增加转接卡和线缆的成本，且降低服务器的维护难度。
Description
技术领域
本申请实施例涉及服务器技术领域，尤其涉及一种自动分配PCIE信号的服务器及方法。
背景技术
为满足不同的应用场景，多路服务器通常需要支持OCP(Open Computer Project，开放计算项目)标卡或OCP multihost(多主机)卡。OCP标卡内部包括一个NIC(networkinterface controller，网络接口控制器)，PCIE(peripheral component interconnectexpress，高速串行计算机扩展总线标准)信号可以来自于一个CPU(Central ProcessingUnit，中央处理器)；OCP multihost卡内部包括多个NIC，PCIE信号可以来自于多个CPU。由于OCP标卡和OCP multihost卡的PCIE信号分配方式不同，因此需要根据OCP卡的类型进行分配。
现有技术中，采用转接(Riser)卡配合线缆(cable)的方式实现OCP标卡和OCPmultihost卡的PCIE信号分配，在这种方式中，需要额外增加转接卡和线缆的成本；另外，需要通过人为拔插线缆完成OCP标卡和OCP multihost卡的切换以实现PCIE信号的分配，线缆插接口容易损坏，且容易发生线缆的缠绕，增大服务器的维护难度。
发明内容
本申请实施例提供了一种自动分配PCIE信号的服务器及方法，无需额外增加转接卡和线缆的成本，且降低服务器的维护难度。
第一方面，一种自动分配PCIE信号的服务器，包括：信号切换芯片、复杂可编程逻辑芯片、OCP卡和多个CPU，所述OCP卡的类型包括OCP标卡和OCP multihost卡；
所述复杂可编程逻辑芯片用于判断当前接入的所述OCP卡的类型；
所述信号切换芯片用于根据所述复杂可编程逻辑芯片发送的所述OCP卡的类型切换内部逻辑接口分配模式，以及根据切换后的所述内部逻辑接口分配模式将来自所述CPU的PCIE信号分配至所述OCP标卡或所述OCP multihost卡。
在一种可行的实施方式中，所述内部逻辑接口分配模式包括基础模式和虚拟模式，其中，所述基础模式对应所述OCP标卡，所述虚拟模式对应所述OCP multihost卡。
在一种可行的实施方式中，所述OCP multihost卡的内部包括4个网络接口控制器，所述CPU的数量为4个，所述信号切换芯片内包括5个内部逻辑接口。
在一种可行的实施方式中，当所述信号切换芯片处于所述基础模式时，任一所述内部逻辑接口被设定为上行接口，用于接收来自于一个所述CPU的所述PCIE信号；除被设定为所述上行接口之外的任一所述内部逻辑接口被设定为下行接口，用于将接收到的所述PCIE信号发送至所述OCP标卡；其余所述内部逻辑接口被设定为禁用。
在一种可行的实施方式中，当所述信号切换芯片处于所述虚拟模式时，任意4个所述内部逻辑接口被设定为上行接口，用于分别接收来自于4个所述CPU的所述PCIE信号；剩余的一个所述内部逻辑接口被设定为下行接口，用于将接收到的所述PCIE信号发送至所述OCP multihost卡。
在一种可行的实施方式中，至少一个所述CPU发出的所述PCIE信号的带宽为×16，其余所述CPU发出的所述PCIE信号的带宽为×4。
在一种可行的实施方式中，用于接收带宽×16的所述PCIE信号的内部逻辑接口设置有4个子接口，每个所述子接口用于接收带宽×4的所述PCIE信号。
第二方面，一种PCIE信号的自动分配方法，采用上述任一种所述的自动分配PCIE信号的服务器，包括：
复杂可编程逻辑芯片根据OCP卡上的在位信号，判断当前接入的所述OCP卡的类型，其中，所述OCP卡的类型包括OCP标卡和OCP multihost卡；
信号切换芯片根据所述复杂可编程逻辑芯片发送的当前接入的所述OCP卡的类型，切换内部逻辑接口分配模式；
所述信号切换芯片根据所述内部逻辑接口分配模式，将来自CPU的PCIE信号发送至所述OCP标卡或所述OCP multihost卡。
在一种可行的实施方式中，复杂可编程逻辑芯片根据OCP卡上的在位信号，判断当前接入的所述OCP卡的类型，其中，所述OCP卡的类型包括OCP标卡和OCP multihost卡的步骤，包括：
所述复杂可编程逻辑芯片读取所述OCP卡的所述在位信号，其中，所述在位信号包括第一在位信号代码和第二在位信号代码；
当所述复杂可编程逻辑芯片读取到所述第一在位信号代码时，判定当前接入的是所述OCP标卡；
当所述复杂可编程逻辑芯片读取到所述第二在位信号代码时，判定当前接入的是所述OCP multihost卡。
在一种可行的实施方式中，所述信号切换芯片根据所述复杂可编程逻辑芯片发送的当前接入的所述OCP卡的类型，切换内部逻辑接口分配模式的步骤，包括：
如果所述复杂可编程逻辑芯片发送的是当前接入所述OCP标卡，所述信号切换芯片切换所述内部逻辑接口分配模式为基础模式；
如果所述复杂可编程逻辑芯片发送的是当前接入所述OCP multihost卡，所述信号切换芯片切换所述内部逻辑接口分配模式为虚拟模式。
本申请实施例提供的自动分配PCIE信号的服务器及方法，通过复杂可编程逻辑芯片结合信号切换芯片，可以实现PCIE信号的自动分配，能够替代现有服务器中采用转接卡结合手动插接线缆以切换OCP卡类型的方式，不仅能够降低服务器的成本，还能避免因手动插接线缆造成的误插接以及线缆维护等问题。
附图说明
图1为本申请实施例提供的一种自动分配PCIE信号的服务器的示意性结构框图；
图2为本申请实施例提供的另一种自动分配PCIE信号的服务器的示意性结构框图；
图3为本申请实施例提供的又一种自动分配PCIE信号的服务器的示意性结构框图；
图4为本申请实施例提供的一种PCIE信号的自动分配方法的示意性流程图。
具体实施方式
为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
现有技术中，采用转接卡配合线缆的方式实现OCP标卡和OCP multihost卡的PCIE信号分配，在这种方式中，需要额外增加转接卡和线缆的成本；另外，需要通过人为拔插线缆完成OCP标卡和OCP multihost卡的切换以实现PCIE信号的分配，线缆插接口容易损坏，且容易发生线缆的缠绕，增大服务器的维护难度。
有鉴于此，本发明提供了一种自动分配PCIE信号的服务器，无需额外增加转接卡和线缆的成本，且能够降低服务器的维护难度。本申请实施例提供一种自动分配PCIE信号的服务器，包括：信号切换芯片、复杂可编程逻辑芯片、OCP卡和多个CPU，OCP卡的类型包括OCP标卡和OCP multihost卡。
复杂可编程逻辑芯片可以用于判断当前接入的OCP卡的类型。信号切换芯片可以用于根据复杂可编程逻辑芯片发送的OCP卡的类型切换内部逻辑接口分配模式，以及根据切换后的内部逻辑接口分配模式将来自CPU的PCIE信号分配至OCP标卡或OCP multihost卡。
示例性的，图1为本申请实施例提供的一种自动分配PCIE信号的服务器的示意性结构框图。如图1所示，本申请实施例提供的自动分配PCIE信号的服务器，包括：服务器主板SM，设置在服务器主板上的信号切换芯片(PCIE Switch)100、复杂可编程逻辑芯片(Complex Programming logic device，CPLD)200、OCP卡300和4个CPU400，OCP卡300的类型包括OCP标卡310和OCP multihost卡320，复杂可编程逻辑芯片200与信号切换芯片100可以通过信号管理总线I2C通信连接。图1以CPU400的数量为4进行示意性说明，不作为本申请的限定，则CPU分别可以有CPU0、CPU1、CPU2和CPU3。CPU400会分别发出PCIE信号至信号切换芯片100；复杂可编程逻辑芯片200根据OCP卡300发送的在位信号，判断接入服务器主板SM的OCP卡300的类型，复杂可编程逻辑芯片200将判断结果发送给信号切换芯片100，信号切换芯片100根据判断结果切换内部逻辑接口分配模式，根据当前的内部逻辑接口分配模式，信号切换芯片100将接收到的PCIE信号发送至对应类型的OCP卡300。具体的，内部逻辑接口分配模式可以包括基础模式和虚拟模式，其中，基础模式对应OCP标卡310，虚拟模式对应OCPmultihost卡320。在基础模式中，信号切换芯片100将来自CPU400的信号传输给OCP标卡310，在虚拟模式中，信号切换芯片100将来自CPU400的信号传输给OCP multihost卡320。当复杂可编程逻辑芯片200判断出当前接入的是OCP标卡310时，信号切换芯片100根据复杂可编程逻辑芯片200传送的判断结果将内部逻辑接口分配模式切换为基础模式，继续根据基础模式将接收到的PCIE信号发送至OCP标卡310。当复杂可编程逻辑芯片200判断出当前接入的是OCP multihost卡320时，信号切换芯片100根据复杂可编程逻辑芯片200传送的判断结果将内部逻辑接口分配模式切换为虚拟模式，继续根据虚拟模式将接收到的PCIE信号发送至OCP multihost卡320。
本申请实施例提供的自动分配PCIE信号的服务器，通过复杂可编程逻辑芯片200结合信号切换芯片100，可以实现PCIE信号的自动分配，能够替代现有服务器中采用转接卡结合手动插接线缆以切换OCP卡类型的方式，不仅能够降低服务器的成本，还能避免因手动插接线缆造成的误插接以及线缆维护等问题。
在一种可行的实施方式中，OCP multihost卡的内部可以包括4个网络接口控制器。
在一种可行的实施方式中，信号切换芯片内可以包括5个内部逻辑接口。当信号切换芯片处于基础模式时，任一内部逻辑接口可以被设定为上行接口，用于接收来自于一个CPU的PCIE信号；除被设定为上行接口之外的任一内部逻辑接口可以被设定为下行接口，用于将接收到的PCIE信号发送至OCP标卡；其余内部逻辑接口可以被设定为禁用。
示例性的，图2为本申请实施例提供的另一种自动分配PCIE信号的服务器的示意性结构框图。如图2所示，复杂可编程逻辑芯片200可以通过OCP卡300发送的在位信号PRSENT来判断当前接入的OCP卡300的类型，示例性的，在位信号PRSENT可以包括4位信号，分别为Prsent0、Prsent1、Prsent2和Prsent3，对应的复杂可编程逻辑芯片200内设置有4个输入输出引脚GIPO，分别为GIPO0、GIPO1、GIPO2和GIPO3。当在位信号PRSENT的电平状态为0111时，即Prsent0＝1、Prsent1＝1、Prsent2＝1和Prsent3＝0，复杂可编程逻辑芯片200的输入输出引脚GIPO识别到在位信号0111后，判定当前接入的是OCP标卡310，复杂可编程逻辑芯片200将此判断结果通过信号管理总线I2C发送至信号切换芯片100，信号切换芯片100则将内部逻辑接口分配模式切换为基础模式。由于OCP标卡310内通常只设置有1个网络接口控制器(NIC)311，因此在基础模式中，信号切换芯片100内可以设置有5个内部逻辑接口PORT，分别为PORT0、PORT1、PORT2、PORT3和PORT4。任一内部逻辑接口可以被设定为上行接口，图2所示的上行接口为PORT0，上行接口PORT0可以用于接收来自于一个CPU的PCIE信号，图2所示PORT0接收的是CPU0的PCIE信号；继续参考图2，上行接口PORT0之外的任一内部逻辑接口中的PORT4可以被设定为下行接口，下行接口PORT4用于将接收到的PCIE信号发送至OCP标卡310的网络接口控制器311；其余内部逻辑接口可以被设定为禁用，即PORT1-PORT3被设定为禁用。
在另一种可行的实施方式中，当信号切换芯片处于虚拟模式时，任意4个内部逻辑接口可以被设定为上行接口，用于分别接收来自于4个CPU的PCIE信号；剩余的一个内部逻辑接口可以被设定为下行接口，用于将接收到的PCIE信号发送至OCP标卡，下行接口可以设置有4个子接口。
在一种可行的实施方式中，至少一个CPU发出的PCIE信号的带宽为×16，其余CPU发出的PCIE信号的带宽为×4。
在另一种可行的实施方式中，用于接收带宽×16的PCIE信号的内部逻辑接口可以设置有4个子接口，每个子接口用于接收带宽×4的PCIE信号。
示例性的，图3为本申请实施例提供的又一种自动分配PCIE信号的服务器的示意性结构框图。如图3所示，与4个CPU400相对应的OCP multihost卡320的内部可以设置有4个网络接口控制器311，分别是NIC0、NIC1、NIC2和NIC3。复杂可编程逻辑芯片200可以通过OCP卡300发送的在位信号PRSENT来判断当前接入的OCP卡300的类型，示例性的，当在位信号PRSENT的电平状态为0011时，即Prsent0＝1、Prsent1＝1、Prsent2＝0和Prsent3＝0，复杂可编程逻辑芯片200的输入输出引脚GIPO识别到在位信号0011后，判定当前接入的是OCPmultihost卡320，复杂可编程逻辑芯片200将此判断结果通过信号管理总线I2C发送至信号切换芯片100，信号切换芯片100则将内部逻辑接口分配模式切换为虚拟模式。在虚拟模式中，信号切换芯片100内可以设置有5个内部逻辑接口PORT，分别为PORT0、PORT1、PORT2、PORT3和PORT4。任意4个内部逻辑接口可以被设定为上行接口，用于分别接收来自于4个CPU400的PCIE信号；图3所示的上行接口为PORT0、PORT1、PORT2和PORT3，下行接口为PORT4，用于将接收到的PCIE信号发送至OCP multihost卡320。示例性的，CPU0的带宽可以为×16，CPU1-CPU3的带宽可以均为×4，因此用于接收CPU0的PCIE信号的上行接口PORT0可以设置有4个子接口，分别为PORT0-0、PORT0-1、PORT0-2和PORT0-3，下行接口PORT4可以设置有4个子接口，分别为PORT4-0、PORT4-1、PORT4-2和PORT4-3。每个上行接口、上行子接口、下行接口或下行子接口的传输带宽可以是×4，因此，CPU0的PCIE信号最后只传输出带宽为×4的信号至NIC0。上行接口PORT1接收CPU1的PCIE信号，下行子接口PORT4-1将来自CPU1的PCIE信号发送至NIC1；上行接口PORT2接收CPU2的PCIE信号，下行子接口PORT4-2将来自CPU2的PCIE信号发送至NIC2；上行接口PORT3接收CPU3的PCIE信号，下行子接口PORT4-3将来自CPU3的PCIE信号发送至NIC3。
本申请实施例提供的自动分配PCIE信号的服务器，以4个CPU为例说明服务器自动分配PCIE信号的实现方式，复杂可编程逻辑芯片通过在位信号识别到当前接入的OCP卡的类型，信号切换芯片根据当前接入的OCP卡的类型切换内部逻辑接口分配模式，继续根据内部逻辑接口分配模式分配来自CPU的PCIE信号至对应类型的OCP卡。能够实现自动分配PCIE信号，无需人为干预，可以避免人为干预导致的失误，能够替代现有服务器中采用转接卡结合手动插接线缆以切换OCP卡类型的方式，不仅能够降低服务器的成本，还能避免因手动插接线缆造成的误插接以及线缆维护等问题。
本申请实施例提供一种PCIE信号的自动分配方法，采用上述任一种自动分配PCIE信号的服务器，示例性的，图4为本申请实施例提供的一种PCIE信号的自动分配方法的示意性流程图。如图4所示，本申请实施例提供一种PCIE信号的自动分配方法，可以包括：
S100：复杂可编程逻辑芯片根据OCP卡上的在位信号，判断当前接入的OCP卡的类型，其中，OCP卡的类型包括OCP标卡和OCP multihost卡。
S200：信号切换芯片根据复杂可编程逻辑芯片发送的当前接入的OCP卡的类型，切换内部逻辑接口分配模式。
S300：信号切换芯片根据内部逻辑接口分配模式，将来自CPU的PCIE信号发送至OCP标卡或OCP multihost卡。
在一种可行的实施方式中，步骤S100，包括：
复杂可编程逻辑芯片读取OCP卡的所述在位信号，其中，在位信号包括第一在位信号代码和第二在位信号代码。
当复杂可编程逻辑芯片读取到第一在位信号代码时，判定当前接入的是所述OCP标卡。示例性的，第一在位信号代码可以是0111。
当复杂可编程逻辑芯片读取到第二在位信号代码时，判定当前接入的是所述OCPmultihost卡。示例性的，第二在位信号代码可以是0011。
在一种可行的实施方式中，步骤S200，包括：
如果复杂可编程逻辑芯片发送的是当前接入OCP标卡，信号切换芯片切换内部逻辑接口分配模式为基础模式。
如果复杂可编程逻辑芯片发送的是当前接入OCP multihost卡，信号切换芯片切换内部逻辑接口分配模式为虚拟模式。
本说明书是参照根据本说明书实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。
Claims (10)
1.一种自动分配PCIE信号的服务器，其特征在于，包括：信号切换芯片、复杂可编程逻辑芯片、OCP卡和多个CPU，所述OCP卡的类型包括OCP标卡和OCP multihost卡；
所述复杂可编程逻辑芯片用于判断当前接入的所述OCP卡的类型；
所述信号切换芯片用于根据所述复杂可编程逻辑芯片发送的所述OCP卡的类型切换内部逻辑接口分配模式，以及根据切换后的所述内部逻辑接口分配模式将来自所述CPU的PCIE信号分配至所述OCP标卡或所述OCP multihost卡。
2.根据权利要求1所述的自动分配PCIE信号的服务器，其特征在于，所述内部逻辑接口分配模式包括基础模式和虚拟模式，其中，所述基础模式对应所述OCP标卡，所述虚拟模式对应所述OCP multihost卡。
3.根据权利要求2所述的自动分配PCIE信号的服务器，其特征在于，所述OCPmultihost卡的内部包括4个网络接口控制器，所述CPU的数量为4个，所述信号切换芯片内包括5个内部逻辑接口。
4.根据权利要求3所述的自动分配PCIE信号的服务器，其特征在于，当所述信号切换芯片处于所述基础模式时，任一所述内部逻辑接口被设定为上行接口，用于接收来自于一个所述CPU的所述PCIE信号；除被设定为所述上行接口之外的任一所述内部逻辑接口被设定为下行接口，用于将接收到的所述PCIE信号发送至所述OCP标卡；其余所述内部逻辑接口被设定为禁用。
5.根据权利要求3所述的自动分配PCIE信号的服务器，其特征在于，当所述信号切换芯片处于所述虚拟模式时，任意4个所述内部逻辑接口被设定为上行接口，用于分别接收来自于4个所述CPU的所述PCIE信号；剩余的一个所述内部逻辑接口被设定为下行接口，用于将接收到的所述PCIE信号发送至所述OCP multihost卡。
6.根据权利要求1-5任一项所述的自动分配PCIE信号的服务器，其特征在于，至少一个所述CPU发出的所述PCIE信号的带宽为×16，其余所述CPU发出的所述PCIE信号的带宽为×4。
7.根据权利要求6所述的自动分配PCIE信号的服务器，其特征在于，用于接收带宽×16的所述PCIE信号的内部逻辑接口设置有4个子接口，每个所述子接口用于接收带宽×4的所述PCIE信号。
8.一种PCIE信号的自动分配方法，采用权利要求1-7中任一项所述的自动分配PCIE信号的服务器，其特征在于，包括：
复杂可编程逻辑芯片根据OCP卡上的在位信号，判断当前接入的所述OCP卡的类型，其中，所述OCP卡的类型包括OCP标卡和OCP multihost卡；
信号切换芯片根据所述复杂可编程逻辑芯片发送的当前接入的所述OCP卡的类型，切换内部逻辑接口分配模式；
所述信号切换芯片根据所述内部逻辑接口分配模式，将来自CPU的PCIE信号发送至所述OCP标卡或所述OCP multihost卡。
9.根据权利要求8所述的PCIE信号的自动分配方法，其特征在于，复杂可编程逻辑芯片根据OCP卡上的在位信号，判断当前接入的所述OCP卡的类型，其中，所述OCP卡的类型包括OCP标卡和OCP multihost卡的步骤，包括：
所述复杂可编程逻辑芯片读取所述OCP卡的所述在位信号，其中，所述在位信号包括第一在位信号代码和第二在位信号代码；
当所述复杂可编程逻辑芯片读取到所述第一在位信号代码时，判定当前接入的是所述OCP标卡；
当所述复杂可编程逻辑芯片读取到所述第二在位信号代码时，判定当前接入的是所述OCP multihost卡。
10.根据权利要求8所述的PCIE信号的自动分配方法，其特征在于，所述信号切换芯片根据所述复杂可编程逻辑芯片发送的当前接入的所述OCP卡的类型，切换内部逻辑接口分配模式的步骤，包括：
如果所述复杂可编程逻辑芯片发送的是当前接入所述OCP标卡，所述信号切换芯片切换所述内部逻辑接口分配模式为基础模式；
如果所述复杂可编程逻辑芯片发送的是当前接入所述OCP multihost卡，所述信号切换芯片切换所述内部逻辑接口分配模式为虚拟模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011579416.5A CN112631979A (zh) | 2020-12-28 | 2020-12-28 | 一种自动分配pcie信号的服务器及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011579416.5A CN112631979A (zh) | 2020-12-28 | 2020-12-28 | 一种自动分配pcie信号的服务器及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112631979A true CN112631979A (zh) | 2021-04-09 |
Family
ID=75325515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011579416.5A Withdrawn CN112631979A (zh) | 2020-12-28 | 2020-12-28 | 一种自动分配pcie信号的服务器及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112631979A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114817107A (zh) * | 2022-06-28 | 2022-07-29 | 深圳云豹智能有限公司 | Pcie设备切换系统、方法、装置、计算机设备和存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110162496A (zh) * | 2019-04-15 | 2019-08-23 | 深圳市同泰怡信息技术有限公司 | 一种基于中央处理器实现pcie端口自动配置的方法 |
| CN111400217A (zh) * | 2020-02-29 | 2020-07-10 | 苏州浪潮智能科技有限公司 | 一种ocp转接卡及计算机设备 |
| CN112015687A (zh) * | 2020-08-14 | 2020-12-01 | 苏州浪潮智能科技有限公司 | 一种自动分配pcie带宽的主板结构及其方法 |
-
2020
- 2020-12-28 CN CN202011579416.5A patent/CN112631979A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110162496A (zh) * | 2019-04-15 | 2019-08-23 | 深圳市同泰怡信息技术有限公司 | 一种基于中央处理器实现pcie端口自动配置的方法 |
| CN111400217A (zh) * | 2020-02-29 | 2020-07-10 | 苏州浪潮智能科技有限公司 | 一种ocp转接卡及计算机设备 |
| CN112015687A (zh) * | 2020-08-14 | 2020-12-01 | 苏州浪潮智能科技有限公司 | 一种自动分配pcie带宽的主板结构及其方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114817107A (zh) * | 2022-06-28 | 2022-07-29 | 深圳云豹智能有限公司 | Pcie设备切换系统、方法、装置、计算机设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111159085B (zh) | 一种pcie带宽的自动配置方法、服务器主板及服务器 | |
| JPH0542024B2 (zh) | ||
| EP2570913A1 (en) | Method and system for accessing storage device | |
| CN112637371B (zh) | 节点地址确定方法、装置、电子设备及存储介质 | |
| KR960016420B1 (ko) | 버스 어댑터 시스템 | |
| CN101387993B (zh) | 对计算机系统中的设备进行动态资源配置的方法及系统 | |
| US9779037B2 (en) | Establishing connectivity of modular nodes in a pre-boot environment | |
| CN112202600B (zh) | 一种多节点单主机与多主机通信自动切换装置及方法 | |
| CN113177018B (zh) | 一种使用双槽cpu的服务器 | |
| CN103412838B (zh) | 一种扩展系统、通信方法、地址配置方法、设备及装置 | |
| CN112631979A (zh) | 一种自动分配pcie信号的服务器及方法 | |
| CN113220614A (zh) | 一种自适应管理i2c和i3c设备的方法、系统及介质 | |
| CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
| CN112612741B (zh) | 一种多路服务器 | |
| CN108090004B (zh) | 硬件资源共用系统及连线桥接平台的操作方法 | |
| CN111723032B (zh) | 一种中断管控方法及电子设备 | |
| CN113688084A (zh) | 一种实现pcie资源自动分配的电路、方法及存储介质 | |
| CN114461550A (zh) | 基于i2c通信的多主控设备访问仲裁系统及方法 | |
| CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
| CN106993068A (zh) | 一种刀片服务器管理内网ip的自动分配方法 | |
| CN113472576A (zh) | 一种ocp网卡的带宽分配方法及相关装置 | |
| CN112783809A (zh) | 一种硬盘连接装置、方法、计算机设备及存储介质 | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN113645088B (zh) | 网卡ncsi信号的自动调节方法、系统、装置及介质 | |
| CN115687189A (zh) | 一种计算设备及pcie资源分配方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210409 |