CN111008162A - 一种单PCIE插槽支持多PCIE Port的实现方法及系统 - Google Patents

一种单PCIE插槽支持多PCIE Port的实现方法及系统 Download PDF

Info

Publication number
CN111008162A
CN111008162A CN201911152262.9A CN201911152262A CN111008162A CN 111008162 A CN111008162 A CN 111008162A CN 201911152262 A CN201911152262 A CN 201911152262A CN 111008162 A CN111008162 A CN 111008162A
Authority
CN
China
Prior art keywords
pcie
external card
prsnt
ports
truth table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911152262.9A
Other languages
English (en)
Inventor
上官宇剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201911152262.9A priority Critical patent/CN111008162A/zh
Publication of CN111008162A publication Critical patent/CN111008162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及PCIE技术领域，提供一种单PCIE插槽支持多PCIE Port的实现方法及系统，方法包括：当识别到主板的PCIE插槽上插入外接卡时，对外接卡预先配置定义的管脚信号进行解析，获取外接卡的身份信息；根据预先配置生成的真值表，对获取到的外接卡的身份信息进行分析，获取外接卡的PCIE link配置信息，外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；根据获取到的外接卡的PCIE link配置信息进行PCIE配置，从而实现一个PCIE插槽对一张PCIE卡多个Port(多个PCIE设备)的支持，或者说多个PCIE Port复用一个标准PCIE插槽，节省资源。

Description

一种单PCIE插槽支持多PCIE Port的实现方法及系统
技术领域
本发明属于PCIE技术领域，尤其涉及一种单PCIE插槽支持多PCIE Port 的实现方法及系统。
背景技术
本发明涉及存储、服务器、机柜等IT设备中使用的支持外设高速互联(PeripheralComponent Interconnect Express，PCIE)功能的设备。在云计算时代，大量的存储，服务器布置于数据中心和机房，而基于PCIE总线技术的外接卡(Host Bus Adapter，HBA)，也大量应用于存储和服务器，方便存储和服务器的功能扩展和丰富IO接口支持。实际使用中，存储或服务器系统，经常需要使用标准的PCIE插槽(PCIE slot：PCIE x1，PCIE x4，PCIE x8，PCIE x16)扩展各种类型的PCIE HBA卡。
但目前一个PCIE插槽，只能支持扩展一个PCIE设备，例如一个PCIE x16 slot可以支持一个PCIE x1，PCIE x4，PCIE x8或PCIE x16的设备，但是HBA 卡只是一个PCIE x1，PCIE x4或PCIE x8设备，就有PCIE x15，PCIE x12 或PCIE x8的资源被闲置浪费了。有些类型HBA卡，一张卡上也有多个PCIE 设备，在当前的普通通用的PCIE设计中，只能使用其中一个PCIE设备，造成资源的浪费。
发明内容
针对现有技术中的缺陷，本发明提供了一种单PCIE插槽支持多PCIE Port 的实现方法，旨在解决现有技术中在当前的普通通用的PCIE设计中，只能使用其中一个PCIE设备，造成资源的浪费的问题。
本发明所提供的技术方案是：一种单PCIE插槽支持多PCIE Port的实现方法，所述方法包括下述步骤：
当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；
根据获取到的外接卡的PCIE link配置信息进行PCIE配置。
作为一种改进的方案，所述方法当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息的步骤之前还包括下述步骤：
对PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚进行重新定义，并且每一个管脚的信号在所述主板上做上拉处理；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port 数量组成真值表。
作为一种改进的方案，所述方法还包括下述步骤：
将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为 PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
将所述PCIE插槽的B12、A32、A33、A50位置的RSVD预留信号分别命名 ID1、ID2、ID3、ID4。
作为一种改进的方案，所述真值表包括外接卡PCIE X16真值表、外接卡 PCIE X8真值表以及外接卡PCIE X8真值表；
其中，外接卡PCIE X16真值表为：
PRSNT#2-4 ID1 ID2 ID3 ID4 link宽度 Port数量
0 0 0 0 0 PCIE x1 16
0 0 0 0 1 PCIE x2 8
0 0 0 1 0 PCIE x4 4
0 0 0 1 1 PCIE x8 2
0 1 X X X PCIE x16 1
所述外接卡PCIE X8真值表为：
PRSNT#2_3 PRSNT#2_4 ID1 ID2 ID3 link宽度 Port数量
0 1 0 0 0 PCIE x1 8
0 1 0 0 1 PCIE x2 4
0 1 0 1 0 PCIE x4 2
0 1 1 X X PCIE x8 1
所述外接卡PCIE X8真值表为：
PRSNT#2_2 PRSNT#2_3 PRSNT#2_4 ID1 ID2 link宽度 Port数量
0 1 1 0 0 PCIE x1 4
0 1 1 0 1 PCIE x2 2
0 1 1 1 X PCIE x4 1
表中，所述PRSNT#2_n信号表示当前外接卡的类型，ID信号表示外接卡是否包含多个port，高电平表示外接卡只是包含一个PCIE Port，低电平则表示包含多个PCIE Port，ID信号的组合表示每个port的宽度，X表示0或1。
作为一种改进的方案，在所述主板上，PCIE插槽已有在位信号PRSNT#_n 管脚和预留部分RSVD管脚默认为高电平状态。
本发明的另一目的在于提供一种单PCIE插槽支持多PCIE Port的实现系统，所述系统包括：
外接卡身份信息识别模块，用于当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
配置信息获取模块，用于根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；
配置操作模块，用于根据获取到的外接卡的PCIE link配置信息进行PCIE 配置。
作为一种改进的方案，所述系统还包括：
管脚定义模块，用于对PCIE插槽已有在位信号PRSNT#_n管脚和预留部分 RSVD管脚进行重新定义；
上拉处理模块，用于对每一个管脚的信号在所述主板上做上拉处理；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port 数量组成真值表。
作为一种改进的方案，所述系统还包括：
第一命名模块，用于将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
第二命名模块，用于将所述PCIE插槽的B12、A32、A33、A50位置的RSVD 预留信号分别命名ID1、ID2、ID3、ID4。
作为一种改进的方案，所述真值表包括外接卡PCIE X16真值表、外接卡 PCIE X8真值表以及外接卡PCIE X8真值表；
其中，外接卡PCIE X16真值表为：
PRSNT#2_4 ID1 ID2 ID3 ID4 link宽度 Port数量
0 0 0 0 0 PCIE x1 16
0 0 0 0 1 PCIE x2 8
0 0 0 1 0 PCIE x4 4
0 0 0 1 1 PCIE x8 2
0 1 X X X PCIE x16 1
所述外接卡PCIE X8真值表为：
PRSNT#2_3 PRSNT#2_4 ID1 ID2 ID3 link宽度 Port数量
0 1 0 0 0 PCIE x1 8
0 1 0 0 1 PCIE x2 4
0 1 0 1 0 PCIE x4 2
0 1 1 X X PCIE x8 1
所述外接卡PCIE X8真值表为：
PRSNT#2_2 PRSNT#2_3 PRSNT#2_4 ID1 ID2 link宽度 Port数量
0 1 1 0 0 PCIE x1 4
0 1 1 0 1 PCIE x2 2
0 1 1 1 X PCIE x4 1
表中，所述PRSNT#2_n信号表示当前外接卡的类型，ID信号表示外接卡是否包含多个port，高电平表示外接卡只是包含一个PCIE Port，低电平则表示包含多个PCIE Port，ID信号的组合表示每个port的宽度，X表示0或1。
作为一种改进的方案，在所述主板上，PCIE插槽已有在位信号PRSNT#_n 管脚和预留部分RSVD管脚默认为高电平状态。
在本发明实施例中，当识别到主板的PCIE插槽上插入外接卡时，对外接卡预先配置定义的管脚信号进行解析，获取外接卡的身份信息；根据预先配置生成的真值表，对获取到的外接卡的身份信息进行分析，获取外接卡的PCIE link配置信息，外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；根据获取到的外接卡的PCIE link配置信息进行PCIE配置，从而实现一个PCIE插槽对一张PCIE卡多个Port(多个PCIE设备)的支持，或者说多个 PCIE Port复用一个标准PCIE插槽，节省资源。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的单PCIE插槽支持多PCIE Port的实现方法的实现流程图；
图2是本发明提供的PCIE插槽PRSNT#和RSVD信号位置示意图；
图3是本发明提供的单PCIE插槽支持多PCIE Port的实现系统的结构框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
图1本发明提供的单PCIE插槽支持多PCIE Port的实现方法的实现流程图，其具体包括下述步骤：
在步骤S101中，当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
在步骤S102中，根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的 PCIE link配置信息包括PCIE Port数量和link宽度；
在步骤S103中，根据获取到的外接卡的PCIE link配置信息进行PCIE 配置。
在该实施例中，单PCIE插槽支持多PCIE Port的实现主要涉及三个部分，包括主板、PCIE插槽以及外接卡，主板是主要部分，其主要器件有CPU和CPLD， CPU是PCIE的Host设备，PCIE信号都是由CPU发出到PCIE插槽，CPLD是逻辑器件，主要负责对IO信号的解析，并将结果告知CPU。PCIE插槽为标准 PCIEx16插槽，遵从标准插槽的信号定义。将PCIE规范里预留的几个RSVD信号重新定义使用。外接卡为PCIE接口，其上插接有PCIE设备，每个设备linkWidth可以为PCIE x1，x4，x8，x16。可以有多个设备，但是所有设备总link Width宽度小于等于16。
在本发明实施例中，在执行上述步骤S101之前还包括下述步骤：
对PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚进行重新定义，并且每一个管脚的信号在所述主板上做上拉处理，在主板上，PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚默认为高电平状态；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port 数量组成真值表；
在该实施例中，需要使用标准插槽已有的4个PRSNT#2_n信号和4个RSVD 信号，同时需要将RSVD信号重新定义为ID_n信号，具体为：
将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为 PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
将所述PCIE插槽的B12、A32、A33、A50位置的RSVD预留信号分别命名 ID1、ID2、ID3、ID4，如图2所示。
在本发明实施例中，针对不同PCIElink宽度的HBA外接卡(PCIE x16， PCIE x8，PCIE x4)，定义了如下真值表。每个外接卡上，可以支持PCIE x1， PCIE x2，PCIE x4，PCIEx8或PCIE x16的设备(或者说link宽度)，针对不同的link宽度的设备，可以支持不同数量的PCIE Port。例如，一张总宽度为PCIE x16的卡，可能支持16个PCIE x1的Port，或者4个PCIE x4的Port，或者1个PCIE x16的Port。
真值表包括外接卡PCIE X16真值表、外接卡PCIE X8真值表以及外接卡 PCIE X8真值表；
其中，外接卡PCIE X16真值表为：
PRSNT#2_4 ID1 ID2 ID3 ID4 link宽度 Port数量
0 0 0 0 0 PCIE x1 16
0 0 0 0 1 PCIE x2 8
0 0 0 1 0 PCIE x4 4
0 0 0 1 1 PCIE x8 2
0 1 X X X PCIE x16 1
所述外接卡PCIE X8真值表为：
PRSNT#2_3 PRSNT#2_4 ID1 ID2 ID3 link宽度 Port数量
0 1 0 0 0 PCIE x1 8
0 1 0 0 1 PCIE x2 4
0 1 0 1 0 PCIE x4 2
0 1 1 X X PCIE x8 1
所述外接卡PCIE X8真值表为：
PRSNT#2_2 PRSNT#2_3 PRSNT#2_4 ID1 ID2 link宽度 Port数量
0 1 1 0 0 PCIE x1 4
0 1 1 0 1 PCIE x2 2
0 1 1 1 X PCIE x4 1
表中，PRSNT#2_n信号用来表征当前的外接卡是x16，x8或者x4的类型。 ID_1信号用来表征单个卡中是否包含多个Port，ID_1如果为高电平表示该卡只是包含一个PCIEPort，如果为低电平则表示包含多个PCIE Port。ID_2/3/4 这三个信号的组合表示每个Port的link宽度，如：00表示每个Port为x1， 10表示每个Port为x4。最后一列为系统实际设定的该PCIE插槽上PCIE Port 的数量；
外接卡在设计时，也必须要按照以上真值表的要求，分别对PRSNT#_n信号和ID_n信号做处理，如果信号需要设置为低电平则接地处理，如果信号需要设置为高电平，则不需要做处理(因为信号在主板上默认上拉)。例如，一张PCIE x8规格的卡，支持两个x4的Port，则需要ID_1/2/3设为010；一张 PCIE x16规格的卡，支持四个x4的Port，则需要ID_1/2/3/4设为0010。
在本发明实施例中，通过一个标准的PCIE插槽，可以灵活支持一张PCIE 卡多个PCIE Port，方便一张PCIE卡上支持多个并行的PCIE设备，提高PCIE 插槽和外接卡的利用率。同时可以完全兼容以前单卡单PCIE Port的老卡，提高设备兼容性。
图3是本发明提供的单PCIE插槽支持多PCIE Port的实现系统的结构框图，为了便于说明，图中仅给出了与本发明实施例相关的部分。
单PCIE插槽支持多PCIE Port的实现系统包括：
外接卡身份信息识别模块11，用于当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
配置信息获取模块12，用于根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；
配置操作模块13，用于根据获取到的外接卡的PCIE link配置信息进行 PCIE配置。
所述系统还包括：
管脚定义模块14，用于对PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚进行重新定义；
上拉处理模块15，用于对每一个管脚的信号在所述主板上做上拉处理；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port 数量组成真值表。
所述系统还包括：
第一命名模块16，用于将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
第二命名模块17，用于将所述PCIE插槽的B12、A32、A33、A50位置的 RSVD预留信号分别命名ID1、ID2、ID3、ID4。
其中，上述各个模块的功能如上述方法实施例所记载，在此不再赘述。在本发明实施例中，当识别到主板的PCIE插槽上插入外接卡时，对外接卡预先配置定义的管脚信号进行解析，获取外接卡的身份信息；根据预先配置生成的真值表，对获取到的外接卡的身份信息进行分析，获取外接卡的PCIE link 配置信息，外接卡的PCIE link配置信息包括PCIEPort数量和link宽度；根据获取到的外接卡的PCIE link配置信息进行PCIE配置，从而实现一个PCIE 插槽对一张PCIE卡多个Port(多个PCIE设备)的支持，或者说多个PCIE Port 复用一个标准PCIE插槽，节省资源。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种单PCIE插槽支持多PCIE Port的实现方法，其特征在于，所述方法包括下述步骤：
当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；
根据获取到的外接卡的PCIE link配置信息进行PCIE配置。
2.根据权利要求1所述的单PCIE插槽支持多PCIE Port的实现方法，其特征在于，所述方法当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息的步骤之前还包括下述步骤：
对PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚进行重新定义，并且每一个管脚的信号在所述主板上做上拉处理；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port数量组成真值表。
3.根据权利要求2所述的单PCIE插槽支持多PCIE Port的实现方法，其特征在于，所述方法还包括下述步骤：
将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
将所述PCIE插槽的B12、A32、A33、A50位置的RSVD预留信号分别命名ID1、ID2、ID3、ID4。
4.根据权利要求3所述的单PCIE插槽支持多PCIE Port的实现方法，其特征在于，所述真值表包括外接卡PCIE X16真值表、外接卡PCIE X8真值表以及外接卡PCIE X8真值表；
其中，外接卡PCIE X16真值表为：
PRSNT#2_4 ID1 ID2 ID3 ID4 link宽度 Port数量 0 0 0 0 0 PCIE x1 16 0 0 0 0 1 PCIE x2 8 0 0 0 1 0 PCIE x4 4 0 0 0 1 1 PCIE x8 2 0 1 X X X PCIE x16 1
所述外接卡PCIE X8真值表为：
PRSNT#2_3 PRSNT#2_4 ID1 ID2 ID3 link宽度 Port数量 0 1 0 0 0 PCIE x1 8 0 1 0 0 1 PCIE x2 4 0 1 0 1 0 PCIE x4 2 0 1 1 X X PCIE x8 1
所述外接卡PCIE X8真值表为：
PRSNT#2_2 PRSNT#2_3 PRSNT#2_4 ID1 ID2 link宽度 Port数量 0 1 1 0 0 PCIE x1 4 0 1 1 0 1 PCIE x2 2 0 1 1 1 X PCIE x4 1
表中，所述PRSNT#2_n信号表示当前外接卡的类型，ID信号表示外接卡是否包含多个port，高电平表示外接卡只是包含一个PCIE Port，低电平则表示包含多个PCIE Port，ID信号的组合表示每个port的宽度，X表示0或1。
5.根据权利要求4所述的单PCIE插槽支持多PCIE Port的实现方法，其特征在于，在所述主板上，PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚默认为高电平状态。
6.一种单PCIE插槽支持多PCIE Port的实现系统，其特征在于，所述系统包括：
外接卡身份信息识别模块，用于当识别到主板的PCIE插槽上插入外接卡时，对所述外接卡预先配置定义的管脚信号进行解析，获取所述外接卡的身份信息；
配置信息获取模块，用于根据预先配置生成的真值表，对获取到的所述外接卡的身份信息进行分析，获取所述外接卡的PCIE link配置信息，所述外接卡的PCIE link配置信息包括PCIE Port数量和link宽度；
配置操作模块，用于根据获取到的外接卡的PCIE link配置信息进行PCIE配置。
7.根据权利要求6所述的单PCIE插槽支持多PCIE Port的实现系统，其特征在于，所述系统还包括：
管脚定义模块，用于对PCIE插槽已有在位信号PRSNT#n管脚和预留部分RSVD管脚进行重新定义；
上拉处理模块，用于对每一个管脚的信号在所述主板上做上拉处理；
其中，每一组管脚的定义均代表一对应的PCIE Port数量和link宽度分配要求，由所述PRSNT#_n、RSVD管脚对应的标识ID、link宽度以及PCIE Port数量组成真值表。
8.根据权利要求7所述的单PCIE插槽支持多PCIE Port的实现系统，其特征在于，所述系统还包括：
第一命名模块，用于将所述PCIE插槽的B17、B31、B48、B81位置的在位信号分别命名为PRSNT#2_1、PRSNT#2_2、PRSNT#2_3、PRSNT#2_4；
第二命名模块，用于将所述PCIE插槽的B12、A32、A33、A50位置的RSVD预留信号分别命名ID1、ID2、ID3、ID4。
9.根据权利要求8所述的单PCIE插槽支持多PCIE Port的实现系统，其特征在于，所述真值表包括外接卡PCIE X16真值表、外接卡PCIE X8真值表以及外接卡PCIE X8真值表；
其中，外接卡PCIE X16真值表为：
PRSNT#2_4 ID1 ID2 ID3 ID4 link宽度 Port数量 0 0 0 0 0 PCIE x1 16 0 0 0 0 1 PCIE x2 8 0 0 0 1 0 PCIE x4 4 0 0 0 1 1 PCIE x8 2 0 1 X X X PCIE x16 1
所述外接卡PCIE X8真值表为：
PRSNT#2_3 PRSNT#2_4 ID1 ID2 ID3 link宽度 Port数量 0 1 0 0 0 PCIE x1 8 0 1 0 0 1 PCIE x2 4 0 1 0 1 0 PCIE x4 2 0 1 1 X X PCIE x8 1
所述外接卡PCIE X8真值表为：
PRSNT#2_2 PRSNT#2_3 PRSNT#2_4 ID1 ID2 link宽度 Port数量 0 1 1 0 0 PCIE x1 4 0 1 1 0 1 PCIE x2 2 0 1 1 1 X PCIE x4 1
表中，所述PRSNT#2_n信号表示当前外接卡的类型，ID信号表示外接卡是否包含多个port，高电平表示外接卡只是包含一个PCIE Port，低电平则表示包含多个PCIE Port，ID信号的组合表示每个port的宽度，X表示0或1。
10.根据权利要求9所述的单PCIE插槽支持多PCIE Port的实现系统，其特征在于，在所述主板上，PCIE插槽已有在位信号PRSNT#_n管脚和预留部分RSVD管脚默认为高电平状态。
CN201911152262.9A 2019-11-22 2019-11-22 一种单PCIE插槽支持多PCIE Port的实现方法及系统 Pending CN111008162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911152262.9A CN111008162A (zh) 2019-11-22 2019-11-22 一种单PCIE插槽支持多PCIE Port的实现方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911152262.9A CN111008162A (zh) 2019-11-22 2019-11-22 一种单PCIE插槽支持多PCIE Port的实现方法及系统

Publications (1)

Publication Number Publication Date
CN111008162A true CN111008162A (zh) 2020-04-14

Family

ID=70112852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911152262.9A Pending CN111008162A (zh) 2019-11-22 2019-11-22 一种单PCIE插槽支持多PCIE Port的实现方法及系统

Country Status (1)

Country Link
CN (1) CN111008162A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111538689A (zh) * 2020-04-22 2020-08-14 中国科学院自动化研究所 两端异构的多通道pcie转接卡
CN111723037A (zh) * 2020-06-19 2020-09-29 浪潮电子信息产业股份有限公司 一种pcie接口扩展系统及服务器
CN111752871A (zh) * 2020-05-29 2020-10-09 苏州浪潮智能科技有限公司 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
TWI796015B (zh) * 2021-11-11 2023-03-11 新加坡商鴻運科股份有限公司 自動識別伺服器ＰＣＩｅ配置之方法及伺服器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
CN101609442A (zh) * 2009-06-17 2009-12-23 成都市华为赛门铁克科技有限公司 一种接口自适应的方法及其装置、系统
CN104460857A (zh) * 2014-10-30 2015-03-25 曙光信息产业(北京)有限公司 一种高速外设部件互连标准卡及其使用方法和装置
CN106951383A (zh) * 2017-04-19 2017-07-14 深圳市同泰怡信息技术有限公司 一种提高pcie数据通道使用率的主板及方法
CN109828942A (zh) * 2017-11-23 2019-05-31 凌华科技股份有限公司 智能化PCIe插槽通道分配方法
CN110162496A (zh) * 2019-04-15 2019-08-23 深圳市同泰怡信息技术有限公司 一种基于中央处理器实现pcie端口自动配置的方法
CN110389916A (zh) * 2019-06-29 2019-10-29 苏州浪潮智能科技有限公司 一种服务器系统中实现PCIe带宽自动分配的系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
CN101609442A (zh) * 2009-06-17 2009-12-23 成都市华为赛门铁克科技有限公司 一种接口自适应的方法及其装置、系统
CN104460857A (zh) * 2014-10-30 2015-03-25 曙光信息产业(北京)有限公司 一种高速外设部件互连标准卡及其使用方法和装置
CN106951383A (zh) * 2017-04-19 2017-07-14 深圳市同泰怡信息技术有限公司 一种提高pcie数据通道使用率的主板及方法
CN109828942A (zh) * 2017-11-23 2019-05-31 凌华科技股份有限公司 智能化PCIe插槽通道分配方法
CN110162496A (zh) * 2019-04-15 2019-08-23 深圳市同泰怡信息技术有限公司 一种基于中央处理器实现pcie端口自动配置的方法
CN110389916A (zh) * 2019-06-29 2019-10-29 苏州浪潮智能科技有限公司 一种服务器系统中实现PCIe带宽自动分配的系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111538689A (zh) * 2020-04-22 2020-08-14 中国科学院自动化研究所 两端异构的多通道pcie转接卡
CN111752871A (zh) * 2020-05-29 2020-10-09 苏州浪潮智能科技有限公司 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN111723037A (zh) * 2020-06-19 2020-09-29 浪潮电子信息产业股份有限公司 一种pcie接口扩展系统及服务器
TWI796015B (zh) * 2021-11-11 2023-03-11 新加坡商鴻運科股份有限公司 自動識別伺服器ＰＣＩｅ配置之方法及伺服器

Similar Documents

Publication Publication Date Title
CN111008162A (zh) 一种单PCIE插槽支持多PCIE Port的实现方法及系统
CN106557340B (zh) 一种配置方法及装置
CN111143256B (zh) 一种读取现场可更换单元信息的方法和装置
US9298662B2 (en) Providing expansion card settings
US8037223B2 (en) Reconfigurable I/O card pins
US20230350831A1 (en) Bandwidth allocation method and apparatus for pcie external plug-in card, and device and storage medium
CN112181505A (zh) 一种支持多主机服务器PCIe带宽分配方法、装置及介质
CN110633130B (zh) 一种基于内存热插拔技术的虚拟内存管理方法和装置
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN111078353A (zh) 存储设备的操作方法及物理服务器
CN104049692A (zh) 一种刀片服务器
US11048557B2 (en) Methods and modules relating to allocation of host machines
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
DE102021107336A1 (de) VORRICHTUNGEN, SYSTEME, UND VERFAHREN FÜR PCIe ENDPUNKT INTERRUPT
CN115543894B (zh) 存储系统、数据处理方法及装置、存储介质及电子设备
CN113220368B (zh) 一种存储客户端资源隔离方法、系统、终端及存储介质
WO2017124918A1 (zh) 一种设备热处理方法和装置
US20120324188A1 (en) Virtual usb key for blade server
US7155547B2 (en) Integrally embedded backplane data device and method
US9652429B2 (en) Horizontally expandable computing system
CN113938297B (zh) 一种能动态扩展业务口的防火墙装置及其运行方法
CN216014148U (zh) 一种服务器和服务器背板
CN115687189A (zh) 一种计算设备及pcie资源分配方法
CN117135055A (zh) 带宽资源的控制方法及装置、存储介质及电子装置
CN114416620A (zh) 一种槽位识别方法、装置、设备及机器可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200414