CN110389916A - 一种服务器系统中实现PCIe带宽自动分配的系统 - Google Patents
一种服务器系统中实现PCIe带宽自动分配的系统 Download PDFInfo
- Publication number
- CN110389916A CN110389916A CN201910580929.9A CN201910580929A CN110389916A CN 110389916 A CN110389916 A CN 110389916A CN 201910580929 A CN201910580929 A CN 201910580929A CN 110389916 A CN110389916 A CN 110389916A
- Authority
- CN
- China
- Prior art keywords
- riser
- dis
- signal
- connector
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Abstract
本发明提出了一种服务器系统中实现PCIe带宽自动分配的系统,包括主板、主板连接器、硬盘背板和或Riser卡;主板上PCH通过DIS_BP_RISER信号区别下行连接的是硬盘背板还是Riser卡;主板上PCH通过DIS_X8_X16信号区分将x8带宽分配给x8带宽还是和其他接口组成x16带宽;主板连接器上的两个引脚分别通过DIS_BP_RISER信号和DIS_X8_X16信号与硬盘背板和Riser卡通信。本发明将连接信号的功能重新定义,在Slimline连接器上复用BP_TYPE,固化用于PCIe带宽自动分配的信号数量,不受板卡数量及相关管脚数量限制,脱离板卡本身,实现相关信号与带宽的绑定。
Description
技术领域
本发明属于服务器系统PCIe带宽设计技术领域,特别涉及一种服务器系统中实现PCIe带宽自动分配的系统。
背景技术
在服务器系统中,主板及不同类型的子卡搭配在一起,共同搭配实现系统的各个功能;在主板及子卡端,一般使用PCIe高速总线完成高速信号的传输。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCIe总线下可以挂的设备有多种,包含硬盘,网卡、SAS/RAID卡等外插卡,一般硬盘通过硬盘背板连接,其他外插卡使用Riser卡转接。在实际板卡设计中,需要明确设备所需的带宽,在BIOS下进行正确设置,设备才可以正常使用。BIOS是一组固化到计算机内主板上一个ROM芯片上的程序,它保存着计算机最重要的基本输入输出程序、开机后自检程序和系统自启动程序,它可从CMOS中读写系统设置的具体信息。目前Intel Whitley平台的CPU,每个CPU有4个x16带宽的PCIe port,在BIOS下,每个x16带宽的PCIe port可以划分为1个x16、2个x8、4个 x4等。在连接设备时,设备的实际带宽需要和BIOS下的设置对应。基于PCIe 的特性,带宽支持向下兼容,对于设置为x16带宽的port,向下支持x8、x4、 x2、x1的设备。例如,一张带宽为x8的网卡连接到设置为1个x16带宽的 port上,可以正常工作;一张带宽为x16的网卡连接到设置为2个x8带宽的 port上,不能正常工作。基于PCIe的此特性,在服务器系统中,BIOS的PCIe带宽分配需要硬件上提供相关信号以作区分。
现有的技术方案是连接硬盘背板的PCIe port统一设置为x4带宽,连接Riser卡的PCIe port根据Riser ID进行设置。Riser ID指的是给系统中的所有Riser卡统一编码,在主板上,该编码提供给BIOS,BIOS读取编码后能够唯一对应到Riser卡上,代码中会预设每张卡的实际带宽分配情况,BIOS 读取Riser ID后能够对应到连接的Riser卡,进而对应到实际的带宽分配,如下表所示,在不同的Riser卡上,ID互相不重复,Riser卡与Riser ID为唯一绑定关系。
Riser卡 | Riser ID | 带宽分配 |
Riser 1 | 00 | x8+x8+x8 |
Riser 2 | 01 | x16+x8 |
Riser 3 | 10 | x8+x16 |
… | … | … |
现有技术方案局限于PCH GPIO管脚数量和互联接口的管脚数量,Riser ID 的位数与Riser卡的数量对应,对于同一接口,当可能连接的Riser卡种类大于4种时,需要使用3位Riser ID;当可能连接的Riser卡种类大于8种时,需要使用4位Riser ID。Riser ID的位数受限于PCH的GPIO管脚数量及互联接口的可用管脚数量,在主板上,PCH收集来自各个PCIe接口的Riser ID,信号数量繁多会导致PCH GPIO管脚数量不够的问题;其次,在复杂系统中,互联接口的信号复杂,会导致连接器管脚数量不够。现有技术方案局限于配置种类少、拓扑简单的情况,在复杂系统中,同一PCIe接口可能会同时连接Riser卡和硬盘背板的情况,而现有技术方案无法通过Riser ID区分下行连接的是硬盘背板还是Riser卡,导致无法实现PCIe带宽的自动分配。现有技术方案不够灵活,新增板卡无法支持。在如上第1条中提到的,前期Riser ID设计时参考实际的Riser卡数量,例如,设计为2位Riser ID,该接口最多支持4张Riser卡,后续新增板卡无法支持,方案不够灵活。
发明内容
本发明提出了一种服务器系统中实现PCIe带宽自动分配的系统,脱离板卡本身,实现相关信号与带宽的绑定。
为了实现上述目的,本发明提出了一种服务器系统中实现PCIe带宽自动分配的系统,包括主板MB、主板连接器、硬盘背板和或Riser卡;
所述主板MB上PCH通过DIS_BP_RISER信号区别下行连接的是硬盘背板还是Riser卡;所述主板MB上PCH通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;所述主板MB上PCH通过DIS_X8_X16信号区分将x8带宽分配给x8带宽还是和其他接口组成x16带宽;所述主板MB上PCH通过 DIS_X8_X16信号分别与硬盘背板和Riser卡通信;
所述主板连接器上的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和 Riser卡通信;所述主板连接器上的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信。
进一步的,所述主板MB上PCH连接硬盘背板时,所述DIS_BP_RISER信号上拉;所述主板MB上PCH连接Riser卡时,所述DIS_BP_RISER信号下拉。
进一步的,所述主板MB上PCH连接Riser卡,分配x8带宽时,所述DIS_X8_X16信号为下拉,分配x16带宽时,所述DIS_X8_X16信号为上拉;所述主板MB上PCH连接硬盘背板时,固定设置x4带宽。
进一步的,所述PCH上的GPIO接口通过DIS_BP_RISER信号分别与硬盘背板连接器的第一引脚相连和Riser卡连接器的第一引脚相连;所述PCH上的GPIO接口通过DIS_X8_X16信号分别与硬盘背板连接器的第二引脚相连和 Riser卡连接器的第二引脚相连。
进一步的,硬盘背板连接器和Riser卡连接器均为Slimline连接器时,
所述PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板Slimline连接器的B8引脚相连;所述PCH上的GPIO接口通过DIS_BP_RISER信号与Riser 卡Slimline连接器的B8引脚相连;
所述PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板Slimline连接器的B26引脚相连;所述PCH上的GPIO接口通过DIS_X8_X16信号与Riser 卡Slimline连接器的B26引脚相连。
进一步的,所述DIS_BP_RISER信号和DIS_X8_X16信号通过复用BP_TYPE 信号实现。
进一步的,硬盘背板连接器和Riser卡连接器均为other connector连接器时;
所述PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板连接器的第一pin相连;所述PCH上的GPIO接口通过DIS_BP_RISER信号与Riser卡连接器的第一pin相连;
所述PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板连接器的第二 pin相连;所述PCH上的GPIO接口通过DIS_X8_X16信号与Riser卡连接器的第二pin相连。
进一步的,所述硬盘背板连接器的第一pin和硬盘背板连接器的第二pin 均为自定义引脚;
所述Riser卡连接器的第一pin和Riser卡连接器的第二pin均为自定义引脚。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
本发明实施例提出了一种服务器系统中实现PCIe带宽自动分配的系统,包括主板MB、主板连接器、硬盘背板和或Riser卡;主板MB上PCH通过 DIS_BP_RISER信号区别下行连接的是硬盘背板还是Riser卡;主板MB上PCH 通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;主板MB上PCH通过DIS_X8_X16信号区分将x8带宽分配给x8带宽还是和其他接口组成x16带宽;主板MB上PCH通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信;主板连接器上的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;主板连接器上的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser 卡通信。主板MB上PCH连接硬盘背板时,DIS_BP_RISER信号上拉;主板MB 上PCH连接Riser卡时,DIS_BP_RISER信号下拉。主板MB上PCH连接Riser 卡,分配x8带宽时,DIS_X8_X16信号为下拉,分配x16带宽时,DIS_X8_X16 信号为上拉;主板MB上PCH连接硬盘背板时,固定设置x4带宽。本发明将 DIS_BP_RISER和DIS_X8_X16信号的功能重新定义,在Slimline连接器上复用BP_TYPE信号,固化用于PCIe带宽自动分配的信号数量,不受板卡数量及相关管脚数量限制,脱离板卡本身,实现相关信号与带宽的绑定。
附图说明
附图1是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图1;
附图2是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图2;
附图3是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图3。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
实施例1
本发明实施例1提出了一种服务器系统中实现PCIe带宽自动分配的系统,包括主板MB、主板连接器、硬盘背板和或Riser卡;
主板MB上PCH通过DIS_BP_RISER信号区别下行连接的是硬盘背板还是 Riser卡;主板MB上PCH通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;主板MB上PCH通过DIS_X8_X16信号区分将x8带宽分配给x8带宽还是和其他接口组成x16带宽;主板MB上PCH通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信;
主板连接器上的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和 Riser卡通信;主板连接器上的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信。
主板MB上PCH连接硬盘背板时,DIS_BP_RISER信号上拉;主板MB上 PCH连接Riser卡时,DIS_BP_RISER信号下拉。
主板MB上PCH连接Riser卡,分配x8带宽时,DIS_X8_X16信号为下拉,分配x16带宽时,DIS_X8_X16信号为上拉;主板MB上PCH连接硬盘背板时,固定设置x4带宽。
附图1是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图1,包括主板MB、主板连接器、硬盘背板和Riser卡,其中硬板背板连接器为 Slimline连接器,Riser卡连接器也为Slimline连接器。
PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板Slimline连接器的B8引脚相连;PCH上的GPIO接口通过DIS_BP_RISER信号与Riser卡 Slimline连接器的B8引脚相连;
PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板Slimline连接器的 B26引脚相连;PCH上的GPIO接口通过DIS_X8_X16信号与Riser卡Slimline 连接器的B26引脚相连。
主板连接器Conn0X8的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;主板连接器Conn0X8的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信。
主板连接器Conn1X8的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;主板连接器Conn1X8的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信。
附图2是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图2,包括主板MB、主板连接器和硬盘背板。当硬盘背板连接器为Slimline连接器时,
PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板Slimline连接器的B8引脚相连;PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板Slimline 连接器的B26引脚相连;
主板连接器Conn0X8的第一引脚通过DIS_BP_RISER信号硬盘背板通信;主板连接器Conn0X8的第二引脚通过DIS_X8_X16信号与硬盘背板通信。
当硬盘背板连接器为other connector连接器时,PCH上的GPIO接口通过DIS_BP_RISER信号分别与硬盘背板连接器的第一pin相连;PCH上的GPIO 接口通过DIS_X8_X16信号分别与硬盘背板连接器的第二pin相连。
附图2是本发明实施例1提出的实现PCIe带宽自动分配的拓扑图2,包括主板MB、主板连接器和Riser卡。当Riser卡连接器为Slimline连接器时,
PCH上的GPIO接口通过DIS_BP_RISER信号与Riser卡Slimline连接器的B8引脚相连;PCH上的GPIO接口通过DIS_X8_X16信号与Riser卡Slimline 连接器的B26引脚相连。
当Riser卡连接器为other connector连接器时,PCH上的GPIO接口通过DIS_BP_RISER信号分别与Riser卡连接器的第一pin相连;PCH上的GPIO 接口通过DIS_X8_X16信号分别与Riser卡连接器的第二pin相连。
本发明实施例的核心为每个x8带宽的接口使用2pin信号,如下表所所示,为1个x16带宽的PCIe port带宽自动分配的真值表,其中Conn0和Conn1 为2个x8带宽的连接器,本发明保护的范围不局限于实施例,可以根据带宽,进行叠加,每个x16带宽的接口使用4pin信号等。
另外本发明实施例中不局限于连接器种类,当主板端、硬盘背板或者 Riser卡端使用Slimline连接器时,复用BP_TYPE pin。
主板端、硬盘背板或者Riser卡端在使用其他自定义连接器时,使用自定义pin即可。目的是将主板信号参照上面的真值表设定,搭配情况灵活连接。其中子卡端包括硬盘背板和或Riser卡。例如:主板端和子卡端都使用 Slimline连接器时,使用主板端的A8连接子卡端的B8,使用主板端的A26 连接子卡端的B26,因为Slimline连接器要求异侧连接;
在主板端使用Slimline连接器,子卡端使用其他连接器时,以定义其它连接器的1pin、2pin为例,使用主板端的A8连接子卡端的1,使用主板端的 A26连接子卡端的2;
在主板端使用其他连接器,子卡端使用Slimline连接器时,以定义其它连接器的1pin、2pin为例,使用主板端的1连接子卡端的B8,使用主板端的 2连接子卡端的B26;
在主板端和子卡端都使用其他连接器时,以定义主板端其它连接器的 1pin、2pin,定义子卡端其它连接器的3pin、4pin为例,使用主板端的1连接子卡端的3,使用主板端的2连接子卡端的4。
以上内容仅仅是对本发明的结构所作的举例和说明,所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,只要不偏离发明的结构或者超越本权利要求书所定义的范围,均应属于本发明的保护范围。
Claims (8)
1.一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,包括主板MB、主板连接器、硬盘背板和或Riser卡;
所述主板MB上PCH通过DIS_BP_RISER信号区别下行连接的是硬盘背板还是Riser卡;所述主板MB上PCH通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;所述主板MB上PCH通过DIS_X8_X16信号区分将x8带宽分配给x8带宽还是和其他接口组成x16带宽;所述主板MB上PCH通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信;
所述主板连接器上的第一引脚通过DIS_BP_RISER信号分别与硬盘背板和Riser卡通信;所述主板连接器上的第二引脚通过DIS_X8_X16信号分别与硬盘背板和Riser卡通信。
2.根据权利要求1所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,所述主板MB上PCH连接硬盘背板时,所述DIS_BP_RISER信号上拉;所述主板MB上PCH连接Riser卡时,所述DIS_BP_RISER信号下拉。
3.根据权利要求2所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,所述主板MB上PCH连接Riser卡,分配x8带宽时,所述DIS_X8_X16信号为下拉,分配x16带宽时,所述DIS_X8_X16信号为上拉;所述主板MB上PCH连接硬盘背板时,固定设置x4带宽。
4.根据权利要求3所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,所述PCH上的GPIO接口通过DIS_BP_RISER信号分别与硬盘背板连接器的第一引脚相连和Riser卡连接器的第一引脚相连;所述PCH上的GPIO接口通过DIS_X8_X16信号分别与硬盘背板连接器的第二引脚相连和Riser卡连接器的第二引脚相连。
5.根据权利要求4所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,硬盘背板连接器和Riser卡连接器均为Slimline连接器时,
所述PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板Slimline连接器的B8引脚相连;所述PCH上的GPIO接口通过DIS_BP_RISER信号与Riser卡Slimline连接器的B8引脚相连;
所述PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板Slimline连接器的B26引脚相连;所述PCH上的GPIO接口通过DIS_X8_X16信号与Riser卡Slimline连接器的B26引脚相连。
6.根据权利要求5所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,所述DIS_BP_RISER信号和DIS_X8_X16信号通过复用BP_TYPE信号实现。
7.根据权利要求4所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,硬盘背板连接器和Riser卡连接器均为other connector连接器时;
所述PCH上的GPIO接口通过DIS_BP_RISER信号与硬盘背板连接器的第一pin相连;所述PCH上的GPIO接口通过DIS_BP_RISER信号与Riser卡连接器的第一pin相连;
所述PCH上的GPIO接口通过DIS_X8_X16信号与硬盘背板连接器的第二pin相连;所述PCH上的GPIO接口通过DIS_X8_X16信号与Riser卡连接器的第二pin相连。
8.根据权利要求7所述的一种服务器系统中实现PCIe带宽自动分配的系统,其特征在于,
所述硬盘背板连接器的第一pin和硬盘背板连接器的第二pin均为自定义引脚;
所述Riser卡连接器的第一pin和Riser卡连接器的第二pin均为自定义引脚。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910580929.9A CN110389916A (zh) | 2019-06-29 | 2019-06-29 | 一种服务器系统中实现PCIe带宽自动分配的系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910580929.9A CN110389916A (zh) | 2019-06-29 | 2019-06-29 | 一种服务器系统中实现PCIe带宽自动分配的系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110389916A true CN110389916A (zh) | 2019-10-29 |
Family
ID=68286108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910580929.9A Pending CN110389916A (zh) | 2019-06-29 | 2019-06-29 | 一种服务器系统中实现PCIe带宽自动分配的系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110389916A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008162A (zh) * | 2019-11-22 | 2020-04-14 | 苏州浪潮智能科技有限公司 | 一种单PCIE插槽支持多PCIE Port的实现方法及系统 |
CN111090557A (zh) * | 2019-12-22 | 2020-05-01 | 苏州浪潮智能科技有限公司 | 一种pcie设备异常降带宽的管理方法、装置及设备 |
CN111475431A (zh) * | 2020-04-01 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种主板,背板,识别系统以及识别方法 |
CN112685347A (zh) * | 2020-12-31 | 2021-04-20 | 西安易朴通讯技术有限公司 | 一种不同带宽的pcie设备的兼容方法、装置及服务器 |
WO2021238268A1 (zh) * | 2020-05-29 | 2021-12-02 | 苏州浪潮智能科技有限公司 | 一种同一槽位兼容不同带宽的pcie设备、装置及方法 |
CN114443531A (zh) * | 2022-01-28 | 2022-05-06 | 苏州浪潮智能科技有限公司 | 一种服务器PCIe端口自动配置的系统、方法 |
WO2022134855A1 (zh) * | 2020-12-26 | 2022-06-30 | 苏州浪潮智能科技有限公司 | PCIe外插卡的带宽分配方法、装置、设备及存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150067424A1 (en) * | 2013-08-29 | 2015-03-05 | Lenovo (Singapore) Pte. Ltd. | Processor tap support for remote services |
US20150074323A1 (en) * | 2013-09-11 | 2015-03-12 | Lenovo (Singapore) Pte. Ltd. | Data bus host and controller switch |
CN106959932A (zh) * | 2017-04-14 | 2017-07-18 | 广东浪潮大数据研究有限公司 | 一种自动切换PCIe信号的Riser卡设计方法 |
CN207232846U (zh) * | 2017-09-13 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种支持多种硬盘搭配的服务器架构 |
CN107992438A (zh) * | 2017-11-24 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种服务器及在服务器内灵活配置PCIe拓扑的方法 |
CN108763124A (zh) * | 2018-05-23 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIE Riser卡 |
CN109411970A (zh) * | 2018-11-01 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种pcb转接板 |
CN109683679A (zh) * | 2018-12-25 | 2019-04-26 | 浪潮电子信息产业股份有限公司 | 一种通用型服务器 |
-
2019
- 2019-06-29 CN CN201910580929.9A patent/CN110389916A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150067424A1 (en) * | 2013-08-29 | 2015-03-05 | Lenovo (Singapore) Pte. Ltd. | Processor tap support for remote services |
US20150074323A1 (en) * | 2013-09-11 | 2015-03-12 | Lenovo (Singapore) Pte. Ltd. | Data bus host and controller switch |
CN106959932A (zh) * | 2017-04-14 | 2017-07-18 | 广东浪潮大数据研究有限公司 | 一种自动切换PCIe信号的Riser卡设计方法 |
CN207232846U (zh) * | 2017-09-13 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种支持多种硬盘搭配的服务器架构 |
CN107992438A (zh) * | 2017-11-24 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种服务器及在服务器内灵活配置PCIe拓扑的方法 |
CN108763124A (zh) * | 2018-05-23 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIE Riser卡 |
CN109411970A (zh) * | 2018-11-01 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种pcb转接板 |
CN109683679A (zh) * | 2018-12-25 | 2019-04-26 | 浪潮电子信息产业股份有限公司 | 一种通用型服务器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008162A (zh) * | 2019-11-22 | 2020-04-14 | 苏州浪潮智能科技有限公司 | 一种单PCIE插槽支持多PCIE Port的实现方法及系统 |
CN111090557A (zh) * | 2019-12-22 | 2020-05-01 | 苏州浪潮智能科技有限公司 | 一种pcie设备异常降带宽的管理方法、装置及设备 |
CN111475431A (zh) * | 2020-04-01 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种主板,背板,识别系统以及识别方法 |
WO2021238268A1 (zh) * | 2020-05-29 | 2021-12-02 | 苏州浪潮智能科技有限公司 | 一种同一槽位兼容不同带宽的pcie设备、装置及方法 |
WO2022134855A1 (zh) * | 2020-12-26 | 2022-06-30 | 苏州浪潮智能科技有限公司 | PCIe外插卡的带宽分配方法、装置、设备及存储介质 |
CN112685347A (zh) * | 2020-12-31 | 2021-04-20 | 西安易朴通讯技术有限公司 | 一种不同带宽的pcie设备的兼容方法、装置及服务器 |
CN114443531A (zh) * | 2022-01-28 | 2022-05-06 | 苏州浪潮智能科技有限公司 | 一种服务器PCIe端口自动配置的系统、方法 |
CN114443531B (zh) * | 2022-01-28 | 2023-07-18 | 苏州浪潮智能科技有限公司 | 一种服务器PCIe端口自动配置的系统、方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110389916A (zh) | 一种服务器系统中实现PCIe带宽自动分配的系统 | |
CN107992438A (zh) | 一种服务器及在服务器内灵活配置PCIe拓扑的方法 | |
CN204833236U (zh) | 一种支持混合式存储的存储系统 | |
CN107357376A (zh) | 一种硬盘背板、制作及其实现方法 | |
CN111752871A (zh) | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 | |
CN108090014A (zh) | 一种兼容NVMe的存储IO箱系统及其设计方法 | |
CN209044488U (zh) | 一种基于vpx架构可配置的超融合计算平台 | |
US10271113B2 (en) | Chassis switch using distributed backplane to interconnect line cards | |
CN110232041A (zh) | 一种基于申威芯片的国产服务器主板的实现方法 | |
CN209248436U (zh) | 一种扩展板卡及服务器 | |
CN114443531B (zh) | 一种服务器PCIe端口自动配置的系统、方法 | |
CN108959158A (zh) | 一种基于Whitley平台的处理器板 | |
CN109033009A (zh) | 一种支持通用和机柜型服务器的电路板及系统 | |
CN109062831A (zh) | 一种能自动调整硬盘背板上硬盘灯的控制总线电路 | |
CN208538025U (zh) | 一种支持10个热插拔硬盘的服务器 | |
CN106844269A (zh) | 一种Purley平台的多路服务器系统 | |
CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
CN207833499U (zh) | 一种基于PCIE4.0的Riser卡 | |
CN109739788A (zh) | 一种同时支持多硬盘的背板 | |
CN203858506U (zh) | 一种基于网络背板总线的插卡式自动化测试设备 | |
CN205485799U (zh) | 一种可复用sas、sata信号的硬盘背板 | |
CN209895219U (zh) | 一种基于多功能Slimline连接器的板卡 | |
CN208848136U (zh) | 一种m.2硬盘扩展卡 | |
CN208752617U (zh) | 一种支持8盘位的l型2u存储服务器 | |
CN217428139U (zh) | 防火墙设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191029 |