CN114443531B - 一种服务器PCIe端口自动配置的系统、方法 - Google Patents

Abstract

本发明属于服务器端口配置技术领域，具体提供一种服务器PCIe端口自动配置的系统、方法，所述系统包括主板，主板上设置有CPU和主板连接器，CPU设置有PCIe端口和检测端口；所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡；CPU通过PCIe端口分别连接到相应的主板连接器；主板连接器与硬盘背板和/或Riser卡连接时，CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚信号，并通过检测结果对CPU相应的PCIe端口进行配置。节约了多个印制电路板料号所带来的生产和管理成本，又能够避免了人工烧录不同版本的BIOS固件存在的人为因素潜在风险。

Description

一种服务器PCIe端口自动配置的系统、方法

技术领域

本发明涉及服务器端口配置技术领域，具体涉及一种服务器PCIe端口自动配置的系统、方法。

背景技术

AMD Milan平台的处理器由于其卓越的性能被广泛应用在互联网以及大数据等领域的服务器之中。由于不同客户的应用场景和需求的个性化以及差异化，也促使服务器产品的种类和配置越来越多。AMD Milan处理器为了更广泛地适应服务器市场的需求，满足不同的客户的不同应用场景的差异化，其芯片设计中PCIe端口的P0、P1、G2、G3 port的低8位lane[0:7]可以被配置为PCIe端口使用，也可以被配置为CPU直出的SATA端口。不同的客户可以根据其应用的需求进行差异化、定制化设计。但是这样定向开发造成设计周期长，成本高，并不能提供最优性价比的产品。有的服务器厂家为了能够减少重复化的设计工作和降低成本，针对市场繁杂多样化的需求，进行归一化设计，这样就不可避免地带来裁剪部分客户个性化需求的结果，并不能提供满足客户需求的产品，在市场竞争中处于劣势。

针对不同的客户需求，一般通过下述两种方案进行实现：方案一：针对不同配置的服务器，设计同一款主板，搭配不同的硬盘背板和PCIe卡来满足不同客户的差异化需求，针对不同配置，在主板上硬件设计有拨码开关/跳线帽/上下拉电阻用于设置不同的BoardID，来区分不同PCIe端口配置。方案二：针对不同配置的服务器，设计同一款主板，搭配不同的硬盘背板和PCIe卡来满足不同客户的差异化需求，针对不同配置，采用不同的BIOS固件版本去匹配相应的PCIe端口配置。

上述方案存在的问题是：方案一：在不同配置中的上下拉电阻的差异会导致多种BOM，主板印制电路板的复用性较差，无法在不同项目不同配置中灵活调配使用。而且产生多个BOM也会导致生产和管理成本的上升。在不同配置中使用拨码开关/跳线帽等方式会导致生产环节由于工程师个人产品认知不全或者意识疏漏等问题造成服务风险。方案二：在出厂时烧写不同的BIOS固件会导致同样硬件同样料号的主板烧录不同的软件，一旦主板脱离机箱存在，服务人员就会难以目测区分该主板是应用在哪个配置的机箱中，这样造成固件版本众多、管理繁杂、容易出错。

发明内容

针对多个印制电路板料号所带来的生产和管理成本的问题、人为设置拨码开关、插拔跳线帽所带来的服务风险问题、人工烧录不同版本的BIOS固件存在的人为因素潜在风险的问题，本发明提供一种服务器PCIe端口自动配置的系统、方法。

本发明的技术方案是：

一方面，本发明技术方案提供一种服务器PCIe端口自动配置的系统，包括主板，主板上设置有CPU和主板连接器，CPU设置有PCIe端口和检测端口；所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡；CPU通过PCIe端口分别连接到相应的主板连接器；

主板连接器与硬盘背板和/或Riser卡连接时，CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚电平信号，并通过检测结果对CPU相应的PCIe端口进行配置。

优选地，检测电路包括电源模块和MOS管；

MOS管的栅极与硬盘背板或Riser卡连接，MOS管的漏极与CPU连接，MOS管的漏极还通过第一电阻与电源模块连接，MOS管的源极通过第二电阻接地，MOS管的栅极还通过第三电阻接地。

优选地，硬盘背板和Riser卡分别设置有第一连接器，第一连接器包括第一检测引脚和第二检测引脚；

第一检测引脚通过一路检测电路与CPU连接；

第二检测引脚通过另一路检测电路与CPU连接。

优选地，硬盘背板的第一检测引脚通过第四电阻连接到电源模块；

硬盘背板的第二检测引脚通过第五电阻连接到电源模块。

优选地，硬盘背板设置有第二连接器和第三连接器；第二连接器和第三连接器分别设置有第一检测引脚；

第二连接器的第一检测引脚通过一路检测电路与CPU连接；

第三连接器的第一检测引脚通过另一路检测电路与CPU连接；

第二连接器的第一检测引脚通过第六电阻连接到电源模块；

第三连接器的第一检测引脚通过第七电阻连接到电源模块。

Riser卡设置有第四连接器，第四连接器设置有第三检测引脚和第四检测引脚；

第三检测引脚通过一路检测电路与CPU连接；

第四检测引脚通过另一路检测电路与CPU连接。

优选地，该系统还包括用于扩展CPU检测端口的扩展芯片；

CPU通过扩展芯片与各检测电路连接。

优选地，检测端口为GPIO端口，扩展芯片为用于扩展GPIO的PCA9555芯片。

优选地，主板连接器包括Slimline x8连接器；Slimline x8连接器设置有第一连接引脚和第二连接引脚；

主板的Slimline x8连接器与硬盘背板连接时，Slimline x8连接器的第一连接引脚与硬盘背板的第一检测引脚连接，Slimline x8连接器的第二连接引脚与硬盘背板的第二检测引脚连接；

主板的Slimline x8连接器与Riser卡连接时，Slimline x8连接器的第一连接引脚与Riser卡的第一检测引脚连接，Slimline x8连接器的第二连接引脚与Riser卡的第二检测引脚连接。

优选地，主板连接器还包括GEN-Z连接器；GEN-Z连接器设置有第一连接引脚和第二连接引脚；

主板的GEN-Z连接器与硬盘背板连接时，GEN-Z连接器的第一连接引脚与第二连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第三连接器的第一检测引脚连接；

主板的GEN-Z连接器与Riser卡连接时，GEN-Z连接器的第一连接引脚与第四连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第四连接器的第二检测引脚连接。

另一方面，本发明技术方案提供一种服务器PCIe端口自动配置的方法，包括如下步骤：当端口与硬盘背板连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至SATA背板，将该端口的低8位配成x1的SATA信号，根据检测电路检测到的电平值进行高8位带宽分配；

当端口与NVME硬盘背板或者Riser卡连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至NVME硬盘背板或者Riser卡背板，根据各连接的检测电路检测到的电平值进行该端口的带宽分配。

当PCIe端口与硬盘背板连接时，CPU初始化过程中，通过GPIO检测信号，识别到该PCIe端口连接至SATA背板，将该PCIe端口的低8位配成x1的SATA信号，高8位根据检测电路检测到的电平值配置成两个x4或一个x8；

当PCIe端口与NVME硬盘背板或者Riser卡连接时，CPU初始化过程中，通过GPIO检测信号，识别到该PCIe端口连接至NVME硬盘背板或者Riser卡背板，根据各连接的检测电路检测到的电平值将该PCIe端口配置成四个x4或高8位两个x4，低8位一个x8或高8位一个x8，低8位两个x4或两个x8或一个x16。

从以上技术方案可以看出，本发明具有以下优点：自动根据应用场景灵活配置CPU的P0、P1、G2、G3端口为PCIe端口或者SATA端口，既节约了多个印制电路板料号所带来的生产和管理成本，也避免了人为设置拨码开关、插拔跳线帽所带来的服务风险，又能够避免了人工烧录不同版本的BIOS固件存在的人为因素潜在风险。

此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。

由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例的系统的示意性连接框图。

图2是本发明一个实施例的系统中检测电路的电路连接的示意图。

具体实施方式

AMD Milan处理器为了更广泛地适应服务器市场的需求，满足不同的客户的不同应用场景的差异化，其芯片设计中PCIe端口的P0、P1、G2、G3 port的低8位lane[0:7]可以被配置为PCIe端口使用，也可以被配置为CPU直出的SATA端口。不同的客户可以根据其应用的需求进行差异化、定制化设计。但是这样定向开发造成设计周期长，成本高，并不能提供最优性价比的产品。有的服务器厂家为了能够减少重复化的设计工作和降低成本，针对市场繁杂多样化的需求，进行归一化设计，这样就不可避免地带来裁剪部分客户个性化需求的结果，并不能提供百分百完美满足客户需求的产品，在市场竞争中处于劣势。还有的服务器厂家，针对不同的客户需求，设计一款通用型主板，搭配不同的硬盘背板和PCIe卡来满足不同客户的差异化需求。针对不同整机配置，在主板上有硬件设计Board ID来完成PCIe Port配置的区分和识别。也有的厂家针对不同整机配置，主板PCBA完全一致，但是采用不同的BIOS固件版本去匹配相应的PCIe Port配置。但是这样造成固件版本众多、管理繁杂、容易出错。本发明能够基于AMD Milan平台，在不同的应用场景中，通过同一套BIOS固件，自动根据应用场景灵活配置CPU的P0、P1、G2、G3端口为PCIe端口或者SATA端口，即节约了多个PCBA料号所带来的生产和管理成本，也避免了人为设置拨码开关、插拔跳线帽所带来的服务风险，又能够避免了人工烧录不同版本的BIOS固件存在的人为因素潜在风险。

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

如图1、2所示，本发明实施例提供一种服务器PCIe端口自动配置的系统，包括主板，主板上设置有CPU和主板连接器，CPU设置有PCIe端口和检测端口；所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡；CPU通过PCIe端口分别连接到相应的主板连接器；

主板连接器与硬盘背板和/或Riser卡连接时，CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚信号，并通过检测结果对CPU相应的PCIe端口进行配置。

通过CPU的检测端口GPIO，当主板连接器连接硬盘背板为SATA背板时，利用SATA背板的SGPIO线缆识别出CPU的PCIe端口应配置为CPU直出SATA端口，BIOS固件利用该信息对相应的PCIe端口进行配置，使其能够对应正确的硬件配置。此外，当CPU的PCIe端口应用场景为Nvme或者Riser卡时，也能够通过检测电路检测到的GPIO的信息进行灵活的带宽分配。该信息可以完全替代原有的Board ID或者FRU的信息，实现全自动无人工干预。

本发明基于主板对于应用场景的识别来进行相应的CPU PCIe端口配置，可以实现软硬件完全相同的主板应用在不同配置的机箱中，并且能够自动进行不同种类的PCIe配置。

在有些实施例中，检测电路包括电源模块和MOS管；

MOS管的栅极与硬盘背板或Riser卡连接，MOS管的漏极与CPU连接，MOS管的漏极还通过第一电阻与电源模块连接，MOS管的源极通过第二电阻接地，MOS管的栅极还通过第三电阻接地。

当MOS管连接的硬盘背板或Riser卡得引脚为高电平时，MOS管导通，CPU的GPIO为低电平。

在有些实施例中，硬盘背板和Riser卡分别设置有第一连接器，第一连接器包括第一检测引脚和第二检测引脚；

第一检测引脚通过一路检测电路与CPU连接；

第二检测引脚通过另一路检测电路与CPU连接。每一个检测引脚连接一路检测电路，每路检测电路与一个检测端口连接。

在有些实施例中，硬盘背板的第一检测引脚通过第四电阻连接到电源模块；

硬盘背板的第二检测引脚通过第五电阻连接到电源模块。

在有些实施例中，硬盘背板设置有第二连接器和第三连接器；第二连接器和第三连接器分别设置有第一检测引脚；

第二连接器的第一检测引脚通过一路检测电路与CPU连接；

第三连接器的第一检测引脚通过另一路检测电路与CPU连接；

第二连接器的第一检测引脚通过第六电阻连接到电源模块；

第三连接器的第一检测引脚通过第七电阻连接到电源模块。

Riser卡设置有第四连接器，第四连接器设置有第三检测引脚和第四检测引脚；

第三检测引脚通过一路检测电路与CPU连接；

第四检测引脚通过另一路检测电路与CPU连接。

在有些实施例中，该系统还包括用于扩展CPU检测端口的扩展芯片；

CPU通过扩展芯片与各检测电路连接。

在有些实施例中，检测端口为GPIO端口，扩展芯片为用于扩展GPIO的PCA9555芯片。每一个检测引脚连接一路检测电路，每路检测电路与一个检测端口连接。一般情况下CPU的GPIO不够用，这种情况下，通过PCA9555芯片进行GPIO扩展。

在有些实施例中，主板连接器包括Slimline x8连接器；Slimline x8连接器设置有第一连接引脚和第二连接引脚；

主板的Slimline x8连接器与硬盘背板连接时，Slimline x8连接器的第一连接引脚与硬盘背板的第一检测引脚连接，Slimline x8连接器的第二连接引脚与硬盘背板的第二检测引脚连接；

主板的Slimline x8连接器与Riser卡连接时，Slimline x8连接器的第一连接引脚与Riser卡的第一检测引脚连接，Slimline x8连接器的第二连接引脚与Riser卡的第二检测引脚连接。

在有些实施例中，主板连接器还包括GEN-Z连接器；GEN-Z连接器设置有第一连接引脚和第二连接引脚；

主板的GEN-Z连接器与硬盘背板连接时，GEN-Z连接器的第一连接引脚与第二连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第三连接器的第一检测引脚连接；

主板的GEN-Z连接器与Riser卡连接时，GEN-Z连接器的第一连接引脚与第四连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第四连接器的第二检测引脚连接。

以CPU P0端口为例，在主板上，P0端口的高速信号lane[0:15]在主板内通过PCB走线连接至GEN-Z连接器，然后根据不同的应用场景需求，既可以通过线缆连接至SATA硬盘背板，也可以连接至NVME硬盘背板或者PCIe Riser卡。

每个x16的GEN-Z连接器提供2两个连接引脚(GEN-Z连接器当通过线缆连接NVMe背板时，第一连接引脚RISER_ID1和第二连接引脚RISER_ID0分别连接至NVMe背板的第一检测引脚，第一检测引脚在NVMe背板上通过第六电阻、第七电阻拉高)和一个状态引脚RISER_PRSNT(主板端上拉，Riser卡下拉，Riser卡在位时为低)。

RISER_ID1：主板端下拉，Riser卡上根据x8和x16设置，NVMe背板上使用第一检测引脚，为上拉，由于该信号主板端会添加MOS管，逻辑取反，在真值表中NVMe背板对应为00；

RISER_ID0：主板端下拉，Riser卡上根据x8和x16设置，NVMe背板上使用第一检测引脚，为上拉，由于该信号主板端会添加MOS管，逻辑取反，在真值表中NVMe背板对应为00。

当使用SATA硬盘背板时，通过SATA硬盘背板连接至主板上的SGPIO线缆中的GPIO检测信号，识别到该端口连接至SATA背板的时候，低8位lane[0:7]配成x1的SATA端口，高8位带宽分配见下表1；

表1

当Riser卡状态在位时，RISER_PRSNT＝1，P0端口的高8位配置为两个x4，当RISER_PRSNT＝0，且RISER_ID1＝1时，P0端口的高8位配置为一个x8。

当使用NVME硬盘背板或者Riser卡时，CPU端判断真值表如表2；

表2

CPU P0	RISER_PRSNT	RISER_ID1	RISER_ID0
				x16	X	1	1
x8+x8	0	1	0
				x4+x4+x4+x4	1	0	0

当Riser卡状态在位时，RISER_PRSNT＝1，将CPU的P0端口配置为4个x4，当RISER_PRSNT＝0，且RISER_ID1＝1时，将CPU的P0端口配置为两个x8，当RISER_ID1＝1，且RISER_ID0＝1时，将CPU的P0端口配置为一个x16。

如果CPU的PCIe端口在主板上使用Slimline x8连接器，以G2端口t为例，CPU G2端口的高速信号lane[0:15]通过2个Slimline x8连接器引出，当下行接背板或PCIe Riser卡时，CPU的G2端口自动分配方法需要在每个Slimline x8连接器中占用2pin，相应地PCA9555端需要预留GPIO。

DIS_BP_RISER信号(主板第一连接引脚A8,背板/RISER的第一检测引脚B8)：用以区分Slimline下行接的板卡类型，主板端下拉，通过MOS管后连接到PCA9555，背板端上拉(当出现线缆一分二的情况时，需保证主板端的RISER_ID1置高，可使用背板上行连接器的第一连接引脚BP_TYPE设置)，在Riser卡端下拉，由于该信号主板端会添加MOS管，逻辑取反，在真值表中背板对应为0，Riser卡对应为1；

DIS_x8_x16信号(主板第二连接引脚A26,背板/RISER第二检测引脚B26)：用以区分Slimline下行接的是x8 slot还是x16 slot，主板端下拉，通过MOS管后连接到PAC9555，背板端上拉，Riser卡接到x8 Slot的上拉，接到x16 Slot的下拉，由于该信号主板端会添加MOS管，逻辑取反，在真值表中背板为0，Riser卡上x8对应为0，x16对应1；

当使用SATA硬盘背板时，通过SATA硬盘背板连接至主板上的SGPIO线缆中的GPIO检测信号，识别到该端口连接至SATA背板的时候，低8位lane[0:7]配成x1的SATA端口，高8位带宽分配见下表3；

表3

当DIS_BP_RISER＝0，且DIS_X8_X16＝0时，P0端口的高8位配置为两个x4，当DIS_BP_RISER＝1，且DIS_X8_X16＝0时，P0端口的高8位配置为一个x8。

当使用NVME硬盘背板或者Riser卡时，CPU端判断真值表如表4；

表4

G2端口在主板上通过两个Slimline x8连接器连接到硬盘背板或Riser卡，当两个Slimline x8连接器的DIS_BP_RISER＝0，且DIS_X8_X16＝0时，将CPU的G2端口配置为4个x4；

当第一个Slimline x8连接器的DIS_BP_RISER＝0，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0时，将CPU的G2端口高8位配置为2个x4，低8位配置为1个x8；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝0，DIS_X8_X16＝0时，将CPU的G2端口高8位配置为1个x8，低8位配置为2个x4；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0时，将CPU的G2端口配置为2个x8；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝1，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝1时，将CPU的G2端口配置为1个x16。

通过CPU的GPIO(GPIO不够用的情况下可由GPIO EXPENDER进行扩展)，利用SATA背板的SGPIO线缆识别出CPU的PCIe端口应配置为CPU直出SATA端口，BIOS固件利用该信息对相应的PCIe端口进行配置，使其能够对应正确的硬件配置。此外，当CPU的PCIe端口应用场景为Nvme背板或者Riser卡时，也能够通过GPIO的信息进行灵活的带宽分配。该信息可以完全替代原有的Board ID或者FRU的信息，实现全自动无人工干预。

本发明实施例提供一种服务器PCIe端口自动配置的方法，所述的方法应用于配置系统，所述的系统包括主板，主板上设置有CPU和主板连接器，CPU设置有PCIe端口和检测端口；所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡；CPU通过PCIe端口分别连接到相应的连接器；主板连接器与硬盘背板和/或Riser卡连接时，CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚信号，并通过检测结果对CPU相应的PCIe端口进行配置，检测电路包括电源模块和MOS管；MOS管的栅极与硬盘背板或Riser卡连接，MOS管的漏极与CPU连接，MOS管的漏极还通过第一电阻与电源模块连接，MOS管的源极通过第二电阻接地，MOS管的栅极还通过第三电阻接地。当MOS管连接的硬盘背板或Riser卡得引脚为高电平时，MOS管导通，CPU的GPIO为低电平；所述方法包括如下步骤：

当PCIe端口与硬盘背板连接时，CPU初始化过程中，通过GPIO检测信号，识别到该PCIe端口连接至SATA背板，将该PCIe端口的低8位配成x1的SATA信号，高8位根据检测电路检测到的电平值配置成两个x4或一个x8；

当PCIe端口与NVME硬盘背板或者Riser卡连接时，CPU初始化过程中，通过GPIO检测信号，识别到该PCIe端口连接至NVME硬盘背板或者Riser卡背板，根据各连接的检测电路检测到的电平值将该PCIe端口配置成四个x4或高8位两个x4，低8位一个x8或高8位一个x8，低8位两个x4或两个x8或一个x16。

硬盘背板和Riser卡分别设置有第一连接器，第一连接器包括第一检测引脚和第二检测引脚；

第一检测引脚通过一路检测电路与CPU连接；

第二检测引脚通过另一路检测电路与CPU连接。每一个检测引脚连接一路检测电路，每路检测电路与一个检测端口连接。硬盘背板的第一检测引脚通过第四电阻连接到电源模块；硬盘背板的第二检测引脚通过第五电阻连接到电源模块。

硬盘背板设置有第二连接器和第三连接器；第二连接器和第三连接器分别设置有第一检测引脚；第二连接器的第一检测引脚通过一路检测电路与CPU连接；第三连接器的第一检测引脚通过另一路检测电路与CPU连接；第二连接器的第一检测引脚通过第六电阻连接到电源模块；第三连接器的第一检测引脚通过第七电阻连接到电源模块。Riser卡设置有第四连接器，第四连接器设置有第三检测引脚和第四检测引脚；第三检测引脚通过一路检测电路与CPU连接；第四检测引脚通过另一路检测电路与CPU连接。

主板连接器包括Slimline x8连接器；Slimline x8连接器设置有第一连接引脚和第二连接引脚；

主板的Slimline x8连接器与硬盘背板连接时，Slimline x8连接器的第一连接引脚与硬盘背板的第一检测引脚连接，Slimline x8连接器的第二连接引脚与硬盘背板的第二检测引脚连接；主板的Slimline x8连接器与Riser卡连接时，Slimline x8连接器的第一连接引脚与Riser卡的第一检测引脚连接，Slimline x8连接器的第二连接引脚与Riser卡的第二检测引脚连接。

主板连接器还包括GEN-Z连接器；GEN-Z连接器设置有第一连接引脚和第二连接引脚；主板的GEN-Z连接器与硬盘背板连接时，GEN-Z连接器的第一连接引脚与第二连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第三连接器的第一检测引脚连接；主板的GEN-Z连接器与Riser卡连接时，GEN-Z连接器的第一连接引脚与第四连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第四连接器的第二检测引脚连接。

具体的，当Riser卡状态在位时，RISER_PRSNT＝1，P0端口的高8位配置为两个x4，当RISER_PRSNT＝0，且RISER_ID1＝1时，P0端口的高8位配置为一个x8。

当Riser卡状态在位时，RISER_PRSNT＝1，将CPU的P0端口配置为4个x4，当RISER_PRSNT＝0，且RISER_ID1＝1时，将CPU的P0端口配置为两个x8，当RISER_ID1＝1，且RISER_ID0＝1时，将CPU的P0端口配置为一个x16。

当DIS_BP_RISER＝0，且DIS_X8_X16＝0时，P0端口的高8位配置为两个x4，当DIS_BP_RISER＝1，且DIS_X8_X16＝0时，P0端口的高8位配置为一个x8。

G2端口在主板上通过两个Slimline x8连接器连接到硬盘背板或Riser卡，当两个Slimline x8连接器的DIS_BP_RISER＝0，且DIS_X8_X16＝0时，将CPU的G2端口配置为4个x4；

当第一个Slimline x8连接器的DIS_BP_RISER＝0，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0时，将CPU的G2端口高8位配置为2个x4，低8位配置为1个x8；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝0，DIS_X8_X16＝0时，将CPU的G2端口高8位配置为1个x8，低8位配置为2个x4；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝0时，将CPU的G2端口配置为2个x8；

当第一个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝1，且第二个Slimline x8连接器的DIS_BP_RISER＝1，DIS_X8_X16＝1时，将CPU的G2端口配置为1个x16。

尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种服务器PCIe 端口自动配置的系统，其特征在于，包括主板，主板上设置有CPU和主板连接器，CPU设置有PCIe端口和检测端口；所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡；CPU通过PCIe端口分别连接到相应的主板连接器；

主板连接器与硬盘背板和/或Riser卡连接，CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚电平信号，并通过检测结果对CPU相应的PCIe 端口进行配置;

检测电路包括电源模块和MOS管；

MOS管的栅极与硬盘背板或Riser卡连接，MOS管的漏极与CPU连接，MOS管的漏极还通过第一电阻与电源模块连接，MOS管的源极通过第二电阻接地，MOS管的栅极还通过第三电阻接地;

主板连接器包括Slimline x8连接器；与Slimline x8连接器连接的硬盘背板和Riser卡分别设置有第一连接器，第一连接器包括第一检测引脚和第二检测引脚；第一检测引脚通过一路检测电路与CPU连接；第二检测引脚通过另一路检测电路与CPU连接;Slimline x8连接器设置有第一连接引脚和第二连接引脚； Slimline x8连接器的第一连接引脚与硬盘背板的第一检测引脚连接，Slimline x8连接器的第二连接引脚与硬盘背板的第二检测引脚连接；Slimline x8连接器的第一连接引脚与Riser卡的第一检测引脚连接，Slimline x8连接器的第二连接引脚与Riser卡的第二检测引脚连接;

主板连接器包括GEN-Z连接器； 与GEN-Z连接器连接的硬盘背板设置有第二连接器和第三连接器；第二连接器和第三连接器分别设置有第一检测引脚；第二连接器的第一检测引脚通过一路检测电路与CPU连接；第三连接器的第一检测引脚通过另一路检测电路与CPU连接；与GEN-Z连接器连接的Riser卡设置有第四连接器，第四连接器设置有第三检测引脚和第四检测引脚；第三检测引脚通过一路检测电路与CPU连接；第四检测引脚通过另一路检测电路与CPU连接; GEN-Z连接器设置有第一连接引脚和第二连接引脚； GEN-Z连接器的第一连接引脚与第二连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第三连接器的第一检测引脚连接； GEN-Z连接器的第一连接引脚与第四连接器的第一检测引脚连接，GEN-Z连接器的第二连接引脚与第四连接器的第二检测引脚连接;

具体的配置过程如下:

当端口与硬盘背板连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至SATA背板，将该端口的低8位配成x1的SATA信号，根据检测电路检测到的电平值进行高8位带宽分配；

当端口与NVME硬盘背板或者Riser卡连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至NVME硬盘背板或者Riser卡背板，根据各连接的检测电路检测到的电平值进行该端口的带宽分配。

2.根据权利要求1所述的服务器PCIe 端口自动配置的系统，其特征在于，硬盘背板的第一检测引脚通过第四电阻连接到电源模块；

硬盘背板的第二检测引脚通过第五电阻连接到电源模块。

3.根据权利要求2所述的服务器PCIe 端口自动配置的系统，其特征在于， 第二连接器的第一检测引脚通过第六电阻连接到电源模块；

第三连接器的第一检测引脚通过第七电阻连接到电源模块。

4.根据权利要求1所述的服务器PCIe 端口自动配置的系统，其特征在于，该系统还包括用于扩展CPU检测端口的扩展芯片；

CPU通过扩展芯片与各检测电路连接。

5.根据权利要求4所述的服务器PCIe 端口自动配置的系统，其特征在于，检测端口为GPIO端口，扩展芯片为用于扩展GPIO的PCA9555芯片。

6.一种服务器PCIe 端口自动配置的方法，其特征在于，包括如下步骤：

当端口与硬盘背板连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至SATA背板，将该端口的低8位配成x1的SATA信号，根据检测电路检测到的电平值进行高8位带宽分配；

当端口与NVME硬盘背板或者Riser卡连接时，CPU初始化过程中，通过GPIO检测信号，识别到该端口连接至NVME硬盘背板或者Riser卡背板，根据各连接的检测电路检测到的电平值进行该端口的带宽分配。