CN114528236B - 一种硬盘背板通信装置、通信方法和一种服务器 - Google Patents
一种硬盘背板通信装置、通信方法和一种服务器 Download PDFInfo
- Publication number
- CN114528236B CN114528236B CN202210135151.2A CN202210135151A CN114528236B CN 114528236 B CN114528236 B CN 114528236B CN 202210135151 A CN202210135151 A CN 202210135151A CN 114528236 B CN114528236 B CN 114528236B
- Authority
- CN
- China
- Prior art keywords
- hard disk
- speed signal
- chip
- main board
- backboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000007726 management method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提出了一种硬盘背板通信装置、通信方法和一种服务器。该装置包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接，还均通过I2C信号与转换芯片的子通道通信相连。基于该装置，还提出了一种硬盘背板通信方法和一种服务器。本发明在主板上将边带信号集成在高速信号连接器中，减少了主板和背板上连接器的数量，降低了成本。
Description
技术领域
本发明属于硬盘背板通信技术领域，特别涉及一种硬盘背板通信装置、通信方法和一种服务器。
背景技术
硬盘背板是服务器上的必备板卡，对外可扩展出一定数量的硬盘接口。硬盘背板上一般还会放置现场可更换单元、可编程逻辑芯片、温度传感器等器件。基板管理控制器。通过I2C总线与这些器件进行通讯，用于获取硬盘背板的类型信息、硬盘在位情况、硬盘区域的温度信息等。为了支持更多数量的硬盘，一台服务器中通常放置多块背板(如为了实现24硬盘，可使用3块8口背板或6块4口背板)，每块背板都由主板提供相应的供电、高速信号和边带信号(I2C信号)等。随着服务器处理能力的提高，普通的SAS/SATA硬盘的传输速率已成为制约服务器性能发挥的瓶颈，越来越多的服务器开始采用基于PCIe通道的NVMe硬盘。在OS下NVMe硬盘的盘序与其PCIe总线数量大小有关，PCIe总线数量小的盘盘序在前，PCIe总线数量大的盘盘序在后，主板设计完成后各PCIe接口的总线数量大小基本也就固定了，因此在接NVMe硬盘背板时，要注意PCIe高速信号线的连接顺序。
现有技术硬盘背板通过单独的供电连接器、高速信号连接器、边带信号连接器与服务器主板相连。在服务器设计之初便规划好最大支持的背板数量，然后设计主板时按照支持的最大背板数量预留供电连接器、高速信号连接器、边带信号连接器。如图1给出了现有技术中背板与主板连接示例图。现有技术中主板上边带信号连接器的数量要与服务器最大可支持的背板数量保持一致，如果服务器支持的背板数量较多，则需要在主板上预留较多的边带信号连接器，占用宝贵的PCB布局空间；且主板和硬盘背板之间供电线缆、高速信号线缆、边带信号线缆，造成系统理线较复杂；且如果在组装时边带信号连接器未能按照顺序连接，会造成硬盘背板序号错误。
发明内容
为了解决上述技术问题，本发明提出了一种硬盘背板通信装置、通信方法和一种服务器。在主板上将边带信号集成到高速信号连接器中，减少了主板和背板上连接器的数量，降低了成本。
为实现上述目的，本发明采用以下技术方案：
一种硬盘背板通信装置，包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；所述主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；
所述第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接；每个第一主板高速信号连接器还均通过I2C信号与转换芯片的子通道通信相连。
进一步的，所述扩展芯片输入端口的数量大于等于第一主板高速信号连接器的数量。
进一步的，所述转换芯片子通道的数量大于等于第一主板高速信号连接器的数量。
进一步的，所述每个硬盘背板上还包括供电连接器；且每个硬盘背板上的供电连接器分别与主板上对应的供电连接器相连。
进一步的，所述每个硬盘背板上还包括第二硬盘高速信号连接器；
所述每个硬盘背板上的第二硬盘高速信号连接器均通过高速信号与主板上相对应的第二主板高速信号连接器通信连接。
进一步的，所述扩展芯片的输出端通过第一I2C信号连接至基板管理控制器；所述转换芯片的输出端通过第二I2C信号连接至基板管理控制器；
所述基板管理控制器用于通过第一I2C信号判断硬盘是否在位，通过第二I2C信号获取硬盘背板的相关信息。
进一步的，所述扩展芯片采用PCA9554芯片、PCA9555芯片或者可编程逻辑芯片。
进一步的，所述转换芯片采用PCA9548芯片、PCA9546芯片或者可编程逻辑芯片。
本发明还提出了一种硬盘背板通信方法，是基于一种硬盘背板通信装置实现的，包括以下步骤：
获取硬盘背板在位信号，根据扩展芯片的相对应通道获取硬盘的在位信息。
获取硬盘背板的I2C信号，根据转换芯片的相对应通道读取硬盘背板的相关信息。
本发明还提出了一种服务器，包括一种硬盘背板通信装置。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种硬盘背板通信装置、通信方法和一种服务器。该通信装置包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接；每个第一主板高速信号连接器还均通过I2C信号与转换芯片的子通道通信相连。基于一种硬盘背板通信装置，还提出了一种硬盘背板通信方法和一种服务器。本发明在主板上将边带信号，即I2C信号和在位信号，集成在高速信号连接器中，减少了主板和背板上连接器的数量，降低了成本，节省了宝贵的PCB空间；减少了主板和背板之间的线缆连接，降低了理线复杂度和连线出错概率。
本发明主板上高速信号连接器所集成的I2C信号在转换芯片上的子通道的顺序、在位信号在I2C IO扩展芯片上的顺序与该连接器PCIe信号Bus Number在系统中的顺序一一对应；背板上存在多个高速信号连接器时，只在第一高速信号连接器，即如果背板要接线，一定会接的高速信号连接器，集成I2C信号、在位信号。根据在位信号判断背板数量个数及背板所对应的I2C子通道，实现背板信息的自动获取。
附图说明
如图1为现有技术中背板与主板连接示意图；
如图2为本发明实施例1提出的背板与主板的第一种连接示意图；
如图3为本发明实施例1提出的背板与主板的第二种连接示意图；
如图4为本发明实施例2一种硬盘背板通信方法流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种硬盘背板通信装置。该通信装置包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接；每个第一主板高速信号连接器还均通过I2C信号与转换芯片的子通道通信相连。
扩展芯片输入端口的数量大于等于第一主板高速信号连接器的数量。
转换芯片子通道的数量大于等于第一主板高速信号连接器的数量。
本发明将硬盘在位信号和I2C通讯信号集成在主板所有高速信号连接器中，所有高速信号连接器中的在位信号按照高速信号连接器PCIe Bus Number的顺序连接到IO扩展芯片，所有高速信号连接器中I2C信号按照高速信号连接器PCIe Bus Number的顺序连接到I2C Switch的子通道上。
硬盘背板上第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)上与主板在位信号连接器对应的Pin接地，其他高速信号连接器上与主板在位信号连接器对应的Pin floating。
主板IO扩展芯片上的IO默认被拉高，当某个高速信号连接器连接到背板第一高速信号连接器时，其对应的IO扩展芯片上的IO被拉低，BMC通过读取IO扩展芯片上有多少个IO被拉低来判断所接硬盘背板的数量，BMC通过IO扩展芯片上的哪几个IO被拉低来判断I2CSwitch的哪几个子通道连接了硬盘背板，只需依次来打开对应的I2C通道即可进行硬盘背板上的信息读取。
如图2为本发明实施例1提出的背板与主板的第一种连接示意图；主板上共有8个第一主板高速信号连接器MCIO，并按照PCIe Bus Number从小到大的顺序将8个高速信号连接器MCIO编号为MCIO0～MCIO7，每个MCIO都集成了硬盘背板在位信号和I2C信号，MCIO0～MCIO7上的硬盘背板在位信号分别连接到IO扩展芯片PCA9554上IO0～IO7，MCIO0～MCIO7上的I2C信号分别连接到I2C Switch PCA9548上的通道0～通道7，即IO扩展芯片PCA9554上IO0～IO7分别对应I2C Switch PCA9548上的通道0～通道7。
PCA9554的8个IO接口配置为Input，默认为高电平(逻辑1)，当某个IO所对应的高速信号连接器MCIO连接到背板上时，该IO将会被拉低为低电平(逻辑0)，比如当MCIO0连接到背板时，PCA9554的IO0将被拉低为低电平(即逻辑0)。
每个硬盘背板上还包括供电连接器；且每个硬盘背板上的供电连接器分别与主板上对应的供电连接器相连。
本发明实施例1中有3个硬盘背板，每个硬盘背板上只有第一硬盘高速信号连接器。背板0的高速信号连接器MCIO连接到主板的MCIO0，背板1的高速信号连接器MCIO连接到主板的MCIO2，背板2的高速信号连接器MCIO连接到主板的MCIO7，那么主板上IO扩展芯片PCA9554的IO0、IO2和IO7将被拉低为低电平，BMC读取到的PCA9554的数据为0111 1010，共有3个0(bit0、bit2、bit7)，BMC据此可判断系统共有3块硬盘背板，BMC可通过I2C Switch的通道0、通道2和通道7来读取硬盘背板的相关信息。
本发明实施例1中，扩展芯片的输出端通过第一I2C信号连接至基板管理控制器；转换芯片的输出端通过第二I2C信号连接至基板管理控制器；
基板管理控制器用于通过第一I2C信号判断硬盘是否在位，通过第二I2C信号获取硬盘背板的相关信息。
扩展芯片采用PCA9554芯片、PCA9555芯片或者可编程逻辑芯片。
转换芯片采用PCA9548芯片、PCA9546芯片或者可编程逻辑芯片。
当每个硬盘背板都有两个或以上高速信号连接器时，只有背板上的第一高速连接器连接器可以提供有效的在位信号指示，所以其他高速信号连接器与MCIO之间只有高速信号互联。如图3为本发明实施例1提出的背板与主板的第二种连接示意图；共接有3个硬盘背板，每个硬盘背板有两个高速信号连接器，背板0的高速信号连接器MCIO0连接到主板的MCIO0，背板0的高速信号连接器MCIO1连接到主板的MCIO1；背板1的高速信号连接器MCIO0连接到主板的MCIO2，背板1的高速信号连接器MCIO1连接到主板的MCIO3；背板2的高速信号连接器MCIO0连接到主板的MCIO6，背板2的高速信号连接器MCIO1连接到主板的MCIO7；那么主板上IO扩展芯片PCA9554的IO0、IO2和IO6将被拉低为低电平，BMC读取到的PCA9554的数据为1011 1010，共有3个0(bit0、bit2、bit6)，BMC据此可判断系统共有3块硬盘背板，BMC可通过I2C Switch的通道0、通道2和通道6来读取硬盘背板的相关信息。
本发明实施例1提出的一种硬盘背板通信装置在主板上将边带信号(I2C信号、在位信号)集成在高速信号连接器(MCIO)中，减少了主板和背板上连接器的数量，降低了成本，节省了宝贵的PCB空间；减少了主板和背板之间的线缆连接，降低了理线复杂度和连线出错概率。
本发明实施例1提出的一种硬盘背板通信装置中，主板上高速信号连接器所集成的I2C信号在I2C Switch上的子通道的顺序、在位信号在I2C IO扩展芯片上的顺序与该连接器PCIe信号Bus Number在系统中的顺序一一对应；背板上存在多个高速信号连接器时，只在第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)集成I2C信号、在位信号。根据在位信号判断背板数量个数及背板所对应的I2C子通道，实现背板信息的自动获取。
实施例2
基于本发明实施例1提出的一种硬盘背板通信装置，本发明实施例2还提出了一种硬盘背板通信方法，如图4为本发明实施例2一种硬盘背板通信方法流程图。
在步骤S400中，获取硬盘背板在位信号，根据扩展芯片的相对应通道获取硬盘的在位信息。获取硬盘背板的I2C信号，根据转换芯片的相对应通道读取硬盘背板的相关信息。
将硬盘在位信号和I2C通讯信号集成在主板所有高速信号连接器中，所有高速信号连接器中的在位信号按照高速信号连接器PCIe Bus Number的顺序连接到IO扩展芯片，所有高速信号连接器中I2C信号按照高速信号连接器PCIe Bus Number的顺序连接到I2CSwitch的子通道上。
硬盘背板上第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)上与主板在位信号连接器对应的Pin接地，其他高速信号连接器上与主板在位信号连接器对应的Pin floating。
主板IO扩展芯片上的IO默认被拉高，当某个高速信号连接器连接到背板第一高速信号连接器时，其对应的IO扩展芯片上的IO被拉低，BMC通过读取IO扩展芯片上有多少个IO被拉低来判断所接硬盘背板的数量，BMC通过IO扩展芯片上的哪几个IO被拉低来判断I2CSwitch的哪几个子通道连接了硬盘背板，只需依次来打开对应的I2C通道即可进行硬盘背板上的信息读取。
主板上高速信号连接器所集成的I2C信号在I2C Switch上的子通道的顺序、在位信号在I2C IO扩展芯片上的顺序与该连接器PCIe信号Bus Number在系统中的顺序一一对应；背板上存在多个高速信号连接器时，只在第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)集成I2C信号、在位信号。根据在位信号判断背板数量个数及背板所对应的I2C子通道，实现背板信息的自动获取。
实施例3
基于本发明实施例1提出的一种硬盘背板通信装置，本发明实施例3还提出了一种服务器，该服务器包括一种硬盘背板通信装置。
该通信装置包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接；每个第一主板高速信号连接器还均通过I2C信号与转换芯片的子通道通信相连。
扩展芯片输入端口的数量大于等于第一主板高速信号连接器的数量。
转换芯片子通道的数量大于等于第一主板高速信号连接器的数量。
本发明将硬盘在位信号和I2C通讯信号集成在主板所有高速信号连接器中，所有高速信号连接器中的在位信号按照高速信号连接器PCIe Bus Number的顺序连接到IO扩展芯片，所有高速信号连接器中I2C信号按照高速信号连接器PCIe Bus Number的顺序连接到I2C Switch的子通道上。
硬盘背板上第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)上与主板在位信号连接器对应的Pin接地，其他高速信号连接器上与主板在位信号连接器对应的Pin floating。
主板IO扩展芯片上的IO默认被拉高，当某个高速信号连接器连接到背板第一高速信号连接器时，其对应的IO扩展芯片上的IO被拉低，BMC通过读取IO扩展芯片上有多少个IO被拉低来判断所接硬盘背板的数量，BMC通过IO扩展芯片上的哪几个IO被拉低来判断I2CSwitch的哪几个子通道连接了硬盘背板，只需依次来打开对应的I2C通道即可进行硬盘背板上的信息读取。
扩展芯片的输出端通过第一I2C信号连接至基板管理控制器；转换芯片的输出端通过第二I2C信号连接至基板管理控制器；
基板管理控制器用于通过第一I2C信号判断硬盘是否在位，通过第二I2C信号获取硬盘背板的相关信息。
扩展芯片采用PCA9554芯片、PCA9555芯片或者可编程逻辑芯片。
转换芯片采用PCA9548芯片、PCA9546芯片或者可编程逻辑芯片。
当每个硬盘背板都有两个或以上高速信号连接器时，只有背板上的第一高速连接器连接器可以提供有效的在位信号指示，所以其他高速信号连接器与MCIO之间只有高速信号互联。
本发明实施例1提出的一种服务器中，主板上将边带信号(I2C信号、在位信号)集成在高速信号连接器(MCIO)中，减少了主板和背板上连接器的数量，降低了成本，节省了宝贵的PCB空间；减少了主板和背板之间的线缆连接，降低了理线复杂度和连线出错概率。
本发明实施例1提出的一种服务器中，主板上高速信号连接器所集成的I2C信号在I2C Switch上的子通道的顺序、在位信号在I2C IO扩展芯片上的顺序与该连接器PCIe信号Bus Number在系统中的顺序一一对应；背板上存在多个高速信号连接器时，只在第一高速信号连接器(即如果背板要接线，一定会接的高速信号连接器)集成I2C信号、在位信号。根据在位信号判断背板数量个数及背板所对应的I2C子通道，实现背板信息的自动获取。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (9)
1.一种硬盘背板通信装置，其特征在于，包括多个硬盘背板和主板；且每个硬盘背板上至少包括一个第一硬盘高速信号连接器；所述主板上包括多个第一主板高速信号连接器、扩展芯片和转换芯片；
所述第一主板高速信号连接器的数量大于等于的第一硬盘高速信号连接器的总数量，且每个第一主板高速信号连接器均集成了硬盘在位信号和I2C信号；每个第一主板高速信号连接器均通过硬盘在位信号与扩展芯片的输入端通信连接；每个第一主板高速信号连接器还均通过I2C信号与转换芯片的子通道通信相连；
所述扩展芯片的输出端通过第一I2C信号连接至基板管理控制器；所述转换芯片的输出端通过第二I2C信号连接至基板管理控制器；所述基板管理控制器用于通过第一I2C信号判断硬盘是否在位，通过第二I2C信号获取硬盘背板的相关信息；
所有高速信号连接器中的在位信号按照高速信号连接器PCIe Bus Number的顺序连接到IO扩展芯片，所有高速信号连接器中I2C信号按照高速信号连接器PCIe Bus Number的顺序连接到 I2C Switch的子通道上；
每个第一主板高速信号连接器集成了硬盘背板在位信号和I2C信号，所述硬盘背板在位信号分别连接到扩展芯片相对应子通道；所述I2C信号分别连接到转换芯片相对应的子通道；扩展芯片的子通道数量与转换芯片的子通道数量相同；
扩展芯片的IO接口配置为输出，默认高电平，当任一IO接口所对应的第一高速信号连接器连接到背板上时，该IO接口电平被拉低为低电平；BMC通过扩展芯片上被拉低的IO接口的电平数量判断硬盘的数量；BMC通过扩展芯片上被拉低的IO接口的电平数量判断转换芯片哪些子通道连接至硬盘背板。
2.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述扩展芯片输入端口的数量大于等于第一主板高速信号连接器的数量。
3.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述转换芯片子通道的数量大于等于第一主板高速信号连接器的数量。
4.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述每个硬盘背板上还包括供电连接器；且每个硬盘背板上的供电连接器分别与主板上对应的供电连接器相连。
5.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述每个硬盘背板上还包括第二硬盘高速信号连接器；
所述每个硬盘背板上的第二硬盘高速信号连接器均通过高速信号与主板上相对应的第二主板高速信号连接器通信连接。
6.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述扩展芯片采用PCA9554芯片、PCA9555芯片或者可编程逻辑芯片。
7.根据权利要求1所述的一种硬盘背板通信装置，其特征在于，所述转换芯片采用PCA9548芯片、PCA9546芯片或者可编程逻辑芯片。
8.一种硬盘背板通信方法，是基于权利要求1至7任意一项所述的一种硬盘背板通信装置实现的，其特征在于，包括以下步骤：
获取硬盘背板在位信号，根据扩展芯片的相对应通道获取硬盘的在位信息；
获取硬盘背板的I2C信号，根据转换芯片的相对应通道读取硬盘背板的相关信息。
9.一种服务器，其特征在于，包括权利要求1至7任意一项所述的一种硬盘背板通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210135151.2A CN114528236B (zh) | 2022-02-11 | 2022-02-11 | 一种硬盘背板通信装置、通信方法和一种服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210135151.2A CN114528236B (zh) | 2022-02-11 | 2022-02-11 | 一种硬盘背板通信装置、通信方法和一种服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114528236A CN114528236A (zh) | 2022-05-24 |
| CN114528236B true CN114528236B (zh) | 2023-08-08 |
Family
ID=81622234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210135151.2A Active CN114528236B (zh) | 2022-02-11 | 2022-02-11 | 一种硬盘背板通信装置、通信方法和一种服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114528236B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108255762A (zh) * | 2018-01-11 | 2018-07-06 | 郑州云海信息技术有限公司 | 一种2u服务器硬盘背板方法 |
| CN112034947A (zh) * | 2020-09-02 | 2020-12-04 | 苏州浪潮智能科技有限公司 | 增强服务器硬盘兼容性的背板设计系统和参数调优方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699268B1 (ko) * | 2005-09-16 | 2007-03-28 | 삼성전자주식회사 | 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 |
| CN102346520B (zh) * | 2010-07-27 | 2013-02-13 | 英业达股份有限公司 | 一种服务器系统 |
-
2022
- 2022-02-11 CN CN202210135151.2A patent/CN114528236B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108255762A (zh) * | 2018-01-11 | 2018-07-06 | 郑州云海信息技术有限公司 | 一种2u服务器硬盘背板方法 |
| CN112034947A (zh) * | 2020-09-02 | 2020-12-04 | 苏州浪潮智能科技有限公司 | 增强服务器硬盘兼容性的背板设计系统和参数调优方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114528236A (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0962863A2 (en) | Dasd concurrent maintenance for a pci based dasd subsystem | |
| CN111752871A (zh) | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 | |
| CN105701044A (zh) | 电子装置 | |
| WO2021238269A1 (zh) | 一种PCIe板卡的资源分配的方法和设备 | |
| US10445279B1 (en) | Automatic PCIe operating mode configuration | |
| CN112034947B (zh) | 增强服务器硬盘兼容性的背板设计系统和参数调优方法 | |
| CN112463667A (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| CN213365380U (zh) | 一种服务器主板及服务器 | |
| CN114443531B (zh) | 一种服务器PCIe端口自动配置的系统、方法 | |
| CN111966615A (zh) | 一种硬盘地址分配系统及方法 | |
| CN213276460U (zh) | 一种双路服务器主板及服务器 | |
| CN114528236B (zh) | 一种硬盘背板通信装置、通信方法和一种服务器 | |
| CN113849045A (zh) | 一种背板以及计算机设备 | |
| CN100414526C (zh) | 自动调整总线宽度的方法及装置 | |
| CN213365438U (zh) | 一种双路服务器主板及服务器 | |
| CN216388068U (zh) | 一种pcie接口验证板及测试系统 | |
| CN215729742U (zh) | 一种硬盘接口电路及主板 | |
| CN101751318A (zh) | 硬盘系统状态监控方法 | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| CN115167629A (zh) | 一种双路服务器cpu主板 | |
| CN211149439U (zh) | 一种ocp转接板和支持nvme的ocp转接系统 | |
| CN114265731A (zh) | 一种pcie接口验证板、测试系统及测试方法 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| CN100520727C (zh) | 直立转接卡类型辨识方法及系统 | |
| CN111737174A (zh) | 一种兼容Tri-mode RAID功能的硬盘背板及其设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |