KR100699268B1 - 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 - Google Patents

하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 Download PDF

Info

Publication number
KR100699268B1
KR100699268B1 KR1020050086935A KR20050086935A KR100699268B1 KR 100699268 B1 KR100699268 B1 KR 100699268B1 KR 1020050086935 A KR1020050086935 A KR 1020050086935A KR 20050086935 A KR20050086935 A KR 20050086935A KR 100699268 B1 KR100699268 B1 KR 100699268B1
Authority
KR
South Korea
Prior art keywords
video
hard disk
disk drive
memory
processing unit
Prior art date
Application number
KR1020050086935A
Other languages
English (en)
Other versions
KR20070032573A (ko
Inventor
김희조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050086935A priority Critical patent/KR100699268B1/ko
Priority to US11/520,013 priority patent/US8212829B2/en
Priority to CNA2006101542578A priority patent/CN1932880A/zh
Publication of KR20070032573A publication Critical patent/KR20070032573A/ko
Application granted granted Critical
Publication of KR100699268B1 publication Critical patent/KR100699268B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은, 컴퓨터에 관한 것으로, 본 발명의 컴퓨터는 프로세싱 유닛과; 상기 프로세싱 유닛의 처리과정에 대응하여 사용되는 처리정보를 직접적으로 기입, 독출할 수 있는 메인메모리영역을 갖는 하드 디스크 드라이브와; 상기 하드 디스크 드라이브와 상호 고속통신이 가능하며, 상기 하드 디스크 드라이브의 상기 기입, 독출을 제어하기 위한 제어유닛과; 상기 하드 디스크 드라이브와 상기 제어유닛이 상호 고속통신 가능하도록, 상기 하드 디스크 드라이브와 상기 제어유닛 사이를 연결하는 통신 버스를 포함하는 것을 특징으로 한다. 이에 의하여, 메모리 저장용량에 대한 한계를 효과적으로 극복하고, 메인보드의 공간을 절약하고 무게를 감소시킨 컴퓨터가 제공된다.

Description

하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆ 비디오메모리로 사용 할 수 있는 컴퓨터 { COMPUTER USING FLASH MEMORY OF HARD DISK DRIVE AS MAIN ＆ VIDEO MEMORY }
도 1은 종래에 따른 컴퓨터의 제어블록도,
도 2는 본 발명의 제1실시예에 따른 컴퓨터의 제어블록도,
도 3은 본 발명의 제2실시예에 따른 컴퓨터의 제어블록도,
도 4는 본 발명에 따른 컴퓨터의 플래쉬 메모리의 간략한 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
20 : CPU 30,30' : 그래픽 메모리 컨트롤 허브(GMCH)
33, 33' : 디스플레이모듈 35 : 비디오 컨트롤러
40 : 입/출력 컨트롤 허브(ICH)
50 : 하드 디스크 드라이브(HDD) 51 : 플래쉬 메모리
a : 고속 통신버스 b : 저속 통신버스
본 발명은 컴퓨터에 관한 것으로서, 보다 상세하게는, 메모리 저장용량에 대 한 한계를 효과적으로 극복하고, 메인보드의 공간을 절약하고 무게를 감소시킨 컴퓨터에 관한 것이다.
일반적인 컴퓨터는, 중앙처리장치(CPU)와 기억 장치인 메인 메모리, 바이오스롬 및 하드 디스크 드라이브(HDD) 등을 구비하고 있다. 메인 메모리는 호스트 버스(HOST BUS)라 칭하는 메인버스를 통하여 CPU와 상호 연결된다. 그리고 하드 디스크 드라이브(HDD)는 범용 입출력 버스(예컨대, PCI, IDE BUS 등)를 통하여 CPU와 상호 연결된다.
여기서, 도1을 참조하여 종래 컴퓨터를 간단히 설명하도록 한다. 도1에 도시된 바와 같이, 종래의 컴퓨터는 CPU(1), CPU(1)와 호스트버스(HOST BUS)를 통해 연결되며 디스플레이모듈(3) 및 메인 메모리(4)와 통신하는 그래픽 메모리 컨트롤 허브((2), 이하 GMCH라 함), GMCH(2)와 PCI버스를 통해 연결되며 PCI컨트롤러(6), USB컨트롤러(7), LAN컨트롤러(8), 바이오스롬(9), I/O컨트롤러(10), IDE컨트롤러(11)와 통신하는 입/출력 컨트롤 허브((5), 이하 ICH라 함)를 포함한다. 여기서, IDE컨트롤러(11)는 ICH(5) 및 하드 디스크 드라이브((12), 이하 HDD라 함) 사이를 인터페이스 하는 기능을 한다.
도1에 도시된 바와 같이, 메인 메모리(4) 및 보조 기억 장치인 HDD(12)는, GMCH(2) 및 ICH(5) 등의 메모리 관리유닛을 통하여 효과적으로 관리된다. 즉, 메모리 관리유닛(GMCH(2) 및 ICH(5))은, CPU(1)의 제어를 받아서 메인 메모리(4) 및 HDD(12)의 기입, 독출에 따른 제반 동작을 수행한다.
여기서, GMCH(2)는 비디오 컨트롤러(미도시)의 기능을 더 수행하여 디스플레 이모듈(3)을 제어하며, 메인 메모리(4)는 CPU(1)의 정보처리과정에 대응하여 사용되는 처리정보 이외에도 GMCH(2)의 영상신호 처리과정에 대응하여 사용되는 영상정보(그래픽 영상 및 3D 영상을 처리하기 위한 데이터)를 기입, 독출하기 위한 비디오메모리영역을 갖는다.
최근, 컴퓨터 산업이 비약적으로 발전하면서, 점차 대용량의 처리정보 또는 영상정보를 다루게 되는 일이 증가하고 있다. 헌데, 상기와 같은 종래의 컴퓨터는 메인 메모리(4) 구현 시, 저장용량에 대한 제약이 많다. 또한, 종래의 컴퓨터는, 메인 메모리(4)가 장착되는 메인보드의 크기에 따라 구현의 한계가 있고, 빠른 속도로 발전/변경되는 메모리타입에 능동적으로 대처하는데 한계가 있다.
따라서, 본 발명의 목적은, 메모리 저장용량에 대한 한계를 효과적으로 극복하고, 메인보드의 공간을 절약하고 무게를 감소시킨 컴퓨터를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 컴퓨터에 있어서, 프로세싱 유닛과; 상기 프로세싱 유닛의 처리과정에 대응하여 사용되는 처리정보를 직접적으로 기입, 독출할 수 있는 메인메모리영역을 갖는 하드 디스크 드라이브와; 상기 하드 디스크 드라이브와 상호 고속통신이 가능하며, 상기 하드 디스크 드라이브의 상기 기입, 독출을 제어하기 위한 제어유닛과; 상기 하드 디스크 드라이브와 상기 제어유닛이 상호 고속통신 가능하도록, 상기 하드 디스크 드라이브와 상기 제어유닛 사이를 연결하는 통신 버스을 포함하는 것을 특징으로 하는 컴퓨터에 의해 달성된다.
여기서, 상기 하드 디스크 드라이브는, 플래쉬 메모리(Flash Memory)를 내장하는 것이 바람직하다.
여기서, 상기 메인메모리영역은, 상기 플래쉬 메모리 내에 마련되는 것이 바람직하다.
여기서, 상기 플래쉬 메모리는, 상기 메인메모리영역을 포함하는 비휘발성의 메모리로서 블록 단위로 수정이 가능한 복수개의 메모리영역과, 상기 제어유닛과의 상호 고속통신을 통해 상기 복수개의 메모리영역 중 상기 메인메모리영역에 저장된 정보를 제어하는 컨트롤러를 포함하는 것이 바람직하다.
또한, 상기 제어유닛은, 상기 통신버스를 통해 상기 하드 디스크 드라이브와 연결되어, 상기 컨트롤러와 상호 고속통신이 가능하며, 상기 프로세싱 유닛의 제반 동작에 따라 상기 컨트롤러에 액세스하는 그래픽 메모리 컨트롤 허브(GMCH)인 것이 바람직하다.
그리고, 영상신호를 처리하기 위한 비디오 프로세싱 유닛을 더 포함하고; 상기 복수개의 메모리영역은, 상기 비디오 프로세싱 유닛의 영상신호 처리과정에 대응하여 사용되는 영상정보를 직접적으로 기입, 독출할 수 있는 비디오메모영역을 포함하는 것이 가능하다.
또한, 상기 제어유닛은, 영상신호를 처리하기 위한 비디오 프로세싱 유닛을 포함하고, 상기 복수개의 메모리영역은, 상기 비디오 프로세싱 유닛의 영상신호 처리과정에 대응하여 사용되는 영상정보를 직접적으로 기입, 독출할 수 있는 비디오메모영역을 포함하는 것도 가능하다.
여기서, 상기 제어유닛은, 상기 비디오 프로세싱 유닛의 제어에 따라 상기 컨트롤러에 액세스할 수 있다.
또한, 상기 컨트롤러는, 상기 제어유닛과의 상호 고속통신을 통해, 상기 복수개의 메모리영역의 상기 메인메모리영역과 상기 비디오메모리영역 중 적어도 어느 하나에 저장된 정보를 제어하는 것이 바람직하다.
여기서, 컴퓨터 내의 다양한 주변 구성 디바이스들 간의 입력신호를 상호 연결하는 입/출력 컨트롤 허브(ICH)를 더 포함하고; 상기 컨트롤러는, IDE통신을 통해 상기 입/출력 컨트롤 허브와 연결되며, 상기 입/출력 컨트롤 허브와의 통신을 통해 상기 복수개의 메모리영역에 저장된 정보를 제어하는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 2는 본 발명의 바람직한 제1실시예에 따른 컴퓨터의 제어블록도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 컴퓨터는, 프로세싱 유닛인 CPU(20), CPU(20)와 호스트버스(HOST BUS)를 통해 연결되며 디스플레이모듈(33) 및 하드 디스크 드라이브(50, 이하 HDD라 함)와 통신하는 그래픽 메모리 컨트롤 허브((30), 이하 GMCH라 함), GMCH(30)와 PCI버스를 통해 연결되며 PCI컨트롤러(46), USB컨트롤러(47), LAN컨트롤러(48), 바이오스롬(49), I/O컨트롤러(45), IDE컨트롤러(44)와 통신하는 입/출력 컨트롤 허브((40), 이하 ICH라 함)를 포함한다. 여기서, 컴퓨터는, HDD(50)와 GMCH(30)이 상호 고속통신 가능하도록 상기 HDD(50)와 GMCH(30) 사이를 연결하는 고속 통신버스(a)를 포함한다.
CPU(20)는, 프로세싱 유닛인 중앙처리장치(CPU : centrol processing unit) 로써, 컴퓨터에 탑재된 운영체제 프로그램(operating system) 또는 응용 프로그램(applicatin program) 등을 처리하기 위한 제반 동작을 수행한다. 예컨대, HDD(50)에 로딩된 운영체제 프로그램 또는 응용 프로그램을 액세스하기 위하여 GMCH(30)를 제어한다.
제어유닛인 GMCH(30)는, 종래에 메모리(미도시) 관련 인터페이스를 수행하는 메모리 컨트롤 허브(MCH)의 기능과, 비디오 프로세싱 유닛(미도시)의 기능을 포함하는 그래픽 메모리 컨트롤 허브로서, HDD(50)와 디스플레이모듈(33) 관련 장치들과의 인터페이스를 수행한다.
이러한 GMCH(30)는, 고속 통신버스(a)를 통해 HDD(50)와 상호 고속통신이 가능하며, CPU(20)의 제어에 따라 HDD(50)에 액세스한다. 즉, GMCH(30)는 CPU(20)의 제반동작에 따라 CPU(20)의 정보처리과정에 대응하여 사용되는 처리정보를 직접적으로 기입/독출하기 위해, 고속 통신버스(a)를 통해 연결되는 HDD(50)에 액세스한다. 또한, GMCH(30)는 비디오 프로세싱 유닛(미도시)의 기능을 수행하여 디스플레이모듈(33)을 제어하는 것도 가능하며, 비디오 프로세싱 유닛(미도시)의 기능 수행에 따라 고속 통신버스(a)를 통해 연결되는 HDD(50)에 액세스할 수 있다. 즉, GMCH(30)는 비디오 프로세싱 유닛(미도시)의 기능을 수행함에 따라, 영상신호 처리과정에 대응하여 사용되는 영상정보(그래픽 영상 및 3D 영상을 처리하기 위한 프로그램 및 프레임 데이터 등)를 직접적으로 기입/독출하기 위해, 고속 통신버스(a)를 통해 연결되는 HDD(50)에 액세스한다.
여기서, 디스플레이모듈(33)은 외부 또는 내부의 영상신호를 처리하기 위한 영상처리 프로세서를 일컫는다. 이러한 디스플레이모듈(33)은, 상기 영상신호를 처리하는 영상처리부(미도시)와, 영상 이미지가 표시되는 디스플레이패널(미도시)과, 영상처리부(미도시)로부터 입력되는 영상신호를 처리하여 디스플레이패널(미도시)에 영상 이미지가 표시되게 하는 패널구동부(미도시)를 포함할 수 있다.
영상처리부(미도시)는 영상신호를 스케일링하는 스케일러(미도시)와, 입력되는 영상신호를 스케일러(미도시)가 처리 가능한 영상신호로 변환하는 신호변환부(미도시)를 포함할 수 있으며, 신호변환부(미도시)는 변환하기 위한 영상신호의 종류에 따라 TMDS(Transition Minimized Differential Signaling) 수신부, A/D 컨버터, 비디오디코더 및 튜너 등 다양하게 마련될 수 있다.
ICH(40)는, 컴퓨터 내의 다양한 주변 구성 디바이스들 예컨대, PCI컨트롤러(46), USB컨트롤러(47), LAN컨트롤러(48), 바이오스롬(49), I/O컨트롤러(45), IDE컨트롤러(44)간의 입력신호를 상호 연결하는 입/출력 컨트롤 허브이다. 이러한 ICH(40)는, 고속 통신버스(a)에 비해 상대적으로 저속 통신하는 저속 통신버스((b), 이하 IDE 버스라 함)를 통해 연결된 IDE컨트롤러(44)의 인터페이스 기능에 의해 HDD(50)에 액세스한다. 여기서, ICH(40)와 IDE컨트롤러(44)가 각각 별도로 마련되는 구성을 보이나, 이는 일 실시예일 뿐이다. ICH(40)는 예컨대, IDE컨트롤러(44)의 IDE 타입의 하드 디스크 컨트롤러 기능을 포함하고, HDD(50)의 기입/독출을 제어할 수 있다.
HDD(50)는, 종래의 메인 메모리(도1의 4)기능과, 종래의 HDD(도1의 12)기능을 수행하는 하드 디스크 드라이브이다. 이러한 HDD(50)는, 도2에 도시된 바와 같 이 플래쉬 메모리(51)를 포함한다. 여기서 플래쉬 메모리(51)를 도4를 참조하여 설명하면, 플래쉬 메모리(51)는 비휘발성의 메모리로서 블록 단위로 수정이 가능한 복수개의 메모리영역(57)과, 고속 통신버스(a)를 통해 연결되는 GMCH(30)에 의해 복수개의 메모리영역(57) 중 메인메모리영역(5c)과 비디오메모리영역(5b) 중 적어도 어느 하나에 저장된 정보를 제어하는 컨트롤러(55)를 포함한다.
복수의 메모리영역(57)은, 소정의 정보를 기입/독출하기 위한 제1메모리영역(5a), 제2메모리영역(5b), … 메인 메모리영역(5c), 비디오 메모리영역(5d), …제n 메모리영역(5n)을 포함한다. 여기서, 메인 메모리영역(5c)은 종래의 메인 메모리(도1의 4)기능을 수행하기 위해 마련된 영역이다. 예컨대, 메인 메모리영역(5c)은, 컴퓨터 부팅 시 CPU(20)의 처리에 의하여 운영체계 프로그램 또는 응용 프로그램이 로딩되며, CPU(20)의 운영체계 프로그램 또는 응용 프로그램 처리에 따라 가장 최근에 사용된 처리정보를 기입/독출하기 위한 메모리영역이다. 또한, 비디오 메모리영역(5d)은 종래의 메인 메모리(도1의 4) 일 영역에 할당된 비디오 메모리영역의 기능을 수행하기 위해 마련된 영역이다. 즉, 비디오 메모리영역(5d)은, GMCH(30)가 비디오 프로세싱 유닛(미도시)의 기능을 수행함에 따라, 영상신호 처리과정에 대응하여 사용되는 영상정보를 기입/독출하기 위한 메모리영역이다.
여기서, 복수의 메모리영역(57) 중 메인 메모리영역(5c) 및 비디오 메모리영역(5d)을 제외한 나머지 메모리영역(5a,5b,…5n)은, 종래의 HDD(도1의 12)기능을 수행하기 위한 메모리영역으로서, 운영체계 프로그램 및 응용 프로그램을 탑재하고 있는 것이 바람직하다. 이처럼 플래쉬 메모리(51)의 복수의 메모리영역(57)은, 저 장용량에 대한 제약이 적어 저장용량을 증가시키기 쉽다.
컨트롤러(55)는, 고속 통신버스(a)를 통해 GMCH(30)와 통신하며, IDE 버스(b)를 통해 ICH(40)와 통신 가능하다. 이러한 컨트롤러(55)는, 고속 통신버스(a)를 통해 액세스되는 GMCH(30)의 제어에 의해, 메인메모리영역(5c)과 비디오메모리영역(5d) 중 적어도 어느 하나에 저장된 정보를 제어(기입/독출)한다. 또한, IDE 버스(b)를 통해 액세스되는 ICH(40)의 제어에 의해, 복수의 메모리영역(57) 중 메인 메모리영역(5c) 및 비디오 메모리영역(5d)을 제외한 나머지 메모리영역(5a,5b,…5n)에 저장된 정보를 제어(기입/독출)한다.
전술한 바와 같은 플래쉬 메모리(51)는, 저장용량에 대한 제약이 적어 저장용량을 증가시키기 쉽고, 컨트롤러(55)의 인터페이스에 의해 GMCH(30)와 ICH(40)의 액세스에 따라 필요로 하는 해당 정보를 자동으로 사용할 수 있도록 할 수 있어, 정보의 기입/독출 시간이 빠르다.
이에, 상기와 같은 본 발명의 컴퓨터는, 메인보드(미도시)에 마련되는 종래의 메인 메모리(도1의 4) 없이, GMCH(30)와 HDD(50)를 고속 통신버스(a)를 통해 연결하고, HDD(50)의 플래쉬 메모리(51) 일 영역을 메인 메모리 및 비디오 메모리로 사용한다. 이처럼, 본 발명의 컴퓨터는, HDD(50)의 플래쉬 메모리(51) 일 영역을 메인 메모리 및 비디오 메모리로 사용함으로써, 메모리 저장용량에 대한 한계를 효과적으로 극복하고, 메인보드(미도시)의 공간 절약 및 무게 감소의 효과를 갖는다.
여기서, 본 발명의 바람직한 제2실시예에 따른 본 발명의 컴퓨터를 도3을 참조하여 설명하도록 한다. 설명에 앞서, 도2의 제1실시예에 따른 본 발명의 컴퓨터 와 동일한 구성은 동일부호로 기재하고, 그 상세한 설명은 생략하도록 한다.
도 3에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 컴퓨터는, 프로세싱 유닛인 CPU(20), CPU(20)와 호스트버스(HOST BUS)를 통해 연결되며 비디오 컨트롤러(35) 및 HDD(50')와 통신하는 GMCH(30'), GMCH(30')와 PCI버스를 통해 연결되며 PCI컨트롤러(46), USB컨트롤러(47), LAN컨트롤러(48), 바이오스롬(49), I/O컨트롤러(45), IDE컨트롤러(44)와 통신하는 ICH(40)를 포함한다.
GMCH(30')는, 종래에 메모리(미도시) 관련 인터페이스를 수행하는 메모리 컨트롤 허브(MCH)의 기능 및 기본적인 비디오 프로세싱 유닛(미도시)의 기능을 포함하는 그래픽 메모리 컨트롤 허브로서, HDD(50')와 비디오 컨트롤러(35) 관련 장치들과의 인터페이스를 수행한다.
이러한 GMCH(30')는, HDD(50')와 고속 통신버스(a)를 통해 고속통신이 가능하며, CPU(20)의 제반동작에 따라 CPU(20)의 정보처리과정에 대응하여 사용되는 처리정보를 기입/독출하기 위해, 고속 통신버스(a)를 통해 연결되는 HDD(50')에 액세스한다.
여기서, 비디오 컨트롤러(35)는, 영상신호를 처리하기 위한 비디오 프로세싱 유닛으로서, 디스플레이모듈(33')을 제어한다. 비디오 컨트롤러(35)는, GMCH(30')이 갖는 기본적인 비디오 프로세싱 기능보다 고속으로 영상신호를 처리 가능하므로, 영상신호의 처리는 주로 비디오 컨트롤러(35)에 의해 이루어진다. 이러한 비디오 컨트롤러(35)는, GMCH(30')가 지원하는 인터페이스를 통해 HDD(50')에 액세스하여, 영상신호 처리과정에 대응하여 사용되는 영상정보를 기입/독출한다.
HDD(50')는 도3에 도시된 바와 같이 플래쉬 메모리(51')를 포함한다. 플래쉬 메모리(51')의 컨트롤러(55)는, 고속 통신버스(a)를 통해 GMCH(30')와 통신하며, IDE 버스(b)를 통해 ICH(40)와 통신 가능하다. 이러한 플래쉬 메모리(51')의 컨트롤러(55)는, 고속 통신버스(a)를 통해 액세스되는 GMCH(30')의 제어에 의해, 메인메모리영역(5c)과 비디오메모리영역(5d) 중 적어도 어느 하나에 저장된 정보를 제어(기입/독출)한다. 또한, IDE 버스(b)를 통해 액세스되는 ICH(40)의 제어에 의해, 복수의 메모리영역(57) 중 메인 메모리영역(5c) 및 비디오 메모리영역(5d)을 제외한 나머지 메모리영역(5a,5b,…5n)에 저장된 정보를 제어(기입/독출)한다.
여기서, 비디오컨트롤러(35)는, GMCH(30')를 통해 HDD(50')에 액세스하는 구성을 보이나 이는 일 실시예일 뿐이다. 도 3의 점선으로 표시된 바와 같이, 비디오컨트롤러(35)와 HDD(50') 사이를 고속 통신버스(a)를 통해 직접 연결하고, 비디오컨트롤러(35)가 영상신호 처리과정에 대응하여 사용되는 영상정보를 기입/독출하기 위해 HDD(50')에 직접 액세스 하는 것도 가능할 것이다.
이상 전술한 바와 같이, 본 발명의 컴퓨터는 메인보드(미도시)에 마련되는 종래의 메인 메모리(도1의 4)를 구비하지 않고, HDD(50,50')의 플래쉬 메모리(51,51') 일 영역에 메인 메모리영역 및 비디오 메모리영역을 할당한다. 이에, 본 발명의 컴퓨터에서는, 고속 통신버스(a)를 통해 HDD(50,50')에 액세스하여 플래쉬 메모리(51,51')의 메인 메모리영역 및 비디오 메모리영역을 종래의 메인 메모리 및 비디오 메모리로 사용한다. 이에, 본 발명의 컴퓨터는, 메모리 저장용량에 대한 한계를 효과적으로 극복하고, 메인보드(미도시)의 공간 절약 및 무게 감소의 효과를 갖는다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 메모리 저장용량에 대한 한계를 효과적으로 극복하고, 메인보드의 공간을 절약하고 무게를 감소시킨 컴퓨터가 제공된다.

Claims (11)

  1. 컴퓨터에 있어서,
    프로세싱 유닛과;
    상기 프로세싱 유닛의 처리과정에 대응하여 사용되는 처리정보를 직접적으로 기입, 독출할 수 있는 메인메모리영역을 갖는 하드 디스크 드라이브와;
    상기 하드 디스크 드라이브와 상호 고속통신이 가능하며, 상기 하드 디스크 드라이브의 상기 기입, 독출을 제어하기 위한 제어유닛과;
    상기 하드 디스크 드라이브와 상기 제어유닛이 상호 고속통신 가능하도록, 상기 하드 디스크 드라이브와 상기 제어유닛 사이를 연결하는 통신 버스를 포함하는 것을 특징으로 하는 컴퓨터.
  2. 제1항에 있어서,
    상기 하드 디스크 드라이브는, 플래쉬 메모리(Flash Memory)를 내장하는 것을 특징으로 하는 컴퓨터.
  3. 제2항에 있어서,
    상기 메인메모리영역은, 상기 플래쉬 메모리 내에 마련되는 것을 특징으로 하는 컴퓨터.
  4. 제3항에 있어서,
    상기 플래쉬 메모리는,
    상기 메인메모리영역을 포함하는 비휘발성의 메모리로서 블록 단위로 수정이 가능한 복수개의 메모리영역과, 상기 제어유닛과의 상호 고속통신을 통해 상기 복수개의 메모리영역 중 상기 메인메모리영역에 저장된 정보를 제어하는 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터.
  5. 제4항에 있어서,
    상기 제어유닛은,
    상기 통신버스를 통해 상기 하드 디스크 드라이브와 연결되어, 상기 컨트롤러와 상호 고속통신이 가능하며, 상기 프로세싱 유닛의 제반 동작에 따라 상기 컨트롤러에 액세스하는 그래픽 메모리 컨트롤 허브(GMCH)인 것을 특징으로 하는 컴퓨터.
  6. 제5항에 있어서,
    영상신호를 처리하기 위한 비디오 프로세싱 유닛을 더 포함하고;
    상기 복수개의 메모리영역은, 상기 비디오 프로세싱 유닛의 영상신호 처리과정에 대응하여 사용되는 영상정보를 직접적으로 기입, 독출할 수 있는 비디오메모리영역을 포함하는 것을 특징으로 하는 컴퓨터.
  7. 제5항에 있어서,
    상기 제어유닛은, 영상신호를 처리하기 위한 비디오 프로세싱 유닛을 포함하고,
    상기 복수개의 메모리영역은, 상기 비디오 프로세싱 유닛의 영상신호 처리과정에 대응하여 사용되는 영상정보를 직접적으로 기입, 독출할 수 있는 비디오메모영역을 포함하는 것을 특징으로 하는 컴퓨터.
  8. 제6항 또는 제7항에 있어서,
    상기 제어유닛은,
    상기 비디오 프로세싱 유닛의 제어에 따라 상기 컨트롤러에 액세스하는 것을 특징으로 하는 컴퓨터.
  9. 제8항에 있어서,
    상기 컨트롤러는,
    상기 제어유닛과의 상호 고속통신을 통해, 상기 복수개의 메모리영역의 상기 메인메모리영역과 상기 비디오메모리영역 중 적어도 어느 하나에 저장된 정보를 제어하는 것을 특징으로 하는 컴퓨터.
  10. 제9항에 있어서,
    컴퓨터 내의 다양한 주변 구성 디바이스들 간의 입력신호를 상호 연결하는 입/출력 컨트롤 허브(ICH)를 더 포함하고;
    상기 컨트롤러는, IDE통신을 통해 상기 입/출력 컨트롤 허브와 연결되며, 상기 입/출력 컨트롤 허브와의 통신을 통해 상기 복수개의 메모리영역에 저장된 정보를 제어하는 것을 특징으로 하는 컴퓨터.
  11. 제6항에 있어서,
    상기 하드 디스크 드라이브와 상기 비디오 프로세싱 유닛이 상호 고속통신 가능하도록, 상기 하드 디스크 드라이브와 상기 비디오 프로세싱 유닛 사이를 연결하는 제2통신버스를 더 포함하고,
    상기 컨트롤러는, 상기 제2통신버스를 통해 상기 비디오 프로세싱 유닛의 영상신호 처리과정에 대응하여 사용되는 영상정보로서 상기 비디오메모리영역 중 적어도 어느 하나에 저장된 정보를 기입/독출하는 것을 특징으로 하는 컴퓨터.
KR1020050086935A 2005-09-16 2005-09-16 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 KR100699268B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050086935A KR100699268B1 (ko) 2005-09-16 2005-09-16 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터
US11/520,013 US8212829B2 (en) 2005-09-16 2006-09-13 Computer using flash memory of hard disk drive as main and video memory
CNA2006101542578A CN1932880A (zh) 2005-09-16 2006-09-18 用硬盘驱动器的闪存作为主存储器和视频存储器的计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086935A KR100699268B1 (ko) 2005-09-16 2005-09-16 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터

Publications (2)

Publication Number Publication Date
KR20070032573A KR20070032573A (ko) 2007-03-22
KR100699268B1 true KR100699268B1 (ko) 2007-03-28

Family

ID=37878703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086935A KR100699268B1 (ko) 2005-09-16 2005-09-16 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터

Country Status (3)

Country Link
US (1) US8212829B2 (ko)
KR (1) KR100699268B1 (ko)
CN (1) CN1932880A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122322B2 (en) 2007-07-31 2012-02-21 Seagate Technology Llc System and method of storing reliability data
US9201790B2 (en) 2007-10-09 2015-12-01 Seagate Technology Llc System and method of matching data rates
US8375190B2 (en) * 2007-12-11 2013-02-12 Microsoft Corporation Dynamtic storage hierarachy management
CN114528236B (zh) * 2022-02-11 2023-08-08 苏州浪潮智能科技有限公司 一种硬盘背板通信装置、通信方法和一种服务器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057006A (ko) * 2002-08-29 2005-06-16 프리스케일 세미컨덕터, 인크. 데이터 저장을 위한 비휘발성 메모리를 구비한 저장 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778418A (en) * 1991-09-27 1998-07-07 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
JPH0863396A (ja) 1994-08-24 1996-03-08 Fuji Electric Co Ltd ディスクキャッシュ装置
JPH10154101A (ja) * 1996-11-26 1998-06-09 Toshiba Corp データ記憶システム及び同システムに適用するキャッシュ制御方法
US6487669B1 (en) * 1999-09-30 2002-11-26 Intel Corporation Method and apparatus for a dual mode of displaying data and images
KR20010035845A (ko) 1999-10-04 2001-05-07 윤종용 메모리 모듈을 이용하여 컴퓨터 시스템의 가상 메모리를 확장하기 위한 장치 및 방법
US6754733B2 (en) * 2001-08-23 2004-06-22 Texas Instruments Incorporated Shared memory architecture for increased bandwidth in a printer controller
JP2004070467A (ja) 2002-08-02 2004-03-04 Kozo Niimura 外部記憶装置及びそれを利用したコンピュータシステム
US20040117587A1 (en) 2002-12-12 2004-06-17 International Business Machines Corp. Hardware managed virtual-to-physical address translation mechanism
US7165170B2 (en) * 2003-09-12 2007-01-16 Intel Corporation System and method for firmware to export pre-boot data into the operating system runtime environment
US20050270280A1 (en) * 2004-04-26 2005-12-08 Jack Riback Video message device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057006A (ko) * 2002-08-29 2005-06-16 프리스케일 세미컨덕터, 인크. 데이터 저장을 위한 비휘발성 메모리를 구비한 저장 시스템

Also Published As

Publication number Publication date
KR20070032573A (ko) 2007-03-22
US20070067561A1 (en) 2007-03-22
CN1932880A (zh) 2007-03-21
US8212829B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
US20190339869A1 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US6801208B2 (en) System and method for cache sharing
JP4941148B2 (ja) Ｇｐｕにおけるページマッピングのための専用機構
US6003112A (en) Memory controller and method for clearing or copying memory utilizing register files to store address information
JP3857661B2 (ja) 情報処理装置、プログラム、及び記録媒体
US20100106935A1 (en) Pretranslating Input/Output Buffers In Environments With Multiple Page Sizes
US5113497A (en) I/o control system for a plurality of peripheral devices
US8914602B2 (en) Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same
KR100699268B1 (ko) 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터
TWI410963B (zh) 作業系統輔助碟片快取電腦系統、方法與製圖子系統
US20060248253A1 (en) Motherboard and bridge module therefor
JP2001344148A (ja) ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法
JP2000276370A (ja) マイクロコンピュータ、電子機器及びエミュレーション方法
US20060248327A1 (en) Computer rapid boot system and method
KR20190115811A (ko) 확장 메모리 카드를 포함하는 데이터 처리 시스템
KR101128172B1 (ko) 컴퓨터 시스템의 스토리지 제어장치 및 방법
US20060294316A1 (en) Selectively prefetch method and bridge module
JP2008171367A (ja) 情報処理装置及び追記型ファイル管理ソフトウェア
US20070150528A1 (en) Memory device and information processing apparatus
WO2022195892A1 (ja) トレース制御装置、エミュレータ、トレース制御方法、および、トレース制御プログラム
JP2011203843A (ja) 情報処理装置
KR100766121B1 (ko) 메모리 제어방법 및 장치
US6418505B1 (en) Accessing beyond memory address range of commodity operating system using enhanced operating system adjunct processor interfaced to appear as RAM disk
JP2002318779A (ja) デバイス装置とそのレジスタのアクセス方法
KR101128255B1 (ko) 컴퓨터 시스템의 스토리지 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee