JPH0863396A - ディスクキャッシュ装置 - Google Patents
ディスクキャッシュ装置Info
- Publication number
- JPH0863396A JPH0863396A JP6199154A JP19915494A JPH0863396A JP H0863396 A JPH0863396 A JP H0863396A JP 6199154 A JP6199154 A JP 6199154A JP 19915494 A JP19915494 A JP 19915494A JP H0863396 A JPH0863396 A JP H0863396A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- disk
- disk cache
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】システムに最適なディスクキャッシュメモリ容
量を有し、適切な制御方式できめ細かな制御ができるデ
ィスクキャッシュ装置を提供する。 【構成】ハードディスク装置４を利用する計算機システ
ムのディスクキャッシュ装置５において、システムバス
１に接続するバスインタフェース35を介してシステムバ
ス１からのデータを授受する内部バス31と、この内部バ
ス31に接続するマイクロプロッセサ32と、メモリROM 33
とRAM 34と、ハードディスク装置４とのデータの授受を
制御するディスク制御LSI 36と、ディスクキャッシュメ
モリとして動作し容易に挿抜可能なICメモリカード58
と、ICメモリカード制御LSI 57と、からなり、ディスク
キャッシュメモリとしてシステムに最適なキャッシュメ
モリ容量を有するとともに、ICメモリカード58内に不揮
発性メモリ部分を設け、ディスクキャッシュメモリの制
御情報を設定し、システムに最適な制御を行う。
量を有し、適切な制御方式できめ細かな制御ができるデ
ィスクキャッシュ装置を提供する。 【構成】ハードディスク装置４を利用する計算機システ
ムのディスクキャッシュ装置５において、システムバス
１に接続するバスインタフェース35を介してシステムバ
ス１からのデータを授受する内部バス31と、この内部バ
ス31に接続するマイクロプロッセサ32と、メモリROM 33
とRAM 34と、ハードディスク装置４とのデータの授受を
制御するディスク制御LSI 36と、ディスクキャッシュメ
モリとして動作し容易に挿抜可能なICメモリカード58
と、ICメモリカード制御LSI 57と、からなり、ディスク
キャッシュメモリとしてシステムに最適なキャッシュメ
モリ容量を有するとともに、ICメモリカード58内に不揮
発性メモリ部分を設け、ディスクキャッシュメモリの制
御情報を設定し、システムに最適な制御を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ハードディスク装置を
利用した計算機システムにおいて、そのハードディスク
装置を高速にアクセスするためのディスクキャッシュに
関する。
利用した計算機システムにおいて、そのハードディスク
装置を高速にアクセスするためのディスクキャッシュに
関する。
【０００２】
【従来の技術】図８に従来技術の計算機システムの構成
を示す。図８において、１はシステムバス、２は中央処
理装置（以下 CPUボードと略称する）、３はディスクキ
ャッシュ装置、４はハードディスク装置、６は各種I/O
コントローラを示す。また、図９はディスクキャッシュ
装置３の内部構成を示し、内部バス31と、ディスクキャ
ッシュ装置３としての制御を行うマイクロプロセッサ32
（以下 MPUと略称する）と、ROM33 、RAM34 からなるメ
モリと、システムバス１と内部バス31とを接続するバス
インタフェース35と、ハードディスク装置４とのデータ
の授受を制御するディスク制御LSI 36とから構成され
る。
を示す。図８において、１はシステムバス、２は中央処
理装置（以下 CPUボードと略称する）、３はディスクキ
ャッシュ装置、４はハードディスク装置、６は各種I/O
コントローラを示す。また、図９はディスクキャッシュ
装置３の内部構成を示し、内部バス31と、ディスクキャ
ッシュ装置３としての制御を行うマイクロプロセッサ32
（以下 MPUと略称する）と、ROM33 、RAM34 からなるメ
モリと、システムバス１と内部バス31とを接続するバス
インタフェース35と、ハードディスク装置４とのデータ
の授受を制御するディスク制御LSI 36とから構成され
る。
【０００３】図８、図９を併用して従来技術のディスク
キャッシュ装置３の動作について説明する。先ず、 CPU
ボード２がハードディスク装置４のデータを読み出す場
合、CPU ボード２は、ディスクキャッシュ装置３にリー
ドコマンドを発信する。リードコマンドを受信したディ
スクキャッシュ装置３のマイクロプロセッサ32はリード
コマンドを解析し、指定されたデータが既にキャッシュ
メモリ37に存在するか否かを判断し、存在していればキ
ャッシュメモリ37内にあるデータをバスインタフェース
35を介して、CPU ボード２に転送する。
キャッシュ装置３の動作について説明する。先ず、 CPU
ボード２がハードディスク装置４のデータを読み出す場
合、CPU ボード２は、ディスクキャッシュ装置３にリー
ドコマンドを発信する。リードコマンドを受信したディ
スクキャッシュ装置３のマイクロプロセッサ32はリード
コマンドを解析し、指定されたデータが既にキャッシュ
メモリ37に存在するか否かを判断し、存在していればキ
ャッシュメモリ37内にあるデータをバスインタフェース
35を介して、CPU ボード２に転送する。
【０００４】また、キャッシュメモリ37内にデータが存
在していない場合、ディスク制御LSI 36を介してハード
ディスク装置４からデータを読み出し、キャッシュメモ
リ37にそのデータを設定するとともに、バスインタフェ
ース35を介して、CPU ボード２にそのデータを転送す
る。次に、ライト動作について説明する。CPU ボード２
は、ディスクキャッシュ装置３にライトコマンドを発信
する。ライトコマンドを受信したマイクロプロセッサ32
はコマンドを解析し、バスインタフェース35を介してCP
U ボード２からデータを読み出し、キャッシュメモリ37
に書き込みを行う。その後、キャッシュメモリ37のデー
タをディスク制御LSI 36を介してハードディスク装置４
に書き込み、ライト動作の処理が終わる。
在していない場合、ディスク制御LSI 36を介してハード
ディスク装置４からデータを読み出し、キャッシュメモ
リ37にそのデータを設定するとともに、バスインタフェ
ース35を介して、CPU ボード２にそのデータを転送す
る。次に、ライト動作について説明する。CPU ボード２
は、ディスクキャッシュ装置３にライトコマンドを発信
する。ライトコマンドを受信したマイクロプロセッサ32
はコマンドを解析し、バスインタフェース35を介してCP
U ボード２からデータを読み出し、キャッシュメモリ37
に書き込みを行う。その後、キャッシュメモリ37のデー
タをディスク制御LSI 36を介してハードディスク装置４
に書き込み、ライト動作の処理が終わる。
【０００５】また、ディスクキャッシュには色々な制御
方式がある。例えば、ライト方式では、上述の CPUボー
ド２からのデータをキャッシュメモリ37に書き込み、そ
の後ハードディスク装置４に書き込むライトスルー方式
や、 CPUボード２からのデータをキャッシュメモリ37の
みに書き込みを行うライトバック方式などがある。ま
た、一度にアクセスできるブロックサイズの大きさや、
例えば、リプレースメント・アルゴリズム(LRU方式な
ど) により、キャッシュメモリ37が満杯のとき、一部の
データをハードディスク装置４に移して、新しいデータ
を取り込む制御など、幾つかの制御方式が指定できる制
御情報がある。これらは通常、ディスクキャッシュ装置
３内のROM33 に設定しておき、固定の値で制御を行う
か、あるいは CPUボード２などからの制御情報を受け取
って処理するなどが考えられる。
方式がある。例えば、ライト方式では、上述の CPUボー
ド２からのデータをキャッシュメモリ37に書き込み、そ
の後ハードディスク装置４に書き込むライトスルー方式
や、 CPUボード２からのデータをキャッシュメモリ37の
みに書き込みを行うライトバック方式などがある。ま
た、一度にアクセスできるブロックサイズの大きさや、
例えば、リプレースメント・アルゴリズム(LRU方式な
ど) により、キャッシュメモリ37が満杯のとき、一部の
データをハードディスク装置４に移して、新しいデータ
を取り込む制御など、幾つかの制御方式が指定できる制
御情報がある。これらは通常、ディスクキャッシュ装置
３内のROM33 に設定しておき、固定の値で制御を行う
か、あるいは CPUボード２などからの制御情報を受け取
って処理するなどが考えられる。
【０００６】
【発明が解決しようとする課題】この様な従来技術のデ
ィスクキャッシュ装置には次の様な問題がある。 (1) ディスクキャッシュメモリの容量が固定であり、計
算機システムに最適なディスクキャッシュを構築するこ
とができない。 (2) ディスクキャッシュの制御方式がほぼ固定であり、
計算機システムに最適な制御方式をきめ細かに選択する
ことができない。
ィスクキャッシュ装置には次の様な問題がある。 (1) ディスクキャッシュメモリの容量が固定であり、計
算機システムに最適なディスクキャッシュを構築するこ
とができない。 (2) ディスクキャッシュの制御方式がほぼ固定であり、
計算機システムに最適な制御方式をきめ細かに選択する
ことができない。
【０００７】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、計算機
システム毎に、そのシステムに最適なディスクキャッシ
ュメモリ容量を有し、適切な制御方式できめ細かな制御
ができるディスクキャッシュ装置を提供することにあ
る。
のであり、その目的は前記した課題を解決して、計算機
システム毎に、そのシステムに最適なディスクキャッシ
ュメモリ容量を有し、適切な制御方式できめ細かな制御
ができるディスクキャッシュ装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、ハードディスク装置を利用する
計算機システムをCPU ボードとシステムバスとともに構
成するディスクキャッシュ装置において、システムバス
に接続するバスインタフェースと、このバスインタフェ
ースを介してシステムバスからのデータを授受する内部
バスと、この内部バスに接続するマイクロプロッセサ
と、メモリRAM と、メモリROM と、内部バスに接続しハ
ードディスク装置とのデータの授受を制御するディスク
制御LSI と、ハードディスク装置あるいはCPU ボードと
データの授受を行いディスクキャッシュメモリとして動
作し容易に挿抜可能なICメモリカードと、内部バスに接
続しICメモリカードとのデータの授受を制御するICメモ
リカード制御LSI と、からなり、ディスクキャッシュメ
モリとして、システムに最適なキャッシュメモリ容量を
有するとともに、ICメモリカード内に不揮発性メモリ部
分を設け、ディスクキャッシュメモリの制御情報を設定
し、システムに最適な制御を行うものとする。
に、本発明においては、ハードディスク装置を利用する
計算機システムをCPU ボードとシステムバスとともに構
成するディスクキャッシュ装置において、システムバス
に接続するバスインタフェースと、このバスインタフェ
ースを介してシステムバスからのデータを授受する内部
バスと、この内部バスに接続するマイクロプロッセサ
と、メモリRAM と、メモリROM と、内部バスに接続しハ
ードディスク装置とのデータの授受を制御するディスク
制御LSI と、ハードディスク装置あるいはCPU ボードと
データの授受を行いディスクキャッシュメモリとして動
作し容易に挿抜可能なICメモリカードと、内部バスに接
続しICメモリカードとのデータの授受を制御するICメモ
リカード制御LSI と、からなり、ディスクキャッシュメ
モリとして、システムに最適なキャッシュメモリ容量を
有するとともに、ICメモリカード内に不揮発性メモリ部
分を設け、ディスクキャッシュメモリの制御情報を設定
し、システムに最適な制御を行うものとする。
【０００９】
【作用】上記構成により、本発明においては、 (1) ディスクキャッシュメモリにICメモリカードを使用
し、システム毎にこの容量を容易に選択できるようにす
る。 (2) ICメモリカードの一部に不揮発性メモリを設け、そ
の一部にディスクキャッシュメモリの制御情報を設定
し、スタート時にその情報を読み出して動作することに
より、適用する計算機システムに最適なディスクキャッ
シュ制御方式を選択して制御を行う。
し、システム毎にこの容量を容易に選択できるようにす
る。 (2) ICメモリカードの一部に不揮発性メモリを設け、そ
の一部にディスクキャッシュメモリの制御情報を設定
し、スタート時にその情報を読み出して動作することに
より、適用する計算機システムに最適なディスクキャッ
シュ制御方式を選択して制御を行う。
【００１０】
【実施例】図１は本発明による一実施例のディスクキャ
ッシュ装置の機能ブロック図、図２〜図６は CPUとディ
スクキャッシュメモリあるいはハードディスク装置との
データの流れを示し、図２はディスクキャッシュメモリ
に該当するデータが存在し、ヒットしたときのリード時
のデータの流れ図、図３はノーヒットのときのリード時
のデータの流れ図、図４はライト時のデータの流れ図、
図５はディスクキャッシュメモリ無しのときのリード時
のデータの流れ図、図６はディスクキャッシュメモリ無
しのときのライト時のデータの流れ図であり、図８、図
９に対応する同一機能部材には同じ符号が付してある。
ッシュ装置の機能ブロック図、図２〜図６は CPUとディ
スクキャッシュメモリあるいはハードディスク装置との
データの流れを示し、図２はディスクキャッシュメモリ
に該当するデータが存在し、ヒットしたときのリード時
のデータの流れ図、図３はノーヒットのときのリード時
のデータの流れ図、図４はライト時のデータの流れ図、
図５はディスクキャッシュメモリ無しのときのリード時
のデータの流れ図、図６はディスクキャッシュメモリ無
しのときのライト時のデータの流れ図であり、図８、図
９に対応する同一機能部材には同じ符号が付してある。
【００１１】図１において、計算機システムは、システ
ムバス１に接続されるCPU ボード２と、ディスクキャッ
シュ装置５と、図示省略された各種I/O 装置６などから
構成される。このディスクキャッシュ装置５は、システ
ムバス１に接続するバスインタフェース35と、このバス
インタフェース35を介してシステムバス１からのデータ
を授受する内部バス31と、この内部バス31に接続するマ
イクロプロッセサ32と、メモリRAM34,ROM33 と、内部バ
ス31に接続しハードディスク装置４とのデータの授受を
制御するディスク制御LSI 36と、ハードディスク装置４
あるいはCPU ボード２からのデータを授受しディスクキ
ャッシュメモリとして動作し容易に挿抜可能なICメモリ
カード58と、内部バス31に接続しICメモリカード58との
データの授受を制御するICメモリカード制御LSI 57と、
から構成される。
ムバス１に接続されるCPU ボード２と、ディスクキャッ
シュ装置５と、図示省略された各種I/O 装置６などから
構成される。このディスクキャッシュ装置５は、システ
ムバス１に接続するバスインタフェース35と、このバス
インタフェース35を介してシステムバス１からのデータ
を授受する内部バス31と、この内部バス31に接続するマ
イクロプロッセサ32と、メモリRAM34,ROM33 と、内部バ
ス31に接続しハードディスク装置４とのデータの授受を
制御するディスク制御LSI 36と、ハードディスク装置４
あるいはCPU ボード２からのデータを授受しディスクキ
ャッシュメモリとして動作し容易に挿抜可能なICメモリ
カード58と、内部バス31に接続しICメモリカード58との
データの授受を制御するICメモリカード制御LSI 57と、
から構成される。
【００１２】また、ICメモリカード58は、システム毎に
最適なキャッシュメモリ容量を有するとともに、ICメモ
リカード58内に不揮発性メモリ部分を設け、ディスクキ
ャッシュメモリの制御情報を設定する。かかる構成にお
いて、図１と関連する図２〜図６を併用してディスクキ
ャッシュ装置５の動作を説明する。先ず、CPU ボード２
のリード処理について説明する。システムバス１に接続
されている CPUボード２は、ディスクキャッシュ装置５
にリードコマンドを発信する。リードコマンドを受信し
たディスクキャッシュ装置５は、その内部のマイクロプ
ロセッサ(MPU)32 がコマンドを解析し、指定されたデー
タがキャッシュメモリ( ＩＣメモリカード)58 上に存在
するか否かのチェックを行う。
最適なキャッシュメモリ容量を有するとともに、ICメモ
リカード58内に不揮発性メモリ部分を設け、ディスクキ
ャッシュメモリの制御情報を設定する。かかる構成にお
いて、図１と関連する図２〜図６を併用してディスクキ
ャッシュ装置５の動作を説明する。先ず、CPU ボード２
のリード処理について説明する。システムバス１に接続
されている CPUボード２は、ディスクキャッシュ装置５
にリードコマンドを発信する。リードコマンドを受信し
たディスクキャッシュ装置５は、その内部のマイクロプ
ロセッサ(MPU)32 がコマンドを解析し、指定されたデー
タがキャッシュメモリ( ＩＣメモリカード)58 上に存在
するか否かのチェックを行う。
【００１３】キャッシュメモリ58上に該当するデータが
存在する場合には、図２に点線で図示されるように、キ
ャッシュメモリ58上のデータをバスインタフェース35を
介して CPUボード２に転送する。データがキャッシュメ
モリ58上に存在しない場合は、図３の点線(1) で図示さ
れるように、ディスク制御LSI 36を介してハードディス
ク装置４からデータを読み出し、キャッシュメモリ58に
書き込む。その後、図３の点線(2) で図示されるよう
に、キャッシュメモリ58上のデータをバスインタフェー
ス35を介して CPUボード２に転送する。
存在する場合には、図２に点線で図示されるように、キ
ャッシュメモリ58上のデータをバスインタフェース35を
介して CPUボード２に転送する。データがキャッシュメ
モリ58上に存在しない場合は、図３の点線(1) で図示さ
れるように、ディスク制御LSI 36を介してハードディス
ク装置４からデータを読み出し、キャッシュメモリ58に
書き込む。その後、図３の点線(2) で図示されるよう
に、キャッシュメモリ58上のデータをバスインタフェー
ス35を介して CPUボード２に転送する。
【００１４】次にライト動作を図４で説明する。CPU ボ
ード２は、ディスクキャッシュ装置５にライトコマンド
を発信する。ライトコマンドを受信したマイクロプロセ
ッサ(MPU)32 はコマンドを解析し、 CPUボード２からバ
スインタフェース35を介してキャッシュメモリ58上にデ
ータを書き込む（図４の(1) のルート) 。次に書き込ん
だデータをディスク制御LSI 36を介して、ハードディス
ク装置４にデータをライト（書き込み）（図４の(2) の
ルート) して処理を終了する。
ード２は、ディスクキャッシュ装置５にライトコマンド
を発信する。ライトコマンドを受信したマイクロプロセ
ッサ(MPU)32 はコマンドを解析し、 CPUボード２からバ
スインタフェース35を介してキャッシュメモリ58上にデ
ータを書き込む（図４の(1) のルート) 。次に書き込ん
だデータをディスク制御LSI 36を介して、ハードディス
ク装置４にデータをライト（書き込み）（図４の(2) の
ルート) して処理を終了する。
【００１５】また、計算機システムとして高速な処理速
度を必要とせず、ディスクキャッシュが不要なシステム
においては、ディスクキャッシュ装置５にICメモリカー
ド58を実装しないことでその機能が実現できる。先ず、
リード動作について説明する。システムバス１に接続さ
れている CPUボード２は、ディスクキャッシュ装置５に
リードコマンドを発信する。リードコマンドを受信した
ディスクキャッシュ装置５は、その内部のマイクロプロ
セッサ32がコマンドを解析するとともに、ICメモリカー
ド制御LSI 37をチェックし、ICメモリカード58が実装さ
れていないことを認識する。ディスクキャッシュが存在
していないことを認識したマイクロプロセッサ32は、図
５に示すようにハードディスク装置４からデータをリー
ドし、直接そのデータをバスインタフェース35を介して
CPUボード２に転送し、処理を終了する。
度を必要とせず、ディスクキャッシュが不要なシステム
においては、ディスクキャッシュ装置５にICメモリカー
ド58を実装しないことでその機能が実現できる。先ず、
リード動作について説明する。システムバス１に接続さ
れている CPUボード２は、ディスクキャッシュ装置５に
リードコマンドを発信する。リードコマンドを受信した
ディスクキャッシュ装置５は、その内部のマイクロプロ
セッサ32がコマンドを解析するとともに、ICメモリカー
ド制御LSI 37をチェックし、ICメモリカード58が実装さ
れていないことを認識する。ディスクキャッシュが存在
していないことを認識したマイクロプロセッサ32は、図
５に示すようにハードディスク装置４からデータをリー
ドし、直接そのデータをバスインタフェース35を介して
CPUボード２に転送し、処理を終了する。
【００１６】次にライト動作について説明する。CPU ボ
ード２は、ディスクキャッシュ装置５にライトコマンド
を発信する。ライトコマンドを受信したマイクロプロセ
ッサ32はコマンドを解析するとともに、ICメモリカード
制御LSI 57をチェックし、ICメモリカード58が実装され
ていないことを認識する。ディスクキャッシュが存在し
ていないことを認識したマイクロプロセッサ32は、図６
に示すように CPUボード２からバスインタフェース35を
介してデータをリードし、そのデータを直接ディスク制
御LSI 36を介して、ハードディスク装置４に書き込み
し、ライト処理を終了する。
ード２は、ディスクキャッシュ装置５にライトコマンド
を発信する。ライトコマンドを受信したマイクロプロセ
ッサ32はコマンドを解析するとともに、ICメモリカード
制御LSI 57をチェックし、ICメモリカード58が実装され
ていないことを認識する。ディスクキャッシュが存在し
ていないことを認識したマイクロプロセッサ32は、図６
に示すように CPUボード２からバスインタフェース35を
介してデータをリードし、そのデータを直接ディスク制
御LSI 36を介して、ハードディスク装置４に書き込み
し、ライト処理を終了する。
【００１７】図７にICメモリカード58のアドレスマップ
の実施例について示す。図７に図示したICメモリカード
58は、４MBの容量を持ち、その一部（0H〜FFFH) の４KB
の容量は、不揮発性メモリで構成し、この部分にディス
クキャッシュの制御情報、例えば、ライト方式、リプレ
ースメント・アルゴリズム、ブロックサイズなどの制御
情報の格納領域とする。ディスクキャッシュ用のメモリ
領域としては、 1000H〜3FFFFFH の領域を使用する。
の実施例について示す。図７に図示したICメモリカード
58は、４MBの容量を持ち、その一部（0H〜FFFH) の４KB
の容量は、不揮発性メモリで構成し、この部分にディス
クキャッシュの制御情報、例えば、ライト方式、リプレ
ースメント・アルゴリズム、ブロックサイズなどの制御
情報の格納領域とする。ディスクキャッシュ用のメモリ
領域としては、 1000H〜3FFFFFH の領域を使用する。
【００１８】ディスクキャッシュ装置５がリセットスタ
ートなどによりイニシャルスタートした場合、ディスク
キャッシュ装置５内のマイクロプロセッサ32がICメモリ
カード58の有無をチェックし、実装されている場合には
ICメモリカード制御LSI 57を介して、ICメモリカード58
のディスクキャッシュ制御情報を読み出し、それ以降こ
の制御情報に従ってディスクキャッシュ装置５の制御を
行う。
ートなどによりイニシャルスタートした場合、ディスク
キャッシュ装置５内のマイクロプロセッサ32がICメモリ
カード58の有無をチェックし、実装されている場合には
ICメモリカード制御LSI 57を介して、ICメモリカード58
のディスクキャッシュ制御情報を読み出し、それ以降こ
の制御情報に従ってディスクキャッシュ装置５の制御を
行う。
【００１９】
【発明の効果】以上述べたように本発明によれば、ICメ
モリカードを用いてディスクキャッシュ装置を実現する
とともに、ICメモリカードに、予め必要とするディスク
キャッシュ制御情報を設定しておくことにより、システ
ムに最適なディスクキャッシュ装置を構築することが可
能となった。
モリカードを用いてディスクキャッシュ装置を実現する
とともに、ICメモリカードに、予め必要とするディスク
キャッシュ制御情報を設定しておくことにより、システ
ムに最適なディスクキャッシュ装置を構築することが可
能となった。
【図１】本発明による一実施例のディスクキャッシュ装
置の機能ブロック図
置の機能ブロック図
【図２】ディスクキャッシュメモリに該当するデータが
存在し、ヒットしたときのリード時のデータの流れ図
存在し、ヒットしたときのリード時のデータの流れ図
【図３】ノーヒットのときのリード時のデータの流れ図
【図４】ライト時のデータの流れ図
【図５】ディスクキャッシュメモリ無しのときのリード
時のデータの流れ図
時のデータの流れ図
【図６】ディスクキャッシュメモリ無しのときのライト
時のデータの流れ図
時のデータの流れ図
【図７】一実施例におけるICメモリカードのアドレス配
置図
置図
【図８】従来技術の計算機システムの構成図
【図９】従来技術のディスクキャッシュ装置の機能ブロ
ック図
ック図
１ システムバス ２ ＣＰＵボード ３、５ ディスクキャッシュ装置 31 内部バス 32 マイクロプロセッサ 33、34 メモリ 35 バスインタフェース 36 ディスク制御ＬＳＩ 37 キャッシュメモリ ４ ハードディスク装置 57 ＩＣメモリカード制御ＬＳＩ 58 ＩＣメモリカード ６ 各種Ｉ／Ｏコントローラ
Claims (1)
- 【請求項１】ハードディスク装置を利用する計算機シス
テムをCPU ボードとシステムバスとともに構成するディ
スクキャッシュ装置において、 前記システムバスに接続するバスインタフェースと、 このバスインタフェースを介して前記システムバスから
のデータを授受する内部バスと、 この内部バスに接続するマイクロプロッセサと、 メモリRAM と、メモリROM と、 前記内部バスに接続し、前記ハードディスク装置とのデ
ータの授受を制御するディスク制御LSI と、 前記ハードディスク装置あるいは前記CPU ボードとデー
タの授受を行い、ディスクキャッシュメモリとして動作
し、容易に挿抜可能なICメモリカードと、 前記内部バスに接続し、前記ICメモリカードとのデータ
の授受を制御するICメモリカード制御LSI と、からな
り、 ディスクキャッシュメモリとして、システムに最適なキ
ャッシュメモリ容量を有するとともに、前記ICメモリカ
ード内に不揮発性メモリ部分を設け、ディスクキャッシ
ュメモリの制御情報を設定し、システムに最適な制御を
行う、 ことを特徴とするディスクキャッシュ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199154A JPH0863396A (ja) | 1994-08-24 | 1994-08-24 | ディスクキャッシュ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199154A JPH0863396A (ja) | 1994-08-24 | 1994-08-24 | ディスクキャッシュ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0863396A true JPH0863396A (ja) | 1996-03-08 |
Family
ID=16403060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199154A Pending JPH0863396A (ja) | 1994-08-24 | 1994-08-24 | ディスクキャッシュ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0863396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727399B1 (ko) * | 2000-09-07 | 2007-06-12 | 삼성테크윈 주식회사 | 데이터 입출력 속도가 증가된 메모리 카드 |
| KR100766121B1 (ko) * | 2006-08-01 | 2007-10-12 | 엘지전자 주식회사 | 메모리 제어방법 및 장치 |
| US8212829B2 (en) | 2005-09-16 | 2012-07-03 | Samsung Electronics Co., Ltd. | Computer using flash memory of hard disk drive as main and video memory |
-
1994
- 1994-08-24 JP JP6199154A patent/JPH0863396A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727399B1 (ko) * | 2000-09-07 | 2007-06-12 | 삼성테크윈 주식회사 | 데이터 입출력 속도가 증가된 메모리 카드 |
| US8212829B2 (en) | 2005-09-16 | 2012-07-03 | Samsung Electronics Co., Ltd. | Computer using flash memory of hard disk drive as main and video memory |
| KR100766121B1 (ko) * | 2006-08-01 | 2007-10-12 | 엘지전자 주식회사 | 메모리 제어방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549034B2 (ja) | 記憶装置 | |
| JPH09237225A (ja) | キャッシュ機能を有するコンピュータ及びキャッシュメモリ制御方法 | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JP2003076498A (ja) | ディスク記憶装置 | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPH08328747A (ja) | 磁気ディスク装置及び磁気ディスク装置におけるバッファ管理方法 | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| JP2001051896A (ja) | 記憶装置 | |
| JPH0863396A (ja) | ディスクキャッシュ装置 | |
| JPH08221312A (ja) | メモリカード装置 | |
| JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
| JP4826873B2 (ja) | ホットルーチンメモリを有するマイクロプロセッサシステム | |
| JP3079956B2 (ja) | プリンタ | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH07230411A (ja) | フラッシュメモリカード装置 | |
| JPH0652056A (ja) | キャシュメモリシステム | |
| JP2914695B2 (ja) | キャッシュ制御装置 | |
| JPH11203885A (ja) | 記憶装置 | |
| JPH10254781A (ja) | 補助記憶装置 | |
| JPH05197502A (ja) | 磁気テープ制御装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH0934782A (ja) | 情報記憶装置 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPH04225444A (ja) | データバッファの読出し／書込み制御方式 | |
| JPH08249235A (ja) | キャッシングシステム |