TWI410963B - 作業系統輔助碟片快取電腦系統、方法與製圖子系統 - Google Patents

作業系統輔助碟片快取電腦系統、方法與製圖子系統 Download PDF

Info

Publication number
TWI410963B
TWI410963B TW095122345A TW95122345A TWI410963B TW I410963 B TWI410963 B TW I410963B TW 095122345 A TW095122345 A TW 095122345A TW 95122345 A TW95122345 A TW 95122345A TW I410963 B TWI410963 B TW I410963B
Authority
TW
Taiwan
Prior art keywords
subsystem
memory
information
auxiliary
graphics
Prior art date
Application number
TW095122345A
Other languages
English (en)
Other versions
TW200713229A (en
Inventor
Raul Aguaviva
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW200713229A publication Critical patent/TW200713229A/zh
Application granted granted Critical
Publication of TWI410963B publication Critical patent/TWI410963B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31Providing disk cache in a specific location of a storage system
    • G06F2212/313In storage device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

作業系統輔助碟片快取電腦系統、方法與製圖子系統 發明領域
本發明是關於資訊儲存系統之領域。本發明尤其是關於作業系統輔助碟片快取系統與方法。
發明背景
本發明主張被共同擁有且共同審理的美國臨時專利申請案,名為”作業系統輔助碟片快取系統與方法”(序列號為60/693,581,客戶檔號為NVID-P001784.PRO,於2005年6月24日提出申請)的優先權,此申請案以參照方式被併入本文。
電子系統與電路對於現代社會的進步具有重大的貢獻,且被用於許多的應用中以獲得有利的結果。許多電子技術(例如,數位電腦、計算器、音訊裝置、視訊設備以及電話系統)對於分析及傳送商業、科學、教育及娛樂的大部分領域內的資料、觀點與趨勢上,促進生產力的提供以及成本的降低。這些結果的實現通常涉及大量資訊的處理及儲存。為了正常地執行各種作業,將資訊從儲存媒體快速地傳送到處理單元是很重要的。然而,儲存媒體或者記憶體一般具有儲存容量與存取速率之間相反的關係。
資訊處理系統通常包括不同階層的記憶體元件,該記憶體元件可在具有相對而言較大的儲存容量(但是具有低存取能力),至具有更小的儲存容量(但是具有相對而言較快的存取能力)之範圍內變化。習知的電腦系統一般包括一大容量儲存元件(例如,一硬碟記憶體系統)與一主系統記憶體(例如,一隨機存取記憶體)。該大容量儲存元件(例如,一硬碟)一般儲存相對而言較大量的資訊,但是從該硬碟讀取資訊或者將資訊寫入該硬碟,卻需要花費相對而言較長的時間。中央處理單元直接從一硬碟取出資訊的嘗試,將會極大地降低作業的整體性能,且可能對最終的使用應用結果會產生壞的影響。雖然一主系統記憶體(例如,一隨機存取記憶體(RAM))一般支援更快速地讀取與寫入操作,但是RAM通常每儲存單元(例如位元組)會花費更多,且一般而言,具有相對有限的儲存容量。習知的主系統記憶體RAM之有限的儲存容量,會對極大地影響不具有大容量儲存元件的電腦系統能夠運行之應用。
電腦系統典型地會試圖,藉由以階層配置及不同記憶體階層元件之間的通訊資訊,在不同類型的記憶體之間劃分儲存區域,去解決該記憶體尺寸與速率所存在的兩難問題。處理器一般而言,是以相對快速存取小量資訊的方式,來存取來自一主系統記憶體的資訊。該主系統記憶體接著,是與一相對較慢的大容量輔助元件(例如,一硬碟)交換相對大量的資訊。輸入與輸出記憶體存取運作對於作業系統性能可是關鍵的瓶頸。
在階層記憶體內的資訊交換通常被稱為硬碟快取處理。一快取記憶體通常是一種以一設計成,得以對相同資料引發接續存取的方式,來保留最近所存取資料的記憶體。當資料從一硬碟讀取或者寫入時,一副本也被保存在該快取記憶體內。該快取記憶體監測器碟片讀取,以獲知所需的資料是否已經在該快取記憶體內。如果該資訊已經在該快取記憶體內,則該資訊立即被返回,而不用嘗試碟片讀取。該碟片快取記憶體使用了系統記憶體,因此一”快取命中(cache hit)”使用少得多的時間來完成。然而,因為系統記憶體被使用,所以作業系統與應用程式只有更少的記憶體用於其他資訊。
作業系統的一普通特徵是一交換檔。一交換檔使用硬碟作為虛擬記憶體。當所需的記憶體多於實際存在的記憶體時,記憶體的區塊被寫入該硬碟,以激勵更多個記憶體。雖然該等交換檔確實允許激勵額外的記憶體,但是性能仍然被降低了,從而當程式使用慢得多的交換檔,將資訊從該硬碟取出時,存取該資訊將需要更長的時間。
發明概要
本發明之實施例的作業系統輔助碟片快取系統與方法提供了方便且高效的資訊儲存及存取。資訊能夠以一自動的方式被儲存及存取,該方式保存了記憶體資源,且加速了存取。本發明能夠促進資訊的彈性存取,藉由子系統儲存元件(例如,一製圖子系統記憶體)的槓桿作用,以對一主系統處理器儲存資訊。
在一實施例中,一電腦系統利用子系統記憶體資源,實現作業系統輔助碟片快取。一主系統處理器(例如,一中央處理單元)處理與主系統功能有關的資訊。一大容量儲存元件(例如,一硬碟)儲存大量資訊(例如,應用程式指令與資料)。一主系統記憶體(例如,一主系統RAM)快取該大量資訊的幾部分。一子系統輔助記憶體(例如,製圖子系統RAM)提供子作業系統(例如,製圖作業)的儲存容量,以及提供與主系統功能(例如,該主系統處理器所執行的功能)有關的資訊之輔助儲存。如果一子作業系統被啟動,則一子系統輔助協調過程被執行,且資訊從該子系統輔助記憶體被寫入該大容量儲存元件。
圖式簡單說明
該等附圖(被併入本說明書且形成了本說明書的一部分)透過實例且沒有限制地描述了本發明之實施例。應該明白的是,本說明書所指的該等圖示不是被成比例地繪製,除非被特定地注明。
第1圖是本發明之一實施例的示範性輔助快取處理方法之流程圖。
第2圖是本發明之一實施例的示範性電腦系統之方塊圖。
第3圖是本發明之一實施例的包括一製圖子系統的示範性電腦系統之方塊圖。
較佳實施例之詳細說明
現在詳細給出本發明之較佳實施例之參考,其等實例被示於該等附圖中。雖然本發明將結合該等較佳實施例被描述,但是應該明白的是,該等較佳實施例並不意指本發明限於該等實施例。相反,本發明意指涵蓋被包括在本發明之精神與範圍(如該附加申請專利範圍所定義)內的改變、修改及等效。而且,在本發明之以下的詳細描述中,為了提供本發明之全面的理解,許多特定的細節被給出。然而,顯而易見,對於熟悉該項技術的人士而言,本發明可被實踐,而沒有該等特定的細節。在其他的情況,,眾所周知的方法、程序、元件及電路沒有被詳細描述,以免不必要地模糊了本發明的重要層面。
按照一電腦記憶體內的資料位元之作業的程序、邏輯塊、過程以及其他符號表示,以下給出詳細描述的一些部分。該等描述與敍述是那些熟悉該項資料處理技術的人士通常使用的方法(用於將他們工作的主旨高效地傳達給其他熟悉該項技術的人士)。一程序、邏輯塊、過程等可在此處,且通常被認為是可產生所期望結果的一致性順序的步驟或指令。該等步驟包括物理量的物理運作。雖然通常這並不是必需的,但是該等量採取能夠被儲存、傳輸、合併、比較以及可在電腦系統內運作的電氣、磁、光學或者量子信號之形式。已經證明,有時(主要是出於日常使用的原因)將該等信號稱為位元、值、元素、符號、字、名詞、數字或者類似的詞是方便的。
然而,應牢記在心的是,所有該等且類似的名詞與合適的物理量有關,且僅僅是提供給該等量的方便標籤。除非特別指出,否則從以下討論中,可容易明白的是,在本申請案中,利用如”處理”、”計算”、”估計”、”決定”、”顯示”或者類似名詞的討論指的是,處理和轉換以物理量(例如,電子)表示之資料的電腦系統或者類似處理裝置(例如,電子、光學或者量子、計算裝置)之動作與過程。該等名詞指的是,在一電腦系統的元件(例如,暫存器、記憶體、邏輯,其他此類的資訊儲存、傳送或者顯示裝置等)內,將物理量處理或轉換成,其他類似在其他元件內,以物理量表示的資料之處理裝置的動作與過程。
本發明有助於資訊的高效且方便的儲存。在本發明之一實施例中,軟性階層記憶體可使,用於資訊儲存與通訊活動以及其他各種活動的硬體元件,能被有效地利用。例如,本發明之實施例的處理裝置能夠利用子系統輔助記憶體(例如,製圖子系統記憶體)提供作業碟片快取處理。被各種主系統應用程式使用的資訊能夠被儲存在次級子系統輔助記憶體內。子系統輔助記憶體(例如,一製圖子系統記憶體等)之儲存能力的有效利用,可促進資訊的快速且方便的存取。
第1圖是本發明之一實施例的示範性輔助快取方法100的流程圖。在一實施例中,輔助快取方法100在一資訊處理系統中促進資訊之高效且方便的儲存及存取。例如,輔助快取方法100能夠利用閒置的子系統記憶體,為一主系統處理器(例如,一中央處理單元)快取主系統功能資訊。
在步驟110處,資訊被儲存在一大容量儲存元件內。在本發明之一實施例中,大量資訊被儲存在一硬碟上。應該明白的是,大量資訊能夠被儲存在各種大容量儲存元件(包括CD-ROMs、DVDs以及/或者網路檔)上。
在步驟120處,資訊之一部分在一子系統輔助記憶體內被快取處理。在一實施例中,該資訊的一部分從大容量儲存元件內被傳送到該子系統輔助記憶體。在一示範性實施態樣中,子系統是一製圖子系統,且該資訊在一製圖子系統記憶體內被快取處理。例如,該資訊在一硬碟與該製圖子系統記憶體之間直接被傳送。
在步驟130處,子系統輔助記憶體被存取,以對一主處理元件執行儲存運作。在一實施例中,資訊在該子系統輔助記憶體與該主系統處理單元(例如,一中央處理器)之間直接被傳送。在本發明之一實施例中,對該主處理元件執行儲存運作包括,在該子系統輔助記憶體與該主處理元件之間直接寫入及讀取該資訊的幾個部分。
在步驟140處,一子系統輔助協調過程被執行。在一實施例中,子系統輔助協調過程包含,將來自該子系統輔助記憶體的資訊寫入該大容量儲存元件(如果一子作業系統被啟動)。例如,如果一子系統嘗試將與主子系統功能有關的資訊,儲存在該子系統輔助記憶體內,則來自該子系統輔助記憶體的資訊被寫入該大容量儲存元件。在一實施例中,該與該主子系統功能有關的資訊是製圖資訊。
在本發明之一實施例中,一輔助快取處理方法(例如,輔助快取方法100)包括,在一主系統記憶體內快取處理該資訊的另一部分。在一實施例中,與一第一應用程式有關的資訊在該主系統記憶體內被快取處理,且與一第二應用程式有關的資訊在該子系統輔助記憶體內被快取處理。在一示範性實施態樣中,資訊在該主系統記憶體與子系統輔助記憶體之間被交換。例如,資訊在該子系統輔助記憶體與該主記憶體之間被寫入。
第2圖是本發明之一實施例的示範性電腦系統200的方塊圖。電腦系統200包括大容量記憶體210、中央處理單元(CPU)220、主記憶體230以及次級子系統240。次級子系統240包括子系統處理器241與子系統輔助記憶體242。大容量記憶體210、中央處理單元(CPU)220、主記憶體230以及次級子系統240通信式地耦接到匯流排250。子系統處理器241通信式地耦接到子系統輔助記憶體242。
電腦系統200的該等元件協調性地作業,以提供資訊處理與作業系統輔助碟片快取處理。匯流排250在電腦系統200的該等元件之間傳送資訊。中央處理器220處理該資訊。大容量記憶體210提供大儲存容量給該資訊。主記憶體230快取大量資訊的幾部分給中央處理器220。子系統240提供支援給子作業系統(例如,製圖作業)。子系統處理器241處理與子系統功能(例如,製圖功能)有關的資訊,且子系統輔助記憶體242為子系統處理器241儲存資訊(例如,碼框緩衝器資訊)。子系統240也提供作業系統輔助碟片快取處理能力給中央處理單元220。在一示範性實施態樣中,子系統輔助記憶體242快取該大量資訊的幾部分給中央處理單元220。在本發明之一實施例中,子系統240是一製圖子系統,其中子系統處理器241是一製圖處理器,且子系統輔助記憶體242一製圖子系統記憶體。
在本發明之一實施例中,資訊能夠在大容量記憶體210與主記憶體230以及/或者子系統輔助記憶體242之間被傳送或者交換。在一示範性實施態樣中,子系統輔助記憶體242充當子系統處理器241的主儲存元件,且充當中央處理單元220的”輔助主”記憶體。在一實施例中,子系統輔助記憶體242內的資訊之儲存在主系統功能與子系統功能之間被協調。在一示範性實施態樣中,次級子系統記憶體內的子系統資訊(例如,製圖資訊)之儲存優於主系統儲存。在本實例中,子系統輔助記憶體協調包括,在用該子系統資訊重寫該主系統資訊之前,將來自子系統輔助記憶體的與主系統功能有關的資訊,寫入大容量記憶體。例如,如果子系統240是一製圖子系統,則在製圖作業使該主記憶體功能資訊被製圖功能資訊重寫之前,儲存在子系統輔助記憶體242內的主系統資訊被寫入大容量記憶體210。
主記憶體230與/或子系統輔助記憶體242能夠作為中央處理單元220的主記憶體運作。例如,中央處理單元220能夠接收直接來自子系統輔助記憶體242(而不是主記憶體230)的資訊的一部分。在本發明之一實施例中,主記憶體230與子系統輔助記憶體242是隨機存取記憶體(RAMs)。
應該明白的是,本發明很容易在各種配置中實現,以提供作業系統輔助碟片快取處理。例如,如果主記憶體230是滿的,則子系統輔助記憶體242能夠快取處理該大量資訊的幾個部分。主記憶體230與子系統輔助記憶體242能夠相互之間交換該大量資訊的幾個部分。主記憶體230能夠快取處理該大量資訊的一第一部分,且子系統輔助記憶體242能夠快取處理該大量資訊的一第二部分。本發明也能夠應用於來自於許多元件或者系統的大量資訊之存取。例如,藉由在一子系統輔助記憶體內快取處理資訊,硬驅動機、CD-ROMs、DVDs以及/或者網路檔的存取能夠被執行。
第3圖是本發明之一實施例的電腦系統300的方塊圖,本發明之實施例能夠在其上被實現。電腦系統300包括中央處理器單元301、主系統記憶體302(例如,一隨機存取記憶體)、晶片組303(具有北橋309與南橋305)、可拆卸資料儲存裝置304、輸入裝置307、信號通訊埠308,以及耦接到顯示器320的製圖子系統310。電腦系統300包括幾條用於通信式耦接電腦系統300的該等元件的匯流排。通訊匯流排391(例如,一前邊匯流排)將晶片組303的北橋309耦接到中央處理器單元301。通訊匯流排392(例如,一主記憶體匯流排)將晶片組303的北橋309耦接到主系統記憶體302。通訊匯流排393(例如,先進製圖埠介面)將晶片組303的北橋309耦接到製圖子系統310。通訊匯流排394-397(例如,一PCI匯流排)分別將晶片組303的南橋305耦接到可拆卸資料儲存裝置304、輸入裝置307以及信號通訊埠308。製圖子系統310包括製圖處理器311與製圖緩衝器315。
電腦系統300的該等元件協調性地作業,以提供製圖影像的呈現。通訊匯流排391至397傳送資訊。中央處理器301處理資訊。主系統記憶體302為該中央處理器301儲存資訊與指令。可拆卸資料儲存裝置304也儲存資訊與指令(例如,作為大資訊儲存器)。可拆卸資料儲存裝置能夠是各種不同的裝置,包括一硬碟、一CD、一DVD、隨身碟等。輸入裝置306提供了一用於輸入資訊及/或者在顯示器320上指向或突出顯示資訊的機制。信號通訊埠308提供一通訊介面給外部裝置(例如,一網路的介面)。顯示器裝置309依據儲存在碼框記憶體315內的資料顯示資訊。
製圖子系統310執行製圖作業且提供輔助記憶體支援給中央處理器單元301。製圖處理器311處理來自中央處理器301的製圖指令,且提供所產生的資料給製圖輔助記憶體315,用於可被顯示監測器320儲存及取出。例如,製圖輔助記憶體315能夠提供碼框緩衝器儲存給製圖處理器311。製圖輔助記憶體315也能夠提供輔助主系統儲存給中央處理單元301。例如,大量資訊能夠從可拆卸資料儲存元件304及/或一網路資源(沒有顯示出,通信式地耦接到信號通訊埠308)被傳送給製圖輔助記憶體315。然後,來自製圖輔助記憶體315的資訊能夠被中央處理單元301直接存取。
應該明白的是,本發明能夠在各種實施例中實現。在一示範性實施態樣中,本發明能夠在一處理系統中使用,以提供各種製圖應用程式及不相關聯的應用程式。例如,本發明能夠被用於在一個人電腦、個人數位助理、行動電話、手持裝置或者許多用於實現處理的平臺內執行處理。也應該明白的是,電腦系統實施態樣的參考是示範性的,且本發明不限於習知的電腦系統實施態樣,但是也可很容易地在各種電子系統(包括一主系統與一子系統輔助記憶體)中實現。應該明白的是,本發明能夠在各種實施例中實現。在一示範性實施態樣中,本發明能夠在支持各種製圖應用程式(包括視訊遊戲)的處理系統中被使用。例如,本發明能夠用於遊戲控制臺、個人電腦、個人數位助理、行動電話或者許多用於實現視訊遊戲的平臺之圖形呈現程序。也應該明白的是,視訊遊戲應用程式實施態樣的參考是示範性的,且本發明不限於該等實施態樣。
因此,本發明促進一資訊處理系統內的資訊之高效且方便的儲存及存取。本發明的實施例藉由最佳化用於主系統作業的子系統記憶體之儲存容量,支援最大化的元件效用及先進的資源保護。利用閒置的子系統記憶體資源,使得更多的記憶體可用於主系統應用程式、加速了整體的硬碟存取作業、增加了整體的虛擬記憶體交換速率,以及延長了硬碟的使用壽命(例如,減少了硬碟的存取數量以及相關的機械磨損與剝裂)。減少的硬驅動機存取也能夠保護功率及延長電池壽命。
廣泛地來說,本描述闡述了以下內容:一電腦系統利用子系統輔助記憶體資源,實現作業系統輔助碟片快取處理。一主系統處理器(例如,一中央處理器)處理與主系統功能有關的資訊。一大容量記憶體(即,一硬碟)儲存該資訊。一主系統記憶體(例如,一主RAM)快取處理該大量資訊的幾個部分。一子系統輔助記憶體(例如,一製圖子系統RAM)提供子作業系統(例如,製圖作業)的儲存能力,以及用於該與主系統功能(例如,被該主系統處理器執行的功能)有關的該大量資訊之幾個部分的輔助儲存。在該子系統輔助記憶體內被快取處理的資訊(例如,主系統資訊)能夠直接被該主系統處理器存取。
以下提供了本描述的某些簡短的總結敍述。
簡短總結
本說明書教示了一第一項,一種電腦系統,包含:一匯流排,用於傳送資訊;一主系統處理器,用於處理該資訊;一大容量儲存元件,用於儲存該資訊;以及一子系統輔助記憶體,用於快取處理一主系統處理器的該大量資訊之一第一部分。
如該第一項所述之電腦系統,其中該子系統輔助記憶體是一隨機存取記憶體。
如該第一項所述之電腦系統,進一步包含一主系統記憶體,該主系統記憶體用於快取處理一主系統處理器的該大量資訊之一第二部分。
如該第一項所述之電腦系統,其中該子系統輔助記憶體是一製圖子系統記憶體。
如該第一項所述之電腦系統,其中一主系統記憶體與該子系統輔助記憶體相互之間交換該大量資訊之該等幾個部分。
如該第一項所述之電腦系統,進一步包含一用於處理子系統資訊的子系統處理器。
如該第一項所述之電腦系統,其中該主系統處理器接收來自該子系統輔助記憶體的該大量資訊之該第一部分。
如該第一項所述之電腦系統,其中在子系統特定資訊被寫入該子系統輔助記憶體之前,在該子系統輔助記憶體內被快取處理的資訊被寫入該大容量記憶體。
如該第一項所述之電腦系統,其中在製圖資訊被寫入該子系統輔助記憶體之前,在該子系統輔助記憶體內被快取處理的資訊被寫入該大容量記憶體。
作為一第二項,本描述給出了一種輔助快取處理方法,包含以下步驟:將資訊儲存在一大容量儲存元件內;在一子系統輔助記憶體內快取處理該資訊的一部分;以及存取該子系統輔助記憶體,以對一主處理元件執行儲存作業。
如該第二項所述之輔助快取處理方法,進一步包含執行儲存運作的步驟,包括以下步驟:在該子系統輔助記憶體與該主處理元件之間,直接寫入及讀取該資訊之幾個部分。
如該第二項所述之輔助快取處理方法,進一步包含:執行一子系統輔助協調過程。
如該第二項所述之輔助快取處理方法,其中該子系統輔助協調過程包含:如果一子作業系統被啟動,則將來自該子系統輔助記憶體的資訊,寫入該大容量儲存元件。
如該第二項所述之輔助快取處理方法,其中一子系統嘗試將子系統有關的資訊儲存在該子系統輔助記憶體內。
如該第二項所述之輔助快取處理方法,進一步包含:在一主記憶體內快取處理該資訊的另一部分。
如該第二項所述之輔助快取處理方法,進一步包含:在該子系統輔助記憶體與該主記憶體之間寫入資訊。
作為一第三項,本說明書揭露了一一種製圖子系統,包含:一製圖匯流排,用於傳送資訊;一製圖處理器,用於處理製圖資訊;以及一製圖記憶體,用於儲存製圖資訊及與非製圖應用程式相關的大量資訊之幾部分。
如該第三項所述之製圖子系統,其中該製圖記憶體包括一碼框緩衝器記憶體。
如該第三項所述之製圖子系統,其中該製圖處理器優於該製圖記憶體的儲存容量。
如該第三項所述之製圖子系統,其中一中央處理單元能夠直接存取該與來自該製圖記憶體的非製圖應用程式有關的資訊。
出於說明與描述的目的,本發明之特定實施例的上述描述已經被給出。並不意指該等實施例是詳盡的,或者也不意指將本發明限於所揭露的精確的形式,且參照上述教示的內容,許多修改與變形是可能的。為了最佳地解釋本發明之該等原理及其實際應用,該等實施例被選擇且被描述,從而使熟悉該項技術的人士可最佳地利用本發明及各種實施例(其各種修改適合於所想到的特定效用)。本發明之範圍是意欲由隨附的申請專利範圍及其等效結構所界定。在該等申請專利範圍中,構件的順序並不意味著任何特定的運作、步驟或者類似這樣的順序,除非一特定構件特別指有是在另一構件之之前或者之後。
110~140...步驟
200...電腦系統
210...大容量記憶體
220...中央處理單元
230...主記憶體
240...次級子系統
241...子系統處理器
242...子系統輔助記憶體
300...電腦系統
301...中央處理器單元
302...主系統記憶體
303...晶片組
304...可拆卸資料儲存裝置
305...南橋
307...輸入裝置
308...信號通訊埠
309‧‧‧北橋
310‧‧‧製圖子系統
311‧‧‧製圖處理器
315‧‧‧製圖緩衝器
320‧‧‧顯示器
391~397‧‧‧通訊匯流排
第1圖是本發明之一實施例的示範性輔助快取處理方法之流程圖。
第2圖是本發明之一實施例的示範性電腦系統之方塊圖。
第3圖是本發明之一實施例的包括一製圖子系統的示範性電腦系統之方塊圖。
200...電腦系統
210...大容量記憶體
220...中央處理單元
230...主記憶體
240...次級子系統
241...子系統處理器
242...子系統輔助記憶體

Claims (20)

  1. 一種輔助快取電腦系統,包含:一匯流排,用於傳送資訊;一主系統處理器,用於處理該資訊;一大容量儲存元件,用於儲存該資訊;以及一子系統輔助記憶體,用於快取處理一主系統處理器的該大量資訊之一第一部分。
  2. 如申請專利範圍第1項所述之電腦系統,其中該子系統輔助記憶體是一隨機存取記憶體。
  3. 如申請專利範圍第1項所述之電腦系統,進一步包含一主系統記憶體,該主系統記憶體用於快取處理一主系統處理器的該大量資訊之一第二部分。
  4. 如申請專利範圍第1項所述之電腦系統,其中該子系統輔助記憶體是一製圖子系統記憶體。
  5. 如申請專利範圍第1項所述之電腦系統,其中一主系統記憶體與該子系統輔助記憶體相互之間交換該大量資訊之該等部分。
  6. 如申請專利範圍第1項所述之電腦系統,進一步包含一用於處理子系統資訊的子系統處理器。
  7. 如申請專利範圍第1項所述之電腦系統,其中該主系統處理器接收來自該子系統輔助記憶體的該大量資訊之該第一部分。
  8. 如申請專利範圍第1項所述之電腦系統,其中在子系統特定資訊被寫入該子系統輔助記憶體之前,該子系統輔助記憶體內被快取處理的資訊被寫入該大容量記憶體。
  9. 如申請專利範圍第1項所述之電腦系統,其中在製圖資訊被寫入該子系統輔助記憶體之前,該子系統輔助記憶體內被快取處理的資訊被寫入該大容量記憶體。
  10. 一種輔助快取方法,包含以下步驟:將資訊儲存在一大容量儲存元件內;在一子系統輔助記憶體內快取處理該資訊的一部分;以及存取該子系統輔助記憶體,以對一主處理元件執行儲存運作。
  11. 如申請專利範圍第10項所述之輔助快取處理方法,進一步包含執行儲存運作的步驟,包括以下步驟:在該子系統輔助記憶體與該主處理元件之間,直接寫入及讀取該資訊之幾個部分。
  12. 如申請專利範圍第10項所述之輔助快取處理方法,進一步包含:執行一子系統輔助協調過程。
  13. 如申請專利範圍第10項所述之輔助快取處理方法,其中該子系統輔助協調過程包含:如果一子作業系統被啟動,則將來自該子系統輔助記憶體的資訊,寫入該大容量儲存元件。
  14. 如申請專利範圍第10項所述之輔助快取處理方法,其中一子系統嘗試將子系統有關的資訊儲存在該子系統輔助記憶體內。
  15. 如申請專利範圍第10項所述之輔助快取處理方法,進一步包含:在一主記憶體內快取處理該資訊的另一部分。
  16. 如申請專利範圍第10項所述之輔助快取處理方法,進一步包含:在該子系統輔助記憶體與該主記憶體之間寫入資訊。
  17. 一種輔助快取製圖子系統,包含:一製圖匯流排,用於傳送資訊;一製圖處理器,用於處理製圖資訊;以及一製圖記憶體,用於儲存製圖資訊及與非製圖應用程式相關的大量資訊之幾個部分。
  18. 如申請專利範圍第17項所述之製圖子系統,其中該製圖記憶體包括一碼框緩衝器記憶體。
  19. 如申請專利範圍第17項所述之製圖子系統,其中該製圖處理器優於該製圖記憶體的儲存容量。
  20. 如申請專利範圍第17項所述之製圖子系統,其中一中央處理單元能夠直接存取該與來自該製圖記憶體的非製圖應用程式有關的資訊。
TW095122345A 2005-06-24 2006-06-21 作業系統輔助碟片快取電腦系統、方法與製圖子系統 TWI410963B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69358105P 2005-06-24 2005-06-24

Publications (2)

Publication Number Publication Date
TW200713229A TW200713229A (en) 2007-04-01
TWI410963B true TWI410963B (zh) 2013-10-01

Family

ID=37027581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095122345A TWI410963B (zh) 2005-06-24 2006-06-21 作業系統輔助碟片快取電腦系統、方法與製圖子系統

Country Status (5)

Country Link
US (1) US7831780B2 (zh)
EP (1) EP1739560A3 (zh)
JP (1) JP2007026433A (zh)
CN (1) CN1896971B (zh)
TW (1) TWI410963B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514233B2 (en) * 2009-01-23 2013-08-20 Advanced Micro Devices, Inc. Non-graphics use of graphics memory
US8933947B2 (en) * 2009-09-10 2015-01-13 Ati Technologies Ulc Reading a local memory of a processing unit
US8719547B2 (en) * 2009-09-18 2014-05-06 Intel Corporation Providing hardware support for shared virtual memory between local and remote physical memory
US8990502B2 (en) 2010-11-23 2015-03-24 International Business Machines Corporation Write cache structure in a storage system
JP2012221333A (ja) * 2011-04-12 2012-11-12 Sony Corp メモリ管理装置、メモリ管理方法、および、制御プログラム
KR20130024271A (ko) * 2011-08-31 2013-03-08 삼성전자주식회사 하드 디스크 드라이브와 불휘발성 메모리를 포함하는 스토리지 시스템
US20180046466A1 (en) * 2015-02-19 2018-02-15 Quantum Digital Innovations Method and system for the loading of an operating system on a computing device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286381B (en) * 1995-12-01 1996-09-21 Silicon Integrated Sys Corp Control device for video and graphic data
TW459206B (en) * 2000-03-17 2001-10-11 Silicon Integrated Sys Corp Texture mapping cache connection device and method
US20020116576A1 (en) * 2000-12-27 2002-08-22 Jagannath Keshava System and method for cache sharing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114209B2 (ja) * 1990-01-25 2000-12-04 セイコーエプソン株式会社 情報処理装置および表示部の高速化方法および表示制御ワンチップic
JPH07152651A (ja) * 1993-11-29 1995-06-16 Canon Inc 情報処理方法及び装置
TW276317B (zh) * 1993-12-17 1996-05-21 Hitachi Seisakusyo Kk
US5778426A (en) 1995-10-23 1998-07-07 Symbios, Inc. Methods and structure to maintain a two level cache in a RAID controller and thereby selecting a preferred posting method
US5875474A (en) 1995-11-14 1999-02-23 Helix Software Co. Method for caching virtual memory paging and disk input/output requests using off screen video memory
JPH09245179A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp コンピュータグラフィックス装置
JP3204157B2 (ja) * 1997-03-21 2001-09-04 日本電気株式会社 計算機のデータ供給方式
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US6178517B1 (en) * 1998-07-24 2001-01-23 International Business Machines Corporation High bandwidth DRAM with low operating power modes
US6801207B1 (en) * 1998-10-09 2004-10-05 Advanced Micro Devices, Inc. Multimedia processor employing a shared CPU-graphics cache
US6519682B2 (en) 1998-12-04 2003-02-11 Stmicroelectronics, Inc. Pipelined non-blocking level two cache system with inherent transaction collision-avoidance
US6362826B1 (en) * 1999-01-15 2002-03-26 Intel Corporation Method and apparatus for implementing dynamic display memory
JP2000330928A (ja) * 1999-05-20 2000-11-30 Hitachi Ltd 高速転送を行う並列処理システム
JP2002202881A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 画像表示装置
US6470429B1 (en) 2000-12-29 2002-10-22 Compaq Information Technologies Group, L.P. System for identifying memory requests as noncacheable or reduce cache coherence directory lookups and bus snoops
JP2003216491A (ja) 2002-01-23 2003-07-31 Hitachi Ltd 階層キャッシュ制御方法
US7149846B2 (en) 2002-04-17 2006-12-12 Lsi Logic Corporation RAID protected external secondary memory
US6891543B2 (en) 2002-05-08 2005-05-10 Intel Corporation Method and system for optimally sharing memory between a host processor and graphics processor
US6963344B1 (en) 2002-12-24 2005-11-08 Nvidia Corporation Method and system for utilizing graphics memory to provide storage for video BIOS initialization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286381B (en) * 1995-12-01 1996-09-21 Silicon Integrated Sys Corp Control device for video and graphic data
TW459206B (en) * 2000-03-17 2001-10-11 Silicon Integrated Sys Corp Texture mapping cache connection device and method
US20020116576A1 (en) * 2000-12-27 2002-08-22 Jagannath Keshava System and method for cache sharing

Also Published As

Publication number Publication date
TW200713229A (en) 2007-04-01
EP1739560A3 (en) 2008-04-09
JP2007026433A (ja) 2007-02-01
EP1739560A2 (en) 2007-01-03
US20060294302A1 (en) 2006-12-28
CN1896971B (zh) 2012-05-30
US7831780B2 (en) 2010-11-09
CN1896971A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
TWI410963B (zh) 作業系統輔助碟片快取電腦系統、方法與製圖子系統
US8669992B2 (en) Shared virtual memory between a host and discrete graphics device in a computing system
TWI509604B (zh) 促進多重處理器界面之具有板內建處理器邏輯的記憶體裝置及方法及使用其之電腦系統
US20090077320A1 (en) Direct access of cache lock set data without backing memory
JP3857661B2 (ja) 情報処理装置、プログラム、及び記録媒体
US8610732B2 (en) System and method for video memory usage for general system application
EP2466474A1 (en) Streaming translation in display pipe
JP4578241B2 (ja) 任意形状画像のブロック単位の回転
US9697111B2 (en) Method of managing dynamic memory reallocation and device performing the method
US7305526B2 (en) Method, system, and program for transferring data directed to virtual memory addresses to a device memory
US10216437B2 (en) Storage systems and aliased memory
US20100141664A1 (en) Efficient GPU Context Save And Restore For Hosted Graphics
US7496727B1 (en) Secure memory access system and method
TW202101227A (zh) 閃存實體資源集合管理裝置及方法以及電腦程式產品
US20080276067A1 (en) Method and Apparatus for Page Table Pre-Fetching in Zero Frame Display Channel
CN115809028A (zh) 一种缓存数据替换方法、装置、图形处理系统及电子设备
WO2023035427A1 (zh) 基于fifo存储器的信息生成方法、装置、设备及介质
CN115509959A (zh) 处理系统、控制方法、芯片及计算机可读存储介质
US20200242040A1 (en) Apparatus and Method of Optimizing Memory Transactions to Persistent Memory Using an Architectural Data Mover
KR100699268B1 (ko) 하드 디스크 드라이브의 플래쉬 메모리를 메인 &비디오메모리로 사용 할 수 있는 컴퓨터
JP2007200145A (ja) クライアント装置、サーバー装置、サーバーベースコンピューティングシステムおよびプログラム
US6745266B1 (en) Method and apparatus for disk cache translation between systems
CN109634583B (zh) 一种基于SystemC和TLM模型的GPU颜色存储Cache模块的硬件及存储装置
CN101876952A (zh) 一种主机端传输层与应用层软硬交互系统及方法
US8593472B1 (en) System and method for accessing a frame buffer via a storage driver