CN108763124A - 一种PCIE Riser卡 - Google Patents
一种PCIE Riser卡 Download PDFInfo
- Publication number
- CN108763124A CN108763124A CN201810501730.8A CN201810501730A CN108763124A CN 108763124 A CN108763124 A CN 108763124A CN 201810501730 A CN201810501730 A CN 201810501730A CN 108763124 A CN108763124 A CN 108763124A
- Authority
- CN
- China
- Prior art keywords
- pcie
- pin
- riser
- slot position
- mainboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Slot Machines And Peripheral Devices (AREA)
Abstract
本发明提供了一种PCIE Riser卡，主板上槽位元引脚接地，第一引脚和第二引脚接在一起组成接合引脚，接合引脚、第三引脚和第四引脚全部单独上拉接给PCH，PCH根据这三个信号的状态来决定PCIE的配置；当有PCIE卡插入时，通过全局在位信号告知BMC和PCH Riser上的第二槽位有卡插入；本发明主板上的两个连接器可以同时接到一个Riser上提供16对PCIE信号，也可以接到两个Riser上，给每个Riser提供8对PCIE信号。本发明PCIE Riser卡第一槽位和第二槽位均可根据插入的卡的不同自动分配PCIE资源，更加灵活地配置资源。
Description
技术领域
本发明涉及电路的技术领域，具体涉及一种PCIE Riser卡。
背景技术
PCIE Riser卡是服务器中的PCIE(Peripheral Component InterconnectExpress，高速外设组件互连)转接或扩展板卡，用于支持更多的PCIE设备，其重要性不言而喻。对于支持多槽位的Riser卡，除了从Riser的金手指引入主板上槽位的PCIE信号外，往往还需要通过其他方式引入更多的PCIE信号。现有技术中除了传统的PCIE x4、x8和x16卡，还出现了很多新形态的卡，如支持4个PCIE x4的M.2卡，但传统的Riser各Slot的PCIE分配固定，不能够灵活搭配。
现有支持两个x16槽位的Riser实现方式为(如附图1所示)：Riser上PCIE槽位1的PCIE信号通过金手指与主板相连，Riser上的PCIE槽位2的PCIE信号通过两个PCIE x8连接器(Slimline x8,OCulink x8或Sliver x8)与主板相连。Riser上PCIE槽位1上的PRSNT1_N、PRSNT2_1_N、PRSNT2_2_N、PRSNT2_3_N、PRSNT2_4_N分别通过Riser的x16金手指与主板上的PCIE x16槽位一一对应。主板上的PCIE x16槽位的PRSNT1_N接GND，PRSNT2_1_N、PRSNT2_2_N、PRSNT2_3_N、PRSNT2_4_N直接接在一起组成SLOT1_PRSNT_N给BMC和PCH，当有PCIE卡插入时，通过该信号告知BMC和PCH Riser上的SLOT1有卡插入，但这个槽位只能配置成x16使用。Riser上PCIE槽位2上的PRSNT1_N直接接地，PRSNT2_1_N、PRSNT2_2_N、PRSNT2_3_N、PRSNT2_4_N直接接在一起给组成SLOT2_PRSNT_N给BMC和PCH(Platform Cotroller Hub，平台控制器中心)，当有PCIE卡插入时，通过该信号告知BMC和PCH Riser上的SLOT2有卡插入。同样的，这个槽位也只能配置成x16使用。Riser上的Slot1和Slot2都只能配置成x16，插入非x16设备时降级使用。如果插入的PCIE卡需要配置成4个x4或2个x8或两个x4和一个x8，则不能使用。
发明内容
基于上述问题，本发明提出了一种PCIE Riser卡，Riser上的PCIE槽位的16对PCIE信号可以灵活配置。
本发明提供如下技术方案：
一方面，本发明提供了一种PCIE Riser卡，包括：
所述PCIE Riser卡上第一槽位的PCIE信号通过金手指与主板相连，所述PCIERiser卡上第二槽位的PCIE信号通过两个PCIE x8连接器与所述主板相连，所述第一槽位的元引脚PRSNT1_N、第一引脚PRSNT2_1_N、第二引脚PRSNT2_2_N、第三引脚PRSNT2_3_N、第四引脚PRSNT2_4_N分别通过Riser x16金手指与所述主板槽位上的相关信号一一对应，所述主板槽位的元引脚PRSNT1_N接地，主板第一引脚PRSNT2_1_N和第二引脚PRSNT2_2_N连接组成第一接合引脚PRSNT_1&2_N，所述第一接合引脚PRSNT_1&2_N、第三引脚PRSNT2_3_N和第四引脚PRSNT2_4_N接至PCH，所述PCH根据这三个信号的状态来确定PCIE的配置；
PCIE Riser卡上第二槽位的PCIE的元引脚PRSNT1_N接地，第一引脚PRSNT2_1_N和第二引脚PRSNT2_2_N连接组成第二接合引脚PRSNT_1&2_N，所述第二接合引脚PRSNT_1&2_N、第三引脚PRSNT2_3_N、第四引脚PRSNT2_4_N通过与逻辑组成全局在位信号SLOT2_PRSNT_N，当有PCIE卡插入时，通过该信号告知BMC和PCH Riser上的第二槽位有卡插入；
全局在位信号SLOT2_PRSNT_N、第二接合引脚PRSNT_1&2_N、第二槽位第三引脚PRSNT2_3_N接到第一连接器，第四引脚PRSNT2_4_N接到第二连接器，再通过环路将该信号反馈到Riser板，再接到Riser上的第一连接器。
其中，所述第一槽位的16对PCIE信号与主板上的槽位的16对PCIE信号一一对应。
其中，所述PCIE x8连接器为Slimline x8、OCulink x8或Sliver x8。
其中，第一连接器对应第一槽位的第0-7对PCIE信号，第二连接器对应第二槽位的第8-15对PCIE信号。
其中，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N通过与逻辑组成全局在位信号SLOT1_PRSNT_N接给BMC，通过该信号告知BMC Riser上的SLOT1有卡插入。
本发明提供了一种PCIE Riser卡，主板上槽位元引脚接地，第一引脚和第二引脚接在一起组成接合引脚，接合引脚、第三引脚和第四引脚全部单独上拉接给PCH，PCH根据这三个信号的状态来决定PCIE的配置；当有PCIE卡插入时，通过全局在位信号告知BMC和PCHRiser上的第二槽位有卡插入；本发明主板上的两个连接器可以同时接到一个Riser上提供16对PCIE信号，也可以接到两个Riser上，给每个Riser提供8对PCIE信号。本发明PCIERiser卡第一槽位和第二槽位均可根据插入的卡的不同自动分配PCIE资源，更加灵活地配置资源。
附图说明
图1是现有技术的Riser实现图；
图2是本发明的Riser实现图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
本发明设计的Riser卡，Riser上的x16金手指通过主板上的PCIE x16槽位引入PCIEx16信号给Riser上的PCIE槽位1，通过2个PCIE x8连接器(Slimline、Oculink或Sliver)使用2条相应的Cable连接主板上的两个PCIE x8连接器(Slimline、Oculink或Sliver)引入PCIEx16信号给Riser上的PCIE槽位2。Riser上槽位1和槽位2均可根据插入的卡的不同自动分配PCIE资源。主板上的两个PCIE x8连接器可以同时接到一个Riser上提供16对PCIE信号；也可以接到两个Riser上，给每个Riser提供8对PCIE信号。
基于上述，一方面，本发明的实施方式提供了一种PCIE Riser卡，附图2是本发明的Riser实现图，包括：
所述PCIE Riser卡上第一槽位的PCIE信号通过金手指与主板相连，所述PCIERiser卡上第二槽位的PCIE信号通过两个PCIE x8连接器与所述主板相连，所述第一槽位的PRSNT1_N、PRSNT2_1_N、PRSNT2_2_N、PRSNT2_3_N、PRSNT2_4_N分别通过Riserx16金手指与所述主板槽位上的相关信号一一对应，所述主板槽位的PRSNT1_N接地，主板PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N全部单独接给PCH，所述PCH根据这三个信号的状态来确定PCIE的配置；
PCIE Riser卡上第二槽位的PCIE的PRSNT1_N接地，PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N通过与逻辑组成全局在位信号SLOT2_PRSNT_N，当有PCIE卡插入时，通过该信号告知BMC和PCHRiser上的SLOT2有卡插入；
SLOT2_PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N接到第一连接器，PRSNT2_4_N接到第二连接器，再通过环路将该信号反馈到Riser板，再接到Riser上的第一连接器；
所述主板上的第一、第二连接器有各自的PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N接出。
支持两个x16槽位的Riser实现方式具体如下：
Riser上PCIE槽位1的PCIE信号通过金手指与主板相连，槽位1的16对PCIE信号与主板上的槽位的16对PCIE信号一一对应。Riser上的PCIE槽位2的PCIE信号通过两个PCIEx8连接器(Slimline x8,OCulink x8或Sliver x8)与主板相连，其中连接器A对应槽位1的第0-7对PCIE信号，连接器B对应槽位2的第8-15对PCIE信号。
Riser上PCIE槽位1上的PRSNT1_N、PRSNT2_1_N、PRSNT2_2_N、PRSNT2_3_N、PRSNT2_4_N分别通过Riser的x16金手指与主板上的PCIE x16槽位上的相关信号一一对应。主板上的PCIE x16槽位1的PRSNT1_N接GND，PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N全部单独接给PCH，PCH根据这三个信号的状态来决定PCIE的配置，具体配置情况如下表。
此外，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N通过与逻辑后组成全局SLOT1_PRSNT_N接给BMC，通过该信号告知BMC Riser上的SLOT1有卡插入。
Riser上PCIE槽位2上的PRSNT1_N直接接地，PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N通过与逻辑组成全局在位信号SLOT2_PRSNT_N，当有PCIE卡插入时，通过该信号告知BMC和PCHRiser上的SLOT2有卡插入。SLOT2_PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N直接接到x8连接器A，PRSNT2_4_N接到x8连接器B，然后再通过环路将该信号反馈到Riser板，再接到Riser上的x8连接器A。这样只有使用两根线缆将主板和Riser板上的连接器A和连接器B都连上时，才能侦测到PRSNT2_4_N的有效状态。槽位2的SLOT2_PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N只会通过连接器A提供给主板，不会通过连接器B提供给主板。
主板上的两个x8连接器A和B(Slimline x8,OCulink x8或Sliver x8)都有各自的PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N接出。这样主板上的连接器A、B可以同时接到一个Riser上提供16对PCIE信号，也可以接到两个Riser上提供2组8对PCIE信号。
主板上的连接器A的信号与PCIE配置情况：
主板上的连接器B的信号与PCIE配置情况：
本发明主板上的PCIE x16槽位1的PRSNT1_N接GND，PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N全部单独上拉接给PCH，PCH根据这三个信号的状态来决定PCIE的配置。Riser上PCIE槽位2上的PRSNT1_N直接接地，PRSNT2_1_N和PRSNT2_2_N直接接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N通过与逻辑组成SLOT2_PRSNT_N，当有PCIE卡插入时，通过该信号告知BMC和PCH Riser上的SLOT2有卡插入。SLOT2_PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N接到x8连接器A，PRSNT2_4_N接到x8连接器B，然后再通过环路将该信号反馈到Riser板，再接到Riser上的x8连接器A。槽位2的SLOT2_PRSNT_N、PRSNT_1&2_N、PRSNT2_3_N、PRSNT2_4_N只会通过连接器A提供给主板，不会通过连接器B提供给主板。主板上的两个PCIE x8连接器可以同时接到一个Riser上提供16对PCIE信号；也可以接到两个Riser上，给每个Riser提供8对PCIE信号。PCH可以根据插入PCIE设备的不同，更加灵活配置PCIE资源，兼容更多PCIE设备。且适用于更多槽位的Riser。相应的可以自研开发PCIE标卡形态的多root功能卡。
本发明提供了一种PCIE Riser卡，主板上槽位PRSNT1_N引脚接地，PRSNT2_1_N引脚和PRSNT2_2_N引脚接在一起组成PRSNT_1&2_N，PRSNT_1&2_N、PRSNT2_3_N和PRSNT2_4_N全部单独上拉接给PCH，PCH根据这三个信号的状态来决定PCIE的配置；当有PCIE卡插入时，通过SLOT2_PRSNT_N信号告知BMC和PCH Riser上的SLOT2有卡插入；本发明主板上的两个连接器可以同时接到一个Riser上提供16对PCIE信号，也可以接到两个Riser上，给每个Riser提供8对PCIE信号。本发明PCIE Riser卡第一槽位和第二槽位均可根据插入的卡的不同自动分配PCIE资源，更加灵活地配置资源。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。
因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种PCIE Riser卡，其特征在于：
所述PCIE Riser卡上第一槽位的PCIE信号通过金手指与主板相连，所述PCIE Riser卡上第二槽位的PCIE信号通过两个PCIE x8连接器与所述主板相连，所述第一槽位的元引脚、第一引脚、第二引脚、第三引脚、第四引脚分别通过Riser x16金手指与所述主板槽位上的相关信号一一对应，所述主板槽位的元引脚接地，主板第一引脚和第二引脚连接组成第一接合引脚，所述第一接合引脚、第三引脚和第四引脚接至PCH，所述PCH根据这三个信号的状态来确定PCIE的配置；
PCIE Riser卡上第二槽位的PCIE的元引脚接地，第一引脚和第二引脚连接组成第二接合引脚，所述第二接合引脚、第三引脚、第四引脚通过与逻辑组成全局在位信号，当有PCIE卡插入时，通过该信号告知BMC和PCH Riser上的第二槽位有卡插入；
全局在位信号、第二接合引脚、第二槽位第三引脚接到第一连接器，第四引脚接到第二连接器，再通过环路将该信号反馈到Riser板，再接到Riser上的第一连接器。
2.根据权利要求1所述的PCIE Riser卡，其特征在于：所述第一槽位的16对PCIE信号与主板上的槽位的16对PCIE信号一一对应。
3.根据权利要求1所述的PCIE Riser卡，其特征在于：所述PCIE x8连接器为Slimlinex8、OCulink x8或Sliver x8。
4.根据权利要求1所述的PCIE Riser卡，其特征在于：第一连接器对应第一槽位的第0-7对PCIE信号，第二连接器对应第二槽位的第8-15对PCIE信号。
5.根据权利要求1所述的PCIE Riser卡，其特征在于：第二接合引脚、第二槽位第三引脚，和第四引脚通过与逻辑组成全局在位信号接给BMC，通过该信号告知BMC Riser上的第一槽位有卡插入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810501730.8A CN108763124B (zh) | 2018-05-23 | 2018-05-23 | 一种PCIE Riser卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810501730.8A CN108763124B (zh) | 2018-05-23 | 2018-05-23 | 一种PCIE Riser卡 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108763124A true CN108763124A (zh) | 2018-11-06 |
| CN108763124B CN108763124B (zh) | 2021-10-01 |
Family
ID=64004770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810501730.8A Active CN108763124B (zh) | 2018-05-23 | 2018-05-23 | 一种PCIE Riser卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108763124B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109946590A (zh) * | 2019-04-11 | 2019-06-28 | 苏州浪潮智能科技有限公司 | 一种板卡转接设备和测试系统 |
| CN110389916A (zh) * | 2019-06-29 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种服务器系统中实现PCIe带宽自动分配的系统 |
| CN111752871A (zh) * | 2020-05-29 | 2020-10-09 | 苏州浪潮智能科技有限公司 | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 |
| CN111984556A (zh) * | 2020-08-17 | 2020-11-24 | 紫光恒越技术有限公司 | 一种主板、主板资源共享方法 |
| CN112131163A (zh) * | 2020-09-18 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种pcie资源自动拆分电路及方法 |
| CN113407397A (zh) * | 2021-06-10 | 2021-09-17 | 浪潮电子信息产业股份有限公司 | 一种设备机箱丝印的显示方法、装置、设备及介质 |
| CN115114210A (zh) * | 2022-04-28 | 2022-09-27 | 苏州浪潮智能科技有限公司 | Altra max中央处理器PCIe资源扩展装置 |
| TWI793548B (zh) * | 2021-03-16 | 2023-02-21 | 英業達股份有限公司 | 自動調整PCIe通道配置之電路結構與方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130013842A1 (en) * | 2011-07-06 | 2013-01-10 | Renesas Electronics Corporation | Controller and transfer speed control method |
| CN104317763A (zh) * | 2014-10-29 | 2015-01-28 | 华为数字技术（苏州）有限公司 | 一种串行信号合并装置、系统及方法 |
| US20160335220A1 (en) * | 2014-04-25 | 2016-11-17 | Liqid Inc. | Stacked-device peripheral storage card |
| CN106940669A (zh) * | 2017-03-13 | 2017-07-11 | 郑州云海信息技术有限公司 | 一种PCIe槽位在位自动检测方法 |
| CN107908247A (zh) * | 2017-11-16 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种实现双gpu转接的装置及方法 |
| CN207302036U (zh) * | 2017-09-08 | 2018-05-01 | 深圳市祈飞科技有限公司 | 一种扩展设备网口的转接装置及采用该装置的网络设备 |
-
2018
- 2018-05-23 CN CN201810501730.8A patent/CN108763124B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130013842A1 (en) * | 2011-07-06 | 2013-01-10 | Renesas Electronics Corporation | Controller and transfer speed control method |
| US20160335220A1 (en) * | 2014-04-25 | 2016-11-17 | Liqid Inc. | Stacked-device peripheral storage card |
| CN104317763A (zh) * | 2014-10-29 | 2015-01-28 | 华为数字技术（苏州）有限公司 | 一种串行信号合并装置、系统及方法 |
| CN106940669A (zh) * | 2017-03-13 | 2017-07-11 | 郑州云海信息技术有限公司 | 一种PCIe槽位在位自动检测方法 |
| CN207302036U (zh) * | 2017-09-08 | 2018-05-01 | 深圳市祈飞科技有限公司 | 一种扩展设备网口的转接装置及采用该装置的网络设备 |
| CN107908247A (zh) * | 2017-11-16 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种实现双gpu转接的装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| HENDRIK NÖLL: "UTOPIA: Generic User-Level Access to the Physical Memory Address Space for IP Core Debugging and Validation on FPGA Based PCIe Extension Cards", 《2014 IEEE 22ND ANNUAL INTERNATIONAL SYMPOSIUM ON FIELD-PROGRAMMABLE CUSTOM COMPUTING MACHINES》 * |
| 郭俊钊: "PCIE多串口卡设计", 《电子制作》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109946590A (zh) * | 2019-04-11 | 2019-06-28 | 苏州浪潮智能科技有限公司 | 一种板卡转接设备和测试系统 |
| CN110389916A (zh) * | 2019-06-29 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种服务器系统中实现PCIe带宽自动分配的系统 |
| CN111752871A (zh) * | 2020-05-29 | 2020-10-09 | 苏州浪潮智能科技有限公司 | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 |
| CN111984556A (zh) * | 2020-08-17 | 2020-11-24 | 紫光恒越技术有限公司 | 一种主板、主板资源共享方法 |
| CN111984556B (zh) * | 2020-08-17 | 2022-04-26 | 紫光恒越技术有限公司 | 一种主板、主板资源共享方法 |
| CN112131163A (zh) * | 2020-09-18 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种pcie资源自动拆分电路及方法 |
| TWI793548B (zh) * | 2021-03-16 | 2023-02-21 | 英業達股份有限公司 | 自動調整PCIe通道配置之電路結構與方法 |
| CN113407397A (zh) * | 2021-06-10 | 2021-09-17 | 浪潮电子信息产业股份有限公司 | 一种设备机箱丝印的显示方法、装置、设备及介质 |
| CN115114210A (zh) * | 2022-04-28 | 2022-09-27 | 苏州浪潮智能科技有限公司 | Altra max中央处理器PCIe资源扩展装置 |
| CN115114210B (zh) * | 2022-04-28 | 2023-07-14 | 苏州浪潮智能科技有限公司 | Altra max中央处理器PCIe资源扩展装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108763124B (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108763124A (zh) | 一种PCIE Riser卡 | |
| US8291147B2 (en) | Computer motherboard with adjustable connection between central processing unit and peripheral interfaces | |
| CN109856522B (zh) | 一种测试板和测试系统 | |
| KR20160072014A (ko) | 다수의 PCIe 커넥터를 가진 PCIe 카드 | |
| CN101923530B (zh) | 一种用于PCI Express X1至CPCI Express X1的转接卡 | |
| US20050102454A1 (en) | Dynamic reconfiguration of PCI express links | |
| CN105656471A (zh) | 使用usb-c型接口的系统及多功能控制电路 | |
| CN100424668C (zh) | Pci-e总线自动配置系统 | |
| CN201107817Y (zh) | 扩充卡插接装置组合 | |
| CN101727419A (zh) | 可依据接口扩充卡的种类自动地配置带宽的计算机 | |
| CN212135411U (zh) | 一种io模组及ocp转接板 | |
| JP4771372B2 (ja) | 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ） | |
| US5061989A (en) | Mechanical translator for semiconductor chips | |
| CN110554983A (zh) | 交换电路板 | |
| US20220021139A1 (en) | Card Edge Connector Including A Flipped Pin Foot Orientation | |
| CN102650979B (zh) | 一种用于PCI Express X4至CPCI Express X4的转接卡 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN205485799U (zh) | 一种可复用sas、sata信号的硬盘背板 | |
| CN217133696U (zh) | 一种cpu片上外设通用测试设备 | |
| CN101114214A (zh) | 图形卡转接模块及具有该图形卡转接模块的主机板装置 | |
| CN102708085B (zh) | 一种用于PCI Express X8至CPCI Express X8的转接卡 | |
| CN114168513A (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
| CN210129000U (zh) | 一种可替代HGX-2的PCIe测试板 | |
| CN205281383U (zh) | 一种计算机及其内置功能子板 | |
| KR100539237B1 (ko) | 메모리 모듈 또는 소켓에 장착되는 종단 제공장치 및 이를이용하는 메모리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |