CN101727419A - 可依据接口扩充卡的种类自动地配置带宽的计算机 - Google Patents

可依据接口扩充卡的种类自动地配置带宽的计算机 Download PDF

Info

Publication number
CN101727419A
CN101727419A CN200810169744A CN200810169744A CN101727419A CN 101727419 A CN101727419 A CN 101727419A CN 200810169744 A CN200810169744 A CN 200810169744A CN 200810169744 A CN200810169744 A CN 200810169744A CN 101727419 A CN101727419 A CN 101727419A
Authority
CN
China
Prior art keywords
configuration
chipset
interface expansion
interface
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810169744A
Other languages
English (en)
Other versions
CN101727419B (zh
Inventor
季海毅
刘士豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huo Jianfei
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN2008101697440A priority Critical patent/CN101727419B/zh
Priority to US12/328,486 priority patent/US7783816B2/en
Publication of CN101727419A publication Critical patent/CN101727419A/zh
Application granted granted Critical
Publication of CN101727419B publication Critical patent/CN101727419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种计算机，其可依据接口扩充卡(例如PCI-Express扩充卡)的种类自动地配置带宽。此计算机的主板上包含接口扩充插槽、芯片组以及组态设定电路。当主板的接口扩充插槽支援多种不同插槽组合的扩充卡时，在接口扩充卡上设置对应的带宽组态信息。用带宽组态信息表示具体使用的接口扩充卡种类，以便控制组态设定电路来调整芯片组上的带宽组态。

Description

可依据接口扩充卡的种类自动地配置带宽的计算机
技术领域
本发明涉及一种计算机(computer)，特别涉及一种依据接口扩充卡的种类自动地配置带宽的计算机。
背景技术
现有计算机平台的内部，中央处理器单元(CPU)和各硬件组件之间，利用总线互相连接用以传输数据。各种高速总线的设计概念不断被提出，以适应日益进步的硬件设计，满足大量数据的高速传输需求。
各种不同的接口卡被使用于扩充计算机平台的功能，透过将这些接口卡插接在计算机的接口扩充插槽，提供计算机使用者所需要的服务。基于布局空间和成本的考虑，计算机平台接口扩充插槽的数量有限。接口扩充卡用于提供数个接口卡插槽，可插接多个接口卡，达到增加接口扩充插槽的目的。当多个接口卡插接在接口扩充卡上，经由接口扩充卡耦接至接口扩充插槽时，接口扩充插槽的带宽由此多个接口卡分享。
图1绘示一种计算机的PCI-Express界面总线架构，芯片组CS1提供多个接口扩充插槽Slot0～Slot2。在现有的设计中，接口扩充插槽Slot0～Slot2的带宽配置是由芯片组CS1的组态设定引脚的输入信号决定。因此接口扩充插槽Slot0～Slot2的带宽配置是固定的，接口扩充卡所包含多个接口卡插槽的带宽配置也是固定的。但是各接口卡的带宽配置无法事先得知，导致接口扩充卡提供的多个接口卡插槽未必能够同时使用多个接口卡。
发明内容
本发明的目的在于提供一种计算机接口卡的自动配置带宽装置，依据计算器接口扩充卡的带宽需求，自动调整带宽配置。
本发明提供一种计算机，包括接口扩充卡和主板。接口扩充卡包含接口卡插槽和组态信息产生器。接口卡插槽用于提供接口卡选择性地插接，组态信息产生器用以提供对应于接口卡插槽的带宽组态信息。主板包括接口扩充插槽、芯片组和组态设定电路。接口扩充插槽用以插接接口扩充卡。芯片组耦接至接口扩充插槽，用以透过接口扩充插槽连接至接口扩充卡的接口卡插槽。组态设定电路耦接至芯片组与接口扩充插槽，用以透过接口扩充插槽取得带宽组态信息，并依据带宽组态信息设定芯片组内部的接口卡带宽组态。
依据本发明的较佳实施例，接口卡插槽为PCI-Express插槽，其中组态设定电路设定芯片组内部的接口卡带宽组态，是设定芯片组内部的PCI-Express带宽组态。
依据本发明的较佳实施例，组态设定电路耦接至芯片组的组态设定引脚。组态设定电路包括默认数码产生电路和调整电路。默认数码产生电路用于产生数码。调整电路耦接至默认数码产生电路、芯片组的组态设定引脚与接口扩充插槽，用以依据带宽组态信息调整默认数码产生电路所提供的默认数码，并将调整过的默认数码输出至芯片组的组态设定引脚，以设定芯片组内部的接口卡带宽组态。
依据本发明的较佳实施例，组态设定电路耦接至芯片组的组态设定引脚。组态设定电路包括复杂可编程逻辑装置(CPLD)。复杂可编程逻辑装置耦接至芯片组的组态设定引脚与接口扩充插槽，用以依据带宽组态信息产生对应的数码，并将数码输出至芯片组的组态设定引脚，以设定芯片组内部的接口卡带宽组态。
依据本发明的较佳实施例，组态设定电路耦接至芯片组的组态设定引脚。组态设定电路包括编码电路。编码电路耦接至芯片组的组态设定引脚与接口扩充插槽，用以对带宽组态信息编码以产生对应的数码，并将数码输出至芯片组的组态设定引脚，以设定芯片组内部的接口卡带宽组态。
依据本发明的较佳实施例，组态设定电路耦接至芯片组的组态设定引脚。组态设定电路包括微处理器(Micro Processor)。微处理器耦接至芯片组的组态设定引脚与接口扩充插槽，用以于映射表(mapping table)中查找带宽组态信息的相对应数码，并将数码输出至芯片组的组态设定引脚，以设定芯片组内部的接口卡带宽组态。
本发明提供一种用于计算机接口扩充卡的带宽自动配置装置，当主板上的接口扩充插槽支持多种具有不同接口卡插槽组合的接口扩充卡时，在接口扩充卡上设置组态信息产生器，用以根据具体使用的接口卡种类，产生带宽组态信息输出至接口扩充插槽。组态设定电路耦接至接口扩充插槽与芯片组的组态设定引脚。组态设定电路接收带宽组态信息，据以产生带宽组态信号传输至芯片组的组态设定引脚；芯片组内部的接口卡带宽组态依据带宽组态信号设定，藉此可自动调整芯片卡的带宽调整配置，以符合插接于接口扩充卡上各接口卡的带宽需求。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为绘示现有计算机平台的一种总线界面架构图。
图2为根据本发明所绘示的一种计算机接口扩充卡带宽配置架构图。
图3A-图3B是依照本发明较佳实施例所绘示的接口扩充卡结构图。
图4是依照本发明较佳实施例所绘示的组态设定电路图。
图5A是依照本发明第二较佳实施例所绘示的组态设定电路图。
图5B是依照本发明第三较佳实施例所绘示的组态设定电路图。
图5C是依照本发明第四较佳实施例所绘示的组态设定电路图。
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的接口扩充卡带宽自动配置其特征及其功效，详细说明如后。
图2为根据本发明所绘示的一种计算机接口扩充卡带宽配置架构图。请参照图2，计算机200包含接口扩充卡210和主板250。接口扩充卡210包含接口卡插槽220和组态信息产生器230。本发明所属领域的通常技术人员应知接口扩充卡210可包含一个或多个接口卡插槽，在此仅以接口卡插槽220为例说明。接口卡插槽220和接口扩充插槽IOU1之间以总线BUS1耦接，接口卡插槽220用于接受接口卡插接。组态信息产生器230耦接至接口扩充插槽IOU1。组态信息产生器230产生对应于接口卡插槽220的带宽组态信息SM1，用于指示接口卡插槽220的带宽配置。
主板250包括三组接口扩充插槽IOU0～IOU2、芯片组280和组态设定电路270。接口扩充插槽IOU1用于提供接口扩充卡210插接，接口扩充插槽IOU0用于提供接口扩充卡211插接，接口扩充插槽IOU2用于提供接口扩充卡212插接。如前所述，主板250可包含一个或多个接口扩充插槽，在此仅以接口扩充插槽IOU1代表说明之。芯片组280和接口扩充插槽IOU1之间以总线BUS2耦接，其中总线BUS1经由接口扩充插槽IOU1耦接至总线BUS2。组态设定电路270耦接于芯片组280与接口扩充插槽IOU1之间，组态信息产生器230产生的带宽组态信息SM1经由接口扩充插槽IOU1传输至组态设定电路270。组态设定电路270依据带宽组态信息SM1产生带宽组态信号SC输出至芯片组280；带宽组态信号SC用于设定芯片组280内部的接口卡带宽组态。
在本实施例中，芯片组280为北桥芯片。在此实施例虽以北桥芯片为实施代表，但本发明所属领域之通常技术人员亦可依据本实施例的说明，而类推至具有相同总线界面的芯片组。在本实施例中，接口卡插槽220为PCI-Express界面。其中组态设定电路270设定芯片组280内部的接口卡带宽组态，是设定芯片组280内部的PCI-Express带宽组态。
在本实施例中，芯片组280的组态设定引脚包含6位(bit)，即PEWIDTH[5..0]；芯片组280含36组差分线，此36组差分线分为三组接口扩充插槽IOU0～IOU2。端口的带宽配置组合可弹性变动，在本实施例中，接口扩充插槽IOU2包含两组PCIEX2端口，IOU0包含四组PCIEX4端口，IOU1包含四组PCIEX4端口，如表1所示。依据表1所示，将不同的带宽组态信号SC传输至组态设定引脚PEWIDTH[5..0]，接口扩充插槽IOU0～IOU2即可得到相对应的带宽组态。
表1  带宽组态设置表
Figure G2008101697440D0000041
Figure G2008101697440D0000061
本实施例举接口扩充插槽IOU1为例，接口扩充插槽IOU0与IOU2可以此类推。假设接口扩充插槽IOU1支持两种接口扩充卡，即如图3A所示的接口扩充卡RC0，以及如图3B所示的接口扩充卡RC1。请参照图3A，接口扩充卡RC0包含1个PCIEX16总线的接口卡插槽AD0，以及组态信息产生器CM1，其中组态信息产生器CM1包含下拉电阻R1。下拉电阻R1的一端耦接至参考电压VSS1，以产生对应于接口卡插槽AD0的带宽组态信息SM1(低电平)。请参照图3B，接口扩充卡RC1包含2个PCIEX8总线的接口卡插槽AD1～AD2，以及组态信息产生器CM2，其中组态信息产生器CM2包含上拉电阻R2。上拉电阻R2的一端耦接至电压源V1，以产生对应于接口卡插槽AD1～AD2的带宽组态信息SM1(高电平)。
图4为组态设定电路270的电路图。组态设定电路270包含默认数码产生电路410和调整电路450。图4并未绘出默认数码产生电路410的全部电路，仅择要地绘示电压源V2以及电阻R10～R15。通过下拉电阻R12、上拉电阻R10～R11与R13～R15的运作，默认数码产生电路410可以输出默认数码“111011”给调整电路450。当接口扩充卡RC0(或RC1)插入接口扩充插槽IOU1时，调整电路450可以依据组态信息产生器CM1(或CM2)产生的带宽组态信息SM1调整默认数码产生电路410所提供的默认数码“111011”，并将调整过的默认数码输出至芯片组280的组态设定引脚PEWIDTH[5..0]，以设定芯片组280内部的PCI-Express带宽组态。依据表1的设定，当接口扩充卡RC0插入接口扩充插槽IOU1时，调整电路450依据组态信息产生器CM1产生的带宽组态信息SM1不调整默认数码“111011”，而将默认数码“111011”传输到芯片组280的组态设定引脚PEWIDTH[5..0]。当接口扩充卡RC1插入接口扩充插槽IOU1时，调整电路450依据组态信息产生器CM2产生的带宽组态信息SM1将默认数码产生电路410所提供的默认数码“111011”调整成“110011”，并将调整过的默认数码“110011”传输到芯片组280的组态设定引脚PEWIDTH[5..0]。因此，即可适应地得到接口扩充卡RC1或RC0所要的带宽配置支持。
图4并未绘出调整电路450的全部电路，仅择要地绘示金氧半场效晶体管Q1、参考电压VSS2以及电阻R3。在本实施例中虽以金氧半场效晶体管Q1作为实施代表，但本发明所属领域之通常技术人员应可依据本实施例类推至其它具有同样功能的晶体管、电子组件和电路。金氧半场效晶体管Q1的栅极耦接至接口扩充插槽IOU1。组态信息产生器230(相当于图3A的组态信息产生器CM1或图3B的组态信息产生器CM2)产生带宽组态信息SM1，带宽组态信息SM1经由接口扩充插槽IOU1传输至金氧半场效晶体管Q1的栅极。金氧半场效晶体管Q1的源极经下拉电阻R3耦接至参考电压VSS2(低电平)。金氧半场效晶体管Q1的漏极经上拉电阻R13耦接至电压源V2(高电平)。
当接口扩充卡RC0插接到接口扩充插槽IOU1，接口扩充卡RC0的组态信息产生器CM1产生低电平的带宽组态信息SM1，金氧半场效晶体管Q1截止，金氧半场效晶体管Q1的漏极电压为高电平。调整电路450将调整过后的数码DG(此时为默认数码“111011”)输出为带宽组态信号SC。芯片组280的组态设定引脚PEWIDTH[5..0]依据带宽组态信号SC以设定芯片组280内部的PCI-Express带宽组态；因此，芯片组280将接口扩充卡RC0视为含有1个PCIEX16总线的接口卡插槽AD0。
当接口扩充卡RC1插接到接口扩充插槽IOU1，接口扩充卡RC1的组态信息产生器CM2产生高电平的带宽组态信息SM1，金氧半场效晶体管Q1导通，金氧半场效晶体管Q1的漏极电压为低电平。调整电路450将调整过后的数码DG(此时为数码“110011”)输出为带宽组态信号SC。芯片组280的组态设定引脚PEWIDTH[5..0]依据带宽组态信号SC以设定芯片组280内部的PCI-Express带宽组态；因此，芯片组280将接口扩充卡RC1视为含有2个PCIEX8总线的接口卡插槽AD1、AD2。
在此实施例中，仅以调整带宽组态信息SM1的1位(第3位)为例，本发明所属领域的通常技术人员应可类推使用多个金氧半场效晶体管，或具有相同功能的其它组件、电路，用以调整带宽组态信息SM1的位电压电平，在此不再赘述。
上述实施例是以组态设定电路270将带宽组态信息SM1转送至芯片组280的组态设定引脚PEWIDTH[5..0]。以下举第二实施例说明。请参照图5A，依据本发明的第二实施例，组态设定电路270包含复杂可编程逻辑装置501。复杂可编程逻辑装置501耦接至芯片组280的组态设定引脚PEWIDTH[5..0]与接口扩充插槽IOU1。通过事先的编程，复杂可编程逻辑装置501可以依据带宽组态信息SM1产生对应的数码DG′。数码DG′被传输至芯片组280的组态设定引脚PEWIDTH[5..0]用以设定芯片组280内部的PCI-Express带宽组态。例如，当组态信息产生器230输出带宽组态信息SM1为“01”，则复杂可编程逻辑装置501对应地输出“110011”的数码DG′给组态设定引脚PEWIDTH[5..0]。当组态信息产生器230输出带宽组态信息SM1为“02”，则复杂可编程逻辑装置501对应地输出“111011”的数码DG′给组态设定引脚PEWIDTH[5..0]。
以下举第三实施例说明。请参照图5B，依据本发明的第三实施例，组态设定电路270包括编码电路502。编码电路502耦接至芯片组280的组态设定引脚PEWIDTH[5..0]与接口扩充插槽IOU1。编码电路502对带宽组态信息SM1编码以产生对应的数码DG′。数码DG′被输出至芯片组280的组态设定引脚PEWIDTH[5..0]以设定芯片组280内部的PCI-Express带宽组态。
以下举第四实施例说明。请参照图5C，依据本发明的第四实施例，组态设定电路270包括微处理器503。微处理器503耦接至芯片组280的组态设定引脚PEWIDTH[5..0]与接口扩充插槽IOU1。微处理器503内部包含映射表中。微处理器503在映射表中查找带宽组态信息SM1的相对应数码DG′，并将数码DG′输出至芯片组280的组态设定引脚PEWIDTH[5..0]以设定芯片组280内部的PCI-Express带宽组态。
综合以上所述，依据本发明的第一实施例，由表1可知接口扩充插槽IOU1由16条差分线组成，16条差分线均分成四个端口。每个端口具有四条差分线，接口扩充插槽IOU1的各种带宽组态配置由四个端口组合产生。接口扩充插槽IOU1有五种带宽配置方式，如表2所示。接口扩充插槽IOU1需要3个选择信号位，以带宽组态信息SM1[2..0]表示。插接在接口扩充插槽IOU1上的接口扩充卡可根据其所需的带宽配置，产生相对应的带宽组态信号SM0[2..0]经由接口扩充插槽IOU1传输至组态设定电路270。
表2  接口扩充插槽IOU1的带宽组态配置表
Figure G2008101697440D0000081
Figure G2008101697440D0000091
由表3可知接口扩充插槽IOU0由16条差分线组成，16条差分线均分成四个端口。每个端口具有四条差分线，接口扩充插槽IOU0的各种带宽组态配置由四个端口组合产生。接口扩充插槽IOU0有五种带宽配置方式，如表3所示。接口扩充插槽IOU0需要3个选择信号位，以带宽组态信息SM0[2..0]表示。
表3  接口扩充插槽IOU0的带宽组态配置表
Figure G2008101697440D0000092
表4显示接口扩充插槽IOU2由4条差分线组成，4条差分线均分成二个端口。每个端口具有二条差分线，接口扩充插槽IOU2的各种带宽组态配置由二个端口组合产生。接口扩充插槽IOU2有两种带宽配置方式，如表4所示。接口扩充插槽IOU2需要1个选择信号位，以带宽组态信息SM2[0]表示。在本实施例中，由前述接口扩充插槽IOU1的说明，可类推至接口扩充插槽IOU0和IOU2，在此不再赘述。
表4  接口扩充插槽IOU2的带宽组态配置表
Figure G2008101697440D0000093
依据接口扩充插槽IOU2的带宽组态信息SM2[0](参照表4)、接口扩充插槽IOU1的带宽组态信息SM1[2..0](参照表2)、接口扩充插槽IOU0的带宽组态信息SM0[2..0](参照表3)，组态设定电路270产生对应的带宽组态信号SC(参照表1)。此带宽组态信号SC被输出至芯片组280的组态设定引脚PEWIDTH[5..0]以设定芯片组280内部的接口卡带宽组态。本发明所属领域的通常技术人员亦可由本发明所述各实施例的说明，分别以复杂可编程逻辑装置501、编码电路502或微处理器503，来实作组态设定电路270。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种计算机，其特征在于所述计算机包括：
接口扩充卡，其包括：
接口卡插槽，用以选择性地插接接口卡；以及
组态信息产生器，用以提供对应于所述接口卡插槽的带宽组态信息；以及
主板，其包括：
接口扩充插槽，用以插接所述接口扩充卡；
芯片组，耦接至所述接口扩充插槽，以透过所述接口扩充插槽连接至所述接口扩充卡的所述接口卡插槽；以及
组态设定电路，耦接至所述芯片组与所述接口扩充插槽，用以透过所述接口扩充插槽取得所述带宽组态信息，并依据所述带宽组态信息设定所述芯片组内部的接口卡带宽组态。
2.根据权利要求1所述的计算机，其特征在于所述芯片组为北桥芯片。
3.根据权利要求1所述的计算机，其特征在于所述接口卡插槽为PCI-Express插槽，其中所述组态设定电路设定所述芯片组内部的接口卡带宽组态，是设定所述芯片组内部的PCI-Express带宽组态。
4.根据权利要求1所述的计算机，其中所述组态设定电路是耦接至所述芯片组的组态设定引脚，其特征在于所述组态设定电路包括：
默认数码产生电路，用以产生默认数码；以及
调整电路，其耦接至所述默认数码产生电路、所述芯片组的组态设定引脚与所述接口扩充插槽，用以依据所述带宽组态信息调整所述默认数码产生电路所提供的所述默认数码，并将调整过的所述默认数码输出至所述芯片组的组态设定引脚，以设定所述芯片组内部的接口卡带宽组态。
5.根据权利要求1所述的计算机，其中所述组态设定电路是耦接至所述芯片组的组态设定引脚，其特征在于所述组态设定电路包括：
复杂可编程逻辑装置，其耦接至所述芯片组的组态设定引脚与所述接口扩充插槽，用以依据所述带宽组态信息产生对应的数码，并将所述数码输出至所述芯片组的组态设定引脚，以设定所述芯片组内部的接口卡带宽组态。
6.根据权利要求1所述的计算机，其中所述组态设定电路是耦接至所述芯片组的组态设定引脚，其特征在于所述组态设定电路包括：
编码电路，其耦接至所述芯片组的组态设定引脚与所述接口扩充插槽，用以对所述带宽组态信息编码以产生对应的数码，并将所述数码输出至所述芯片组的组态设定引脚，以设定所述芯片组内部的接口卡带宽组态。
7.根据权利要求1所述的计算机，其中所述组态设定电路是耦接至所述芯片组的组态设定引脚，其特征在于所述组态设定电路包括：
微处理器，其耦接至所述芯片组的组态设定引脚与所述接口扩充插槽，用以于映射表中查找所述带宽组态信息的相对应的数码，并将所述数码输出至所述芯片组的组态设定引脚，以设定所述芯片组内部的接口卡带宽组态。
CN2008101697440A 2008-10-16 2008-10-16 可依据接口扩充卡的种类自动地配置带宽的计算机 Expired - Fee Related CN101727419B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101697440A CN101727419B (zh) 2008-10-16 2008-10-16 可依据接口扩充卡的种类自动地配置带宽的计算机
US12/328,486 US7783816B2 (en) 2008-10-16 2008-12-04 Computer capable of automatic bandwidth configuration according to I/O expansion card type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101697440A CN101727419B (zh) 2008-10-16 2008-10-16 可依据接口扩充卡的种类自动地配置带宽的计算机

Publications (2)

Publication Number Publication Date
CN101727419A true CN101727419A (zh) 2010-06-09
CN101727419B CN101727419B (zh) 2012-08-22

Family

ID=42109515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101697440A Expired - Fee Related CN101727419B (zh) 2008-10-16 2008-10-16 可依据接口扩充卡的种类自动地配置带宽的计算机

Country Status (2)

Country Link
US (1) US7783816B2 (zh)
CN (1) CN101727419B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347904A (zh) * 2011-10-21 2012-02-08 杭州华三通信技术有限公司 路由设备及其主卡以及用于该主卡适配接口卡的方法
CN103559053A (zh) * 2013-10-30 2014-02-05 迈普通信技术股份有限公司 一种板卡系统及通信接口卡fpga在线升级方法
CN106649162A (zh) * 2016-12-19 2017-05-10 杭州海莱电子科技有限公司 一种Pci‑Express多端口聚合系统及其使用方法
CN105988964B (zh) * 2015-02-11 2018-12-28 启碁科技股份有限公司 接口共用电路
CN112804465A (zh) * 2019-11-14 2021-05-14 中强光电股份有限公司 扩充模块控制电路及其操作方法与投影装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342039B2 (ja) * 2011-06-15 2013-11-13 株式会社東芝 電子機器
CN103182863B (zh) * 2011-12-30 2015-08-19 北大方正集团有限公司 一种分布式的支持可变数据的喷墨数字印刷方法及系统
EP2817723B1 (en) * 2012-02-21 2017-06-07 ZIH Corp. Electrically configurable option board interface
TWI522810B (zh) 2014-11-20 2016-02-21 祥碩科技股份有限公司 匯流排控制器及資料傳輸方法
US9561646B2 (en) 2015-03-27 2017-02-07 Zih Corp. High speed adaptive thermal printhead interface
US11106624B2 (en) 2019-05-01 2021-08-31 Dell Products L.P. System and method for generation of configuration descriptors for a chipset
CN111752871A (zh) * 2020-05-29 2020-10-09 苏州浪潮智能科技有限公司 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2259647Y (zh) * 1996-04-25 1997-08-13 王炯中 可扩充多种不同总线结构的总线传输装置
CN1313943C (zh) * 2003-11-10 2007-05-02 威盛电子股份有限公司 应用于计算机系统的转接扩充装置
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
TW200723007A (en) 2005-12-14 2007-06-16 Inventec Corp PCI-E bus automatic allocation system
US7447825B2 (en) * 2006-03-10 2008-11-04 Inventec Corporation PCI-E automatic allocation system
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US8037223B2 (en) * 2007-06-13 2011-10-11 Hewlett-Packard Development Company, L.P. Reconfigurable I/O card pins
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347904A (zh) * 2011-10-21 2012-02-08 杭州华三通信技术有限公司 路由设备及其主卡以及用于该主卡适配接口卡的方法
CN103559053A (zh) * 2013-10-30 2014-02-05 迈普通信技术股份有限公司 一种板卡系统及通信接口卡fpga在线升级方法
CN103559053B (zh) * 2013-10-30 2017-02-08 迈普通信技术股份有限公司 一种板卡系统及通信接口卡fpga在线升级方法
CN105988964B (zh) * 2015-02-11 2018-12-28 启碁科技股份有限公司 接口共用电路
CN106649162A (zh) * 2016-12-19 2017-05-10 杭州海莱电子科技有限公司 一种Pci‑Express多端口聚合系统及其使用方法
CN112804465A (zh) * 2019-11-14 2021-05-14 中强光电股份有限公司 扩充模块控制电路及其操作方法与投影装置

Also Published As

Publication number Publication date
US20100100657A1 (en) 2010-04-22
US7783816B2 (en) 2010-08-24
CN101727419B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN101727419B (zh) 可依据接口扩充卡的种类自动地配置带宽的计算机
US7248470B2 (en) Computer system with PCI express interface
CN101149719B (zh) 用于图形系统的总线接口控制器
CN110321313B (zh) 可配置接口卡
US9081907B2 (en) Operating M-PHY based communications over peripheral component interconnect (PCI)-based interfaces, and related cables, connectors, systems and methods
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN109828942A (zh) 智能化PCIe插槽通道分配方法
US20150032917A1 (en) Multiplexer for signals according to different protocols
CN108831512A (zh) 负载减小的存储模块
CN206058061U (zh) 兼容非易失性存储器标准固态硬盘的适配卡及电脑装置
US8037223B2 (en) Reconfigurable I/O card pins
CN103972735A (zh) 信号切换电路及包括该电路的pcie连接器组合
CN211149433U (zh) 一种新型Retimer转接板
CN110554983A (zh) 交换电路板
CN215769533U (zh) 一种基于cxl加速计算的板卡
CN208225041U (zh) Bmc模块显示系统
CN106649162A (zh) 一种Pci‑Express多端口聚合系统及其使用方法
CN110554990A (zh) 兼容pcie与sata线路的主板电路
CN101114214A (zh) 图形卡转接模块及具有该图形卡转接模块的主机板装置
CN115858426A (zh) 一种硬盘接口、硬盘及电子设备
CN113033134B (zh) 多业务板间触发信号同步系统
CN114168513A (zh) 外设高速互连接口PCIe板卡、线缆、验证系统及计算机
TWI550292B (zh) 電視智慧卡模組之測試裝置及方法
KR100897602B1 (ko) 다수의 메모리부들을 포함하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
CN100351734C (zh) 主机板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Huo Jianfei

Inventor before: Ji Haiyi

Inventor before: Liu Shihao

CB03 Change of inventor or designer information
TR01 Transfer of patent right

Effective date of registration: 20170919

Address after: Shanxi County of Baode city in Xinzhou Province Yang Jia Wan Zhen Huo Jia Liang Village No. 22

Patentee after: Huo Jianfei

Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66

Patentee before: Inventec Corporation

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20171016

CF01 Termination of patent right due to non-payment of annual fee