CN102347904A - 路由设备及其主卡以及用于该主卡适配接口卡的方法 - Google Patents

Abstract

本发明提供了一种路由设备及其主卡以及用于该主卡适配接口卡的方法。本发明将主卡与接口卡交互数据的数据总线设置为串行差分数据总线，并且处理器能够以支持所述接口卡的任意一种串行接口协议、并以符合所述接口卡所要求的带宽在所述串行差分数据总线传输数据，因而就能够通过处理器的灵活配置来满足各种接口卡的带宽要求。进一步地，对于以太网接口卡来说，处理器中可以集成以太网MAC控制器功能以及物理层功能，使得以太网接口卡无需再设置以太网MAC控制器、甚至无需设置以太网PHY芯片，从而能够降低以太网接口卡的成本。

Description

路由设备及其主卡以及用于该主卡适配接口卡的方法

技术领域

本发明涉及路由设备的接口技术，特别涉及一种路由设备、一种路由设备的主卡、以及用于路由设备的主卡适配接口卡的方法。

背景技术

路由设备工作在OSI(Open System Interconnection，开放系统互连)协议模型的第三层，即，路由设备属于网络层的分组交换设备。

常见的路由设备都能够支持多种接口类型，包括：

各种SDH/SONET(Synchronous Digital Hierarchy/Synchronous OpticalNetwork，同步数字系列/同步光纤网)接口，例如POS(Packet overSDH/SONET，IP数据包承载于SDH/SONET)接口、CPOS(Channelized POS，通道化POS)接口、E1/T1接口、E3/T3接口等；

ATM(Asynchronous Transfer Mode，异步传输模式)接口；

以及，各种以太网网络接口，例如以太网光接口、以太网电接口等。

由于路由设备所能够支持的接口种类较多，通常情况下，为了降低路由设备的物料成本和保护用户的投资、以及提高路由设备的配置灵活性，现有技术中的路由设备常采用分离式主卡和接口卡的结构，以便于能够通过更换不同类型的接口卡来灵活地配置路由设备的接口类型。

图1为现有技术中采用分离式主卡和接口卡的路由设备的示意图。如图1所示，现有的路由设备包括主卡和接口卡，并且：

主卡与接口卡之间通过一并行数据总线、例如SPI(System PacketInterface，系统包接口)协议总线进行数据传输；

主卡与接口卡之间通过一控制总线、例如PCI(Peripheral ComponentInterconnect，周边元件扩展接口)协议总线实现主卡对接口卡的控制；

主卡与接口卡之间还通过一管理总线、例如电源总线、时钟总线、I²C总线等实现主卡对接口卡的管理(所述的“管理”可以理解为辅助控制)。

其中的主卡包括：连接并行数据总线和控制总线的处理器、以及连接处理器和管理总线的热插拔控制器，热插拔控制器为可选的、而非必须；

其中的接口卡则包括：连接并行数据总线的链路层控制器、连接链路层控制器的物理层芯片，以及，连接链路层控制器和物理层芯片、并连接控制总线和管理总线的粘合电路(如热插拔电路、上下电顺序控制、温度监控、时钟电路、逻辑加载、芯片功能设置和状态读取等等)；

而且，主卡和接口卡均包括用于彼此间插接的板间连接器、接口卡还包括用于连接网络的网络接口连接器(网络接口连接器可以替换为光模块)。

通常情况下，在图1中所示出的接口卡可以是SDH/SONET接口卡、或ATM接口卡、或以太网接口卡，相应地：

若图1中所示的接口卡为SDH/SONET接口卡，则链路层控制器就为HDLC(High-level Data Link Control，高级数据链路控制)控制器，物理层芯片就为Framer(成帧器)和LIU(Line Interface Unit，线路接口单元)芯片；HDLC控制器与Framer和LIU芯片之间的总线可以任意定义，HDLC控制器也可以与Framer和LIU芯片集成在一个物理芯片；

若图1中所示的接口卡为ATM接口卡，则链路层控制器指ATM SAR(Segmentation And Reassembly，对数据进行分段和重新装配)控制器，物理层芯片为ATM PHY(Physical Layer，物理层)芯片，ATM SAR控制器与ATM PHY芯片之间通常为Utopia(Universal Test and Operations PHYInterface for ATM，ATM的通用测试及操作物理层接口)总线，ATM SAR控制器也可以与ATM PHY芯片集成在一个物理芯片；

若图1中所示的接口卡为以太网接口卡，则链路层单元指以太网MAC控制器，物理层芯片指以太网PHY芯片，以太网MAC控制器与以太网PHY芯片之间除了MII(Media Independent Interface，媒体独立接口)的数据总线外，还有IEEE802.3u标准的22款所规定的标准管理接口MDIO(Management Data Input/Output，管理数据输入输出)总线。

如上可见，如图1所示的路由设备虽然能够利用主卡和接口卡分离的结构来实现接口类型的灵活配置，但是，该路由设备却存在如下的问题：

1、无论是何种接口卡，主卡与接口卡之间均通过并行数据总线、例如SPI协议总线交互数据，但是，随着通信电子技术的高速发展、数据交换的速度也越来越快，例如SPI协议总线等并行数据总线所能够提供的数据带宽已不能满足更高的带宽需求；

2、以太网接口卡的以太网MAC控制器和以太网PHY芯片的成本较高、尤其是以太网MAC控制器，因此，对于规格较多的以太网接口卡来说，每一种规格均需要设置一块对应的接口卡，从而就会大大提升路由设备的总成本。

发明内容

有鉴于此，本发明提供一种路由设备、一种路由设备的主卡、以及用于路由设备的主卡适配接口卡的方法。

本发明提供的一种路由设备，包括主卡、插接于所述主卡的接口卡，所述主卡包括：

串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

处理器，用于识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

所述主卡进一步包括：

MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

所述处理器包括：

若干Interlaken协议驱动单元；

若干MII协议以太网MAC控制器单元；

若干串行解串接口单元，分别对来自Interlaken协议驱动单元或MII协议以太网MAC控制器单元的数据进行对应的物理层处理、并通过所述串行差分数据总线中预定数量的差分线对传输；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地启用Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元、并按照所述接口卡所要求的带宽对应地启用选定数量的串行解串接口单元并配置串行解串接口单元的传输速率。

所述处理器包括：

一可编程协议处理单元；

一可编程串行解串接口单元；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地控制可编程处理单元加载Interlaken协议驱动功能、或MII协议驱动功能和以太网MAC控制器功能，还按照所述接口卡所要求的带宽对应地控制可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

SDH或SONET接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、HDLC控制器、Framer和LIU、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的HDLC控制器、以及Framer和LIU、以及网络接口连接器或光模块，其中，HDLC控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

ATM接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、以及ATM SAR控制器、ATM PHY芯片、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的ATM SAR控制器、以及ATMPHY芯片、网络接口连接器或光模块，其中，ATM SAR控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

以太网接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、以及以太网MAC控制器、以太网PHY芯片、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的以太网MAC控制器、以及以太网PHY芯片、网络接口连接器或光模块，其中，以太网MAC控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的以太网PHY芯片、以及网络接口连接器或光模块，其中，以太网PHY芯片集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，具有串行解串接口的光模块。

本发明提供的一种路由设备的主卡，包括：

串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

处理器，用于识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

所述主卡进一步包括：

MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

所述处理器包括：

若干Interlaken协议驱动单元；

若干MII协议以太网MAC控制器单元；

若干串行解串接口单元，分别对来自Interlaken协议驱动单元或MII协议以太网MAC控制器单元的数据进行对应的物理层处理、并通过所述串行差分数据总线中预定数量的差分线对传输；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地启用Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元、并按照所述接口卡所要求的带宽对应地启用选定数量的串行解串接口单元并配置串行解串接口单元的传输速率。

所述处理器包括：

一可编程协议处理单元；

一可编程串行解串接口单元；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地控制可编程处理单元加载Interlaken协议驱动功能、或MII协议驱动功能和以太网MAC控制器功能，还按照所述接口卡所要求的带宽对应地控制可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

本发明提供的一种用于路由设备的主卡适配接口卡的方法，包括：

设置串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

由处理器识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

该方法进一步设置MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

所述配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽包括：

处理器按照支持所述接口卡的串行接口协议，对应地启用内部集成的Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元；

以及，处理器按照所述接口卡所要求的带宽，对应地启用选定数量的内部集成的串行解串接口单元并配置串行解串接口单元的传输速率。

所述配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽包括：

处理器按照支持所述接口卡的串行接口协议，对应地控制内部集成的可编程处理单元加载Interlaken协议驱动功能、或MII协议驱动功能和以太网MAC控制器功能；

以及，处理器按照所述接口卡所要求的带宽，对应地控制内部集成的可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

如上可见，本发明将主卡与接口卡交互数据的数据总线设置为串行差分数据总线，并且处理器能够以支持所述接口卡的任意一种串行接口协议、并以符合所述接口卡所要求的带宽在所述串行差分数据总线传输数据，因而就能够通过处理器的灵活配置来满足各种接口卡的带宽要求。

进一步地，对于以太网接口卡来说，处理器中可以集成以太网MAC控制器功能以及物理层功能，使得以太网接口卡无需再设置以太网MAC控制器、甚至无需设置以太网PHY芯片，从而能够降低以太网接口卡的成本。

附图说明

图1为现有技术中采用分离式主卡和接口卡的路由设备的示意图；

图2为本发明实施例中采用分离式主卡和接口卡的路由设备的示意图；

图3a和图3b为本发明实施例中主卡用于适配接口卡的两种内部结构示意图；

图4a至图4d为本发明实施例中路由设备采用的SDH/SONET接口卡的可选结构示意图；

图5a至图5b为本发明实施例中路由设备采用的ATM接口卡的可选结构示意图；

图6a至图6g为本发明实施例中路由设备采用的以太网接口卡的可选结构示意图；

图7a和图7b为本发明实施例中用于路由设备的主卡适配接口卡的方法所采用的两种优选流程示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

图2为本发明实施例中采用分离式主卡和接口卡的路由设备的示意图。如图2所示，本发明实施例中的路由设备包括主卡和接口卡，并且：

主卡与接口卡之间通过一串行差分数据总线、而非并行数据总线进行数据传输；

主卡与接口卡之间通过一控制总线实现主卡对接口卡的控制；

主卡与接口卡之间还通过一管理总线实现主卡对接口卡的管理。

下面，首先对图2中所示的主卡进行详细说明。

主卡包括：连接串行差分数据总线和控制总线的处理器、连接处理器和管理总线的热插拔控制器、以及用于与接口卡插接的板间连接器，其中的热插拔控制器为可选的、而非必须。

主卡的处理器能够识别插接在主卡的接口卡的类型和版本信息，并依此识别出支持该接口卡的串行接口协、以及该接口卡所要求的带宽；其中，接口卡的类型包括SDH/SONET接口卡、ATM接口卡、以太网接口卡，版本信息则包含有接口卡的带宽要求、以及硬件配置等信息；

主卡的处理器还能够依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使主卡该接口卡之间能够通过所述串行差分数据总线传输数据；

其中，支持SDH/SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken(因特拉肯)协议，支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII(Media Independent Interface，媒体独立接口)协议。

在上述的各种高速串行接口协议中：

1、Interlaken接口协议采用串行连接方式、支持通道级流控、总线带宽可灵活扩充、可根据用户需求自行调节、数据采用64B/67B编码方式。

具体说，Interlaken接口协议具有在不同数量的通道上运行的能力、并可使用任意数量的串行链接，因此，Interlaken接口协议的有效带宽与通道数量直接相关，例如，2、4、8条工作在6.25GHz的Interlaken通道可以满足10Gbps、20Gbps、40Gbps等带宽需求；以及，Interlaken接口协议的有效带宽还与各通道比特率直接成比例，例如，若通道数相同，3.125Gbps端口可承载有效带宽6.25Gbps的一半有效载荷。

从而，利用Interlaken接口协议能够通过调整差分线的对数(即通道数量)、以及每对差分线的传输速率(即通道比特率)来满足各种带宽需求。

此外，Interlaken接口总线易于扩展，例如，容量为40Gbps的IC可使用8通道与其它的40Gbps IC连接、使用4通道与20Gbps IC连接、以及使用2通道与10Gbps设备连接，因此，不同容量的IC可实现互操作，从而实现后向兼容。

2、MII接口协议包括SGMII(Serial Gigabit Media Independent Interface，串行千兆媒体独立接口)、SGMII+、QSGMII(Quad Serial Gigabit MediaIndependent Interface，四芯串行千兆媒体独立接口)、XAUI(X EthernetAttachment Unit Interface，万兆以太网连接单元接口)、XAUI+、RXAUI(Reduced X Ethernet Attachment Unit Interface，缩减的万兆以太网连接单元接口)、XLAUI(40 Gigabit Attachment Unit Interface)、CAUI(100 GigabitAttachment Unit Interface)等，其中：

SGMII接口总线的收、发各占用一对差分线，通过连接物理层的以太网PHY芯片能够支持十兆、百兆或千兆以太网电接口、以及百兆/千兆以太网光接口；也可以直接连接百兆/千兆的以太网光模块(该以太网光模块可以内置有物理层的以太网PHY芯片)；

SGMII+接口总线与SGMII接口总线相似，但SGMII+接口总线的最高工作速率可达SGMII接口总线的2倍；

QSGMII接口总线的每对差分线支持4路以太网接口，通过连接物理层的以太网PHY芯片能够支持4路十兆、百兆或千兆以太网电接口、以及4路百兆/千兆以太网光接口；

XAUI接口通常被设计为适用于以太网接口的接口扩展器，收、发各占用4对差分线，每对差分线上的数据速率为3.125Gbps、总数据带宽为12.5Gbps，XAUI接口通常通过连接物理层的以太网PHY芯片连接以太网光模块；

RXAUI接口与XAUI接口类似，但收、发各占用2对差分线，每对差分线上的数据速率为6.25Gbps、但总数据带宽仍为12.5Gbps，即，RXAUI接口相比于XAUI接口增加了工作频率、但减少差分线对的数量；

DXAUI接口与XAUI接口类似，收、发各占用4对差分线，每对差分线上的数据速率为6.25Gbps、总数据带宽为25Gbps。

如上可见，由于本发明实施例将主卡与接口卡交互数据的数据总线设置为串行差分数据总线，而且，处理器能够以支持接口卡的Interlaken接口协议或MII接口协议、并以符合接口卡所要求的带宽在串行差分数据总线传输数据，因而就能够通过处理器的灵活配置来满足各种接口卡的带宽要求。

更优地，本发明实施例中可以将以太网MAC控制器的功能集成在处理器实现，这种情况下，还可以在主卡进一步设置有MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在接口卡为以太网接口卡时对PHY芯片进行管理。

需要说明的是，千兆以太网和万兆以太网的MDIO接口的信号并不完全相同，很多情况下，处理器需要针对千兆以太网和万兆以太网而为接口卡提供两个不同的MDIO接口，以满足分别千兆以太网和万兆以太网的接口卡的以太网PHY芯片的需求。

此外，为了连接可兼容上述各种串行接口协议的串行差分数据总线，处理器内置有串行解串SerDes(Serializer/Deserializer)接口单元。

串行解串接口单元能够增加带宽、减少信号数量、减少布线冲突、降低开关噪声、实现更低的功耗和封装成本，且串行解串接口单元可以灵活的配置、支持不同的协议类型、以及实现不同的总线速率和不同的差分对数。

另外，串行解串接口单元实际上相当于在处理器实现了Interlaken或MII接口协议的一部分物理层功能。

当选用Interlaken接口协议时，串行解串接口单元实际上就相当于Interlaken物理层接口；

而选用MII接口协议时，串行解串接口单元实际上就相当于MII协议的物理层接口，即，串行解串接口单元可以实现SGMII物理层接口、SGMII+物理层接口、QSGMII物理层接口、XAUI物理层接口、XAUI+物理层接口、RXAUI物理层接口、XLAUI物理层接口、CAUI物理层接口。

其中，在选用MII接口协议中的SGMII接口协议时，串行解串接口单元可以实现SGMII物理层接口，或者还可以实现GE SerDes(Gigabit EthernetSerializer/Deserializer，千兆以太网串行解串器)接口。串行解串接口单元在实现GE SerDes接口时，需要进行数据的8B/10B变换、即将串行差分数据总线中的数据8B/10B变换也在处理器实现；并且，串行解串接口单元在实现GE SerDes接口时还能够直连千兆以太网光接口的光模块、而不需要以太网PHY芯片。

即，对于以太网接口卡来说，在处理器中的串行解串接口单元基于SGMII接口协议而实现GE SerDes接口时，甚至无需以太网接口卡再设置以太网PHY芯片，从而能够进一步降低以太网接口卡的成本。

实际应用中，处理器可以依据板间连接器在插接有接口卡后产生的电平变化来识别该接口卡的类型和版本信息；或者，可以通过控制总线或管理总线从板间连接器所插接的接口卡读取该接口卡的类型和版本信息。较佳地，识别的类型和版本信息可以由对应的接口卡的类型ID来表示，一种具体的类型ID实例如表1所示。

表1

通过如上述表1所示的方式，处理器可以将串行解串接口单元配置为支持Interlaken接口协议的接口或支持任一种MII接口协议的接口，从而使得串行差分数据总线可以基于Interlaken接口协议或任一种MII接口协议传输数据。

对于具有以上功能的处理器，本发明实施例中可以利用不同的方式来实现。

图3a和图3b为本发明实施例中主卡用于适配接口卡的两种内部结构示意图。如图3a和图3b所示的处理器内均可以集成以太网MAC控制器功能。

如图3a所示，处理器内可以集成有：

若干Interlaken协议驱动单元，用于实现Interlaken协议处理功能；

若干MII协议以太网MAC控制器单元(连接MDIO总线)，用于实现MII协议处理功能和以太网MAC控制器功能；

若干串行解串SerDes(Serializer/Deserializer)接口单元，分别对来自Interlaken协议驱动单元或MII协议以太网MAC控制器单元的数据进行对应的物理层处理、并通过所述串行差分数据总线中预定数量的差分线对传输；

以及，控制调度单元(图3a中未示出)，按照支持接口卡的串行接口协议对应地启用Interlaken协议的驱动单元(SDH/SONET接口卡、ATM接口卡、以及具有以太网MAC控制器的以太网接口卡)或MII协议的以太网MAC控制器单元(不具有以太网MAC控制器的以太网接口卡)、并按照接口卡所要求的带宽对应地启用选定数量的串行解串接口单元并配置串行解串接口单元的传输速率。

实际应用中，串行解串接口单元能够增加带宽、减少信号数量、减少布线冲突、降低开关噪声、实现更低的功耗和封装成本，且串行解串接口单元可以灵活的配置、支持不同的协议类型、以及实现不同的总线速率和不同的差分对数，并且，串行解串接口单元实际上相当于在处理器实现了Interlaken或MII接口协议的一部分物理层功能。

也就是说：

当Interlaken协议驱动单元被启用时，串行解串接口单元实际上就相当于Interlaken物理层接口；

而当MII协议的以太网MAC控制器单元被启用时，串行解串接口单元实际上就相当于MII协议的物理层接口，即，串行解串接口单元可以实现SGMII物理层接口、SGMII+物理层接口、QSGMII物理层接口、XAUI物理层接口、XAUI+物理层接口、RXAUI物理层接口、XLAUI物理层接口、CAUI物理层接口。

此外，在选用MII接口协议中的SGMII接口协议时，串行解串接口单元可以实现SGMII物理层接口，或者还可以实现GE SerDes(Gigabit EthernetSerializer/Deserializer，千兆以太网串行解串器)接口。

串行解串接口单元在实现GE SerDes接口时，需要进行数据的8B/10B变换、即将串行差分数据总线中的数据8B/10B变换也在处理器实现；并且，串行解串接口单元在实现GE SerDes接口时还能够直连千兆以太网光接口的光模块、而不需要以太网PHY芯片。

即，对于以太网接口卡来说，在处理器中的串行解串接口单元基于SGMII接口协议而实现GE SerDes接口时，甚至无需以太网接口卡再设置以太网PHY芯片，从而能够进一步降低以太网接口卡的成本。

另需要说明的是，图3a中仅仅是以2个Interlaken协议驱动单元、2个MII协议的以太网MAC控制器单元、2个SerDes接口单元、以及8对差分线为例。每个SerDes接口单元分别连接4对差分线；Interlaken接口协议驱动单元所支持的两个通道分别对应1个SerDes接口单元及其连接的4对差分线、这样可以实现×4Lanes的Interlaken接口、或者两个通道合并起来可以实现×8Lanes的Interlaken接口；每个MII协议的以太网MAC控制器单元分别对应1个SerDes接口，这样使得8对差分线可以更灵活地配置。

如图3b所示，处理器内可以集成有：

一可编程协议处理单元；

一可编程串行解串接口单元；

以及，控制调度单元(图3b中未示出)，按照支持接口卡的串行接口协议对应地控制可编程协议处理单元加载Interlaken协议驱动功能(SDH/SONET接口卡、ATM接口卡、以及具有以太网MAC控制器的以太网接口卡)、或加载MII协议驱动功能和以太网MAC控制器功能(不具有以太网MAC控制器的以太网接口卡)，还按照接口卡所要求的带宽对应地控制可编程串行解串接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

也就是说：

当可编程协议处理单元加载Interlaken协议驱动功能时，可编程串行解串接口单元实际上就相当于Interlaken物理层接口；

而当可编程协议处理单元加载MII协议驱动功能和以太网MAC控制功能时，可编程串行解串接口单元实际上就相当于MII协议的物理层接口，即，可编程串行解串接口单元可以实现SGMII物理层接口、SGMII+物理层接口、QSGMII物理层接口、XAUI物理层接口、XAUI+物理层接口、RXAUI物理层接口、XLAUI物理层接口、CAUI物理层接口。

此外，与如图3a同理，在选用MII接口协议中的SGMII接口协议时，可编程串行解串接口单元可以实现SGMII物理层接口，或者还可以实现GESerDes接口。同样地，可编程串行解串接口单元在实现GE SerDes接口时，需要进行数据的8B/10B变换、即将串行差分数据总线中的数据8B/10B变换也在处理器实现；并且，可编程串行解串接口单元在实现GE SerDes接口时还能够直连千兆以太网光接口的光模块、而不需要以太网PHY芯片，从而能够进一步降低以太网接口卡的成本。

另需要说明的是，图3b中仅仅是以8对差分线、且8对差分线连接同一个可编程串行解串接口单元为例。

基于主卡侧的改进，接口卡的结构也需要相应调整。下面，再对图2中所示的接口卡的结构进行说明。

接口卡则包括：速率适配器、连接速率适配器的链路层控制器、连接链路层控制器的物理层芯片，以及，连接链路层控制器和物理层芯片、并连接控制总线和管理总线的粘合电路。而且，接口卡还包括用于连接主卡的板间连接器以通过串行差分数据总线实现二者之间的连结、以及用于连接网络的网络接口连接器(网络接口连接器可以替换为光模块)。其中：

速率适配器对于SDH/SONET接口卡、ATM接口卡、以及以太网接口卡来说均不是必须包括的部件，这是因为串行差分数据总线的速率是可以随着带宽需求而变化的，只有在接口卡上的传输速率与串行差分数据总线的传输速率不匹配时才需要速率适配器，而当接口卡上的传输速率无需适配即可与串行差分数据总线的传输速率相匹配时则无需速率适配器；

链路层控制器对于SDH/SONET接口卡、ATM接口卡来说是必须要包括的部件，但对于以太网接口卡来说不适必须包括的部件，这是因为，以太网接口卡中作为链路层控制器的以太网MAC控制器可以如前所述的那样集成在主卡；

物理层芯片对于SDH/SONET接口卡、ATM接口卡来说是必须要包括的部件，但对于以太网接口卡来说不适必须包括的部件，这是因为，以太网接口卡中作为物理层芯片的以太网PHY芯片所实现的物理层功能可以如前所述的那样集成在主卡；

网络接口连接器对于SDH/SONET接口卡、ATM接口卡、以及以太网接口卡来说都是必须要包括的部件。

如上可见，各种类型的接口卡均可以采用不同的结构，但无论何种类型的接口卡采用哪一种结构，通过板间连接器与差分串行总线直连的那一个部件需要集成有串行解串接口单元、以便于使接口卡能够兼容串行差分数据总线，其中，集成有SerDes接口的速率适配器可以称为总线转换器(附图中即表示为“总线转换器”)。

此外，粘合电路对于SDH/SONET接口卡、ATM接口卡、以及以太网接口卡来说都不是必须要包括的部件，这是因为粘合电路主要仅用于对接口卡所包含的各部件实现例如上下电顺序控制、温度监控、时钟电路、逻辑加载、芯片功能设置和状态读取等辅助功能。

基于上述对主卡和接口卡的说明可知，接口卡能够兼容本发明实施例中所采用的串行差分数据总线、以满足数据传输的带宽要求，并且对于以太网接口卡来说还可以进一步降低成本。

下面，再结合一配置实例来对图2中所示的接口卡的结构进行详细说明。

如下的表2中以8对差分线为例示出了串行解串接口单元的7种可选配置方式(或理解为串行差分数据总线的配置方式)。对于不同结构的SDH/SONET接口卡、ATM接口卡、以及以太网接口卡，可以从7种配置方式中任选其一。

表2

在上述表2中，“Lane0”～“Lane7”依次表示第1～8对差分线，“4Lanes”和“8Lanes”分别表示启用的差分线为4对和8对，符号“-”表示未启用，符号“”表示每对差分线的速率，配置5中提及的“GE”表示基于SGMII接口协议所实现的GE SerDes接口。

图4a至图4d为本发明实施例中路由设备采用的SDH/SONET接口卡的可选结构示意图。在图4a至图4d中均省略了板间连接器和粘合电路。

如图4a所示，SDH/SONET接口卡包括一集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线的速率适配器(即总线转换器)，以及连接总线转换器的一路串行连接的HDLC控制器、Framer和LIU、网络接口连接器，针对该结构的SDH/SONET接口卡可选用表2中的配置1或配置2。

如图4b所示，SDH/SONET接口卡包括一集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线的速率适配器(即总线转换器)，以及连接总线转换器的两路分别串行连接的HDLC控制器、Framer和LIU、网络接口连接器，针对该结构的SDH/SONET接口卡可选用表2中的配置1或配置2或配置3。

如图4c所示，SDH/SONET接口卡包括一路串行连接的HDLC控制器、Framer和LIU、网络接口连接器，其中的HDLC控制器集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的SDH/SONET接口卡可选用表2中的配置1或配置2。

如图4d所示，SDH/SONET接口卡包括用于连接主卡的一HDLC控制器、以及顺序串联于该HDLC控制器的两路Framer和LIU及网络接口连接器，其中的HDLC控制器集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的SDH/SONET接口卡可选用表2中的配置1或配置2或配置3。

如图4a至图4d可见，对于SDH/SONET接口卡来说，HDLC控制器、Framer和LIU、网络接口连接器是必须包含的器件，但总线转换器并不是必须包含的、而仅仅是可选的。且图4a至图4d中的网络接口连接器也可以替换为光模块。

图5a至图5b为本发明实施例中路由设备采用的ATM接口卡的可选结构示意图。在图5a至图5b中均省略了板间连接器和粘合电路。

如图5a所示，ATM接口卡包括一集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线的速率适配器(即总线转换器)，以及串联于该总线转换器的一ATM SAR控制器、一ATM PHY芯片、以及一网络接口连接器，针对该结构的ATM接口卡可选用表2中的配置1或配置2或配置3。

如图5b所示，ATM接口卡包括串行连接的一ATM SAR控制器、一ATMPHY芯片、以及一网络接口连接器，其中的ATM SAR控制器集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的ATM接口卡可选用表2中的配置1或配置2或配置3。

如图5a至图5b可见，对于ATM接口卡来说，ATM SAR控制器、ATM PHY芯片、以及网络接口连接器是必须包含的器件，但总线转换器并不是必须包含的、而仅仅是可选的。且图5a至图5b中的网络接口连接器也可以替换为光模块。

图6a至图6g为本发明实施例中路由设备采用的以太网接口卡的可选结构示意图。在图6a至图6g中均省略了板间连接器和粘合电路。

如图6a所示，以太网接口卡包括一集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线的速率适配器(即总线转换器)，以及串行连接于总线转换器的一以太网MAC控制器、一以太网PHY芯片、一作为网络接口连接器的电连接器(通过一变压器连接以太网PHY芯片)，针对该结构的以太网接口卡可选用表2中的配置1至配置6、但优选地选用配置1或配置2或配置3。图6a中的电连接器及变压器也可以替换为光模块。

如图6b所示，以太网接口卡包括一路串行连接的以太网MAC控制器、以太网PHY芯片、作为网络接口连接器的电连接器(通过一变压器连接以太网PHY芯片)，其中的以太网MAC控制器集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置1至配置6、但优选地选用配置1或配置2或配置3。图6b中的电连接器及变压器也可以替换为光模块。

如图6c所示，以太网接口卡包括一以太网PHY芯片、作为网络接口连接器并通过一变压器连接以太网PHY芯片的一电连接器，其中的以太网PHY芯片集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置4或配置6。图6c中的电连接器及变压器也可以替换为光模块，即得到了如图6d所示的结构。

如图6d所示，以太网接口卡包括一以太网PHY芯片、作为网络接口连接器并与以太网PHY芯片直连的光模块，其中的以太网PHY芯片集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置4或配置6。

如图6e所示，以太网接口卡包括一以太网PHY芯片、作为网络接口连接器并通过一变压器连接以太网PHY芯片的一电连接器、以及作为网络接口连接器并与以太网PHY芯片直连的一光模块，其中的以太网PHY芯片集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置4。

如图6f所示，以太网接口卡包括一作为网络接口连接器的光模块，该光模块集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置4或配置5。其中，当选用配置4时，光模块内部需要集成以太网PHY芯片；当选用配置5时，光模块内部无需集成以太网PHY芯片、而仅完成光电转换功能。

如图6g所示，以太网接口卡包括一路串行连接的以太网MAC控制器、以太网PHY芯片、作为网络接口连接器并通过一变压器连接以太网PHY芯片的一电连接器，其中的以太网MAC控制器集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，该以太网接口卡还包括作为网络接口连接器的一光模块，该光模块集成有串行解串接口单元并利用该串行解串接口单元连接串行差分数据总线，针对该结构的以太网接口卡可选用表2中的配置7，即，Lane0～Lane3连接集成于以太网MAC控制器的串行解串接口单元，Lane4～Lane7连接集成于光模块的串行解串接口单元。

如上可见，对于不同类型、且不同版本(不同结构分别属于不同的版本)的接口卡来说，本发明实施例的方案均能够适用，并且针对以太网接口卡还能够不同程度地降低成本。

基于上述的路由设备以及路由设备中的主卡相同的原理，本发明实施例中还提供了用于路由设备的主卡适配接口卡的方法，该方法为主卡设置串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；该方法还由处理器识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据；

其中，支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议，支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

如此一来，由于主卡与接口卡交互数据的数据总线为串行差分数据总线，而且，处理器能够以支持接口卡的Interlaken接口协议或MII接口协议、并以符合接口卡所要求的带宽在串行差分数据总线传输数据，因而就能够通过处理器的灵活配置来满足各种接口卡的带宽要求。

进一步地，该方法还可以以在处理器内部设置集成的以太网MAC控制器功能、并可以为主卡设置MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

如此一来，就可以无需在以太网接口卡上再设置以太网MAC控制器，从而能够降低以太网接口卡的成本。

需要说明的是，千兆以太网和万兆以太网的MDIO接口的信号并不完全相同，很多情况下，处理器需要针对千兆以太网和万兆以太网而为接口卡提供两个不同的MDIO接口，以满足分别千兆以太网和万兆以太网的接口卡的以太网PHY芯片的需求。

此外，为了连接可兼容上述各种串行接口协议的串行差分数据总线，该方法可以为主卡在处理器内置串行解串接口单元。

当选用Interlaken接口协议时，串行解串接口单元实际上就相当于Interlaken物理层接口；

而选用MII接口协议时，串行解串接口单元实际上就相当于MII协议的物理层接口，即，串行解串接口单元可以实现SGMII物理层接口、SGMII+物理层接口、QSGMII物理层接口、XAUI物理层接口、XAUI+物理层接口、RXAUI物理层接口、XLAUI物理层接口、CAUI物理层接口。

其中，在选用MII接口协议中的SGMII接口协议时，串行解串接口单元可以实现SGMII物理层接口，或者还可以实现GE SerDes接口。串行解串接口单元在实现GE SerDes接口时，需要进行数据的8B/10B变换、即将串行差分数据总线中的数据8B/10B变换也在处理器实现；并且，串行解串接口单元在实现GE SerDes接口时还能够直连千兆以太网光接口的光模块、而不需要以太网PHY芯片。

即，对于以太网接口卡来说，在处理器中的串行解串接口单元基于SGMII接口协议而实现GE SerDes接口时，甚至无需以太网接口卡再设置以太网PHY芯片，从而能够进一步降低以太网接口卡的成本。

具体实现处理器选择串行接口协议来配置串行解串接口模块时，可以参照如前文表1所示的方式。

图7a和图7b为本发明实施例中用于路由设备的主卡适配接口卡的方法所采用的两种优选流程示意图。

如图7a所示，若上述方法所基于的处理器采用了如图3a所示的结构，则该方法中的识别及配置过程可以包括：

步骤711、检测到接口卡插入后，打开对接口卡的供电电源、使接口卡上电。

步骤712、接口卡上电完毕后，通过控制总线或管理总线识别接口卡的类型及版本信息。

本步骤中，可以依据接口连接器在插接有接口卡后产生的电平变化来识别该接口卡的类型和版本信息，或者，可以通过控制总线或管理总线从接口连接器所插接的接口卡读取该接口卡的类型和版本信息；较佳地，识别的类型和版本信息可以由对应的接口卡的类型ID来表示，例如前文所述的表1。

步骤713、按照支持接口卡的串行接口协议，对应地启用内部集成的Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元；以及，按照接口卡所要求的带宽，对应地启用选定数量的内部集成的串行解串接口单元并配置串行解串接口单元的传输速率。

步骤714、完成初始化配置后，根据接口卡的类型及版本信息，通过控制总线和管理总线完成对接口卡的初始化配置。

步骤715、开通与接口卡之间基于串行差分数据总线的数据通信。

至此，如图7a所示的流程结束。

如图7b所示，若上述方法所基于的处理器采用了如图3b所示的结构，则该方法中的识别及配置过程可以包括：

步骤721、检测到接口卡插入后，打开对接口卡的供电电源、使接口卡上电。

步骤722、接口卡上电完毕后，通过控制总线或管理总线识别接口卡的类型及版本信息。

本步骤中，可以依据接口连接器在插接有接口卡后产生的电平变化来识别该接口卡的类型和版本信息，或者，可以通过控制总线或管理总线从接口连接器所插接的接口卡读取该接口卡的类型和版本信息；较佳地，识别的类型和版本信息可以由对应的接口卡的类型ID来表示，例如前文所述的表1；

步骤723、按照支持述接口卡的串行接口协议，对应地控制内部集成的可编程处理单元加载Interlaken协议驱动功能、或加载MII协议驱动功能和以太网MAC控制器功能；以及，按照接口卡所要求的带宽，对应地控制内部集成的可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

步骤724、完成初始化配置后，根据接口卡的类型及版本信息，通过控制总线和管理总线完成对接口卡的初始化配置；

步骤725、开通与接口卡之间基于串行差分数据总线的数据通信。

至此，如图7b所示的流程结束。

上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (16)

1.一种路由设备，包括主卡和接口卡，其特征在于，所述主卡包括：

串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

处理器，用于识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

2.根据权利要求1所述的路由设备，其特征在于，所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

3.根据权利要求2所述的路由设备，其特征在于，所述主卡进一步包括：

MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

4.根据权利要求3所述的路由设备，其特征在于，所述处理器包括：

若干Interlaken协议驱动单元；

若干MII协议以太网MAC控制器单元；

若干串行解串接口单元，分别对来自Interlaken协议驱动单元或MII协议以太网MAC控制器单元的数据进行对应的物理层处理、并通过所述串行差分数据总线中预定数量的差分线对传输；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地启用Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元、并按照所述接口卡所要求的带宽对应地启用选定数量的串行解串接口单元并配置串行解串接口单元的传输速率。

5.根据权利要求3所述的路由设备，其特征在于，所述处理器包括：

一可编程协议处理单元；

一可编程串行解串接口单元；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地控制可编程处理单元加载Interlaken协议驱动功能、或加载MII协议驱动功能和以太网MAC控制器功能，还按照所述接口卡所要求的带宽对应地控制可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

6.根据权利要求3所述的路由设备，其特征在于，

SDH或SONET接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、HDLC控制器、Framer和LIU、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的HDLC控制器、以及Framer和LIU、以及网络接口连接器或光模块，其中，HDLC控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

ATM接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、以及ATM SAR控制器、ATM PHY芯片、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的ATM SAR控制器、以及ATMPHY芯片、网络接口连接器或光模块，其中，ATM SAR控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

以太网接口卡包括：

自所述串行差分数据总线顺序连接的速率适配器、以及以太网MAC控制器、以太网PHY芯片、网络接口连接器或光模块，其中，速率适配器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的以太网MAC控制器、以及以太网PHY芯片、网络接口连接器或光模块，其中，以太网MAC控制器集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，自所述串行差分数据总线顺序连接的以太网PHY芯片、以及网络接口连接器或光模块，其中，以太网PHY芯片集成有用于连接所述串行差分数据总线的串行解串接口单元；

或者，具有串行解串接口的光模块。

7.一种路由设备的主卡，其特征在于，包括：

串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

处理器，用于识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

8.根据权利要求7所述的主卡，其特征在于，所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。。

9.根据权利要求8所述的主卡，其特征在于，所述主卡进一步包括：

MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

10.根据权利要求9所述的主卡，其特征在于，所述处理器包括：

若干Interlaken协议驱动单元；

若干MII协议以太网MAC控制器单元；

若干串行解串接口单元，分别对来自Interlaken协议驱动单元或MII协议以太网MAC控制器单元的数据进行对应的物理层处理、并通过所述串行差分数据总线中预定数量的差分线对传输；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地启用Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元、并按照所述接口卡所要求的带宽对应地启用选定数量的串行解串接口单元并配置串行解串接口单元的传输速率。

11.根据权利要求9所述的主卡，其特征在于，所述处理器包括：

一可编程协议处理单元；

一可编程串行解串接口单元；

以及，控制调度单元，按照支持所述接口卡的串行接口协议对应地控制可编程处理单元加载Interlaken协议驱动功能、或加载MII协议驱动功能和以太网MAC控制器功能，还按照所述接口卡所要求的带宽对应地控制可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

12.一种用于路由设备的主卡适配接口卡的方法，其特征在于，包括：

设置串行差分数据总线，用于所述主卡与所述接口卡之间的数据传输；

由处理器识别出插接于所述主卡的接口卡的类型和版本信息，并依据所识别的类型和版本信息配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽，以使所述主卡该接口卡之间能够通过所述串行差分数据总线传输数据。

13.根据权利要求12所述的方法，其特征在于，所述接口卡为SDH或SONET接口卡、或ATM接口卡、或以太网接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口协议包括Interlaken接口协议；

支持以太网接口卡的串行接口协议包括Interlaken接口协议、以及各种MII接口协议。

14.根据权利要求13所述的方法，其特征在于，该方法进一步设置MDIO总线，用于进一步集成有以太网MAC控制功能的处理器在所述接口卡为以太网接口卡时对PHY芯片进行管理。

15.根据权利要求14所述的方法，其特征在于，所述配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽包括：

处理器按照支持所述接口卡的串行接口协议，对应地启用内部集成的Interlaken协议的驱动单元或MII协议的以太网MAC控制器单元；

以及，处理器按照所述接口卡所要求的带宽，对应地启用选定数量的内部集成的串行解串接口单元并配置串行解串接口单元的传输速率。

16.根据权利要求14所述的方法，其特征在于，所述配置支持该接口卡的串行接口协议、以及匹配该接口卡所要求的带宽包括：

处理器按照支持所述接口卡的串行接口协议，对应地控制内部集成的可编程处理单元加载Interlaken协议驱动功能、或MII协议驱动功能和以太网MAC控制器功能；

以及，处理器按照所述接口卡所要求的带宽，对应地控制内部集成的可编程接口单元加载对应的物理层处理功能、并加载传输速率和所使用的差分线对数的配置。

Images